JPS60194647A - デ−タ伝送システム - Google Patents
デ−タ伝送システムInfo
- Publication number
- JPS60194647A JPS60194647A JP59049085A JP4908584A JPS60194647A JP S60194647 A JPS60194647 A JP S60194647A JP 59049085 A JP59049085 A JP 59049085A JP 4908584 A JP4908584 A JP 4908584A JP S60194647 A JPS60194647 A JP S60194647A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- reset
- signal
- terminal
- host computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、データ伝送システムに関り、特に、伝送路に
よって結ばれた計算機システムにおける一台以上の下位
計算機の故障時や動作不良、及び動作確認の必要時に、
上位計算機が遠隔から下位計算機の再起動を行うのに好
適なデータ伝送システム。
よって結ばれた計算機システムにおける一台以上の下位
計算機の故障時や動作不良、及び動作確認の必要時に、
上位計算機が遠隔から下位計算機の再起動を行うのに好
適なデータ伝送システム。
［発明の背景〕
従来のシステムにおいては、端末機の中央処理装置のリ
セットは、電源の０Ｎ１０ＦＦまたは端末機上のリセッ
トスイッチを押すしかなく、何らかの原因で端末機の中
央処理装置が停止または暴走した時、上位計算機は該端
末機と情報の交換ができず、端末機の制御タスクやプロ
グラムの再起動が、上位計算機からはできないという欠
点があった。
セットは、電源の０Ｎ１０ＦＦまたは端末機上のリセッ
トスイッチを押すしかなく、何らかの原因で端末機の中
央処理装置が停止または暴走した時、上位計算機は該端
末機と情報の交換ができず、端末機の制御タスクやプロ
グラムの再起動が、上位計算機からはできないという欠
点があった。
本発明の目的は、上位計算機が伝送路で結ばれた端末機
の中央処理装置のハード的リセット機能を持つデータ伝
送システムを提供することにある。
の中央処理装置のハード的リセット機能を持つデータ伝
送システムを提供することにある。
本発明の特徴は、伝送路で結ばれた端末機の伝送制御ボ
ード中にリセット回路を設ける事により。
ード中にリセット回路を設ける事により。
上位計算機から端末機の中央処理装置をハード的にリセ
ットできるようにした事にある。
ットできるようにした事にある。
以下、本発明の一実施例を図面を用いて説明する。第１
図に実施例の計算機システム構成を示す。
図に実施例の計算機システム構成を示す。
上位計算機１は、伝送路３を通じて、各端末機２とデー
タ伝送を行っている。その端末機２の機能ブロックを図
２に示す。
タ伝送を行っている。その端末機２の機能ブロックを図
２に示す。
図２において、端末機内のメインバス８はコントロール
バス、アドレスバス、データバスの３つのバスからなる
。そのメインバス８によってＣＰＵ４、メモリー５．伝
送制御ボード６、ＰＩ１０ボード７が連絡している。
バス、アドレスバス、データバスの３つのバスからなる
。そのメインバス８によってＣＰＵ４、メモリー５．伝
送制御ボード６、ＰＩ１０ボード７が連絡している。
上位計算機がある端末機の中央処理装置をリセットした
い時、上位計算機は端末機の伝送制御ボード中のリセッ
ト機能回路を作動させて、リセットする。
い時、上位計算機は端末機の伝送制御ボード中のリセッ
ト機能回路を作動させて、リセットする。
その方法を端末機中の伝送制御ボード６の機能回路を示
して第３図を用いて説明する。
して第３図を用いて説明する。
上位計算機からのリセット要求信号は、伝送路３から端
末機内の６で受信される。
末機内の６で受信される。
より詳細には、この信号を端末機内伝送制御ボード６中
の１１が受信し、１３を通して１０に転送する。
の１１が受信し、１３を通して１０に転送する。
その次に、ＭＰＵ９はメモリーに格納された信号を１３
を通じて呼び出して、その信号をリセット要求信号と判
定すると、リセット回路１４に１３を用いてアクセスす
る。もし通常データであれば９は１３，１２，８を通し
４に受信割込をする。
を通じて呼び出して、その信号をリセット要求信号と判
定すると、リセット回路１４に１３を用いてアクセスす
る。もし通常データであれば９は１３，１２，８を通し
４に受信割込をする。
このアクセス信号によりリセット回路はメインバス８中
のコントロールバスにＣＰＵの無条件リセット信号を送
る。
のコントロールバスにＣＰＵの無条件リセット信号を送
る。
こうして、上位計算機は端末機の中央処理装置のハード
的リセットができる。
的リセットができる。
（発明の効果〕
以上述べたように、本発明によれば、上位計算機が端末
機の中央制御装置（ＣＰＵ）をハード的にリセットが可
能な構成ができるので、端末機の異常時にも遠隔からの
再立上げが可能となる効果がある。
機の中央制御装置（ＣＰＵ）をハード的にリセットが可
能な構成ができるので、端末機の異常時にも遠隔からの
再立上げが可能となる効果がある。
第１図は計算機伝送システムの概念図、第２図は端末機
の構成図、第３図は本発明の伝送制御ボードの構成図で
ある。 １・・・上位計算機、２・・・端末機、３・・・伝送路
、４・・・中央処理装置（ＣＰＵ） 、５− メモリボ
ード、６・・・伝送制御ボード、７・・・ＰＩｌｏ（プ
ロセス入出力）ボード、８・・・端末機内のメインバス
、９・・・ＭＰＵ （マイクロ・プロセッサ）、１０・
・・メモリ、１１・・・伝送制御回路、１２・・・バス
・インターフェース、１３・・・伝送制御ボード内のバ
ス、１４・・・本発明によるリセット回路。 代理人 弁理士 高橋明夫 招１閃
の構成図、第３図は本発明の伝送制御ボードの構成図で
ある。 １・・・上位計算機、２・・・端末機、３・・・伝送路
、４・・・中央処理装置（ＣＰＵ） 、５− メモリボ
ード、６・・・伝送制御ボード、７・・・ＰＩｌｏ（プ
ロセス入出力）ボード、８・・・端末機内のメインバス
、９・・・ＭＰＵ （マイクロ・プロセッサ）、１０・
・・メモリ、１１・・・伝送制御回路、１２・・・バス
・インターフェース、１３・・・伝送制御ボード内のバ
ス、１４・・・本発明によるリセット回路。 代理人 弁理士 高橋明夫 招１閃
Claims (1)
- 【特許請求の範囲】 １、ｉｌｉ計算機と複数の端末機が互いに伝送路によっ
て結ばれて成るデータ伝送システムにおいて、前記端末
機の中央処理装置を親計算機がハード的にリセットする
手段を設けた事を特徴とするデータ伝送システム。 ２、特許請求の範囲第１項に記載されたデータ伝送シス
テムにおいて、前記端末機のリセット手段は、前記端末
機の伝送制御ボード内に組込み、親計算機が前記伝送路
に該端末機宛のリセット要求信号を送信することにより
、該端末機の中央処理装置をリセットするリセット回路
を特徴とするデータ伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59049085A JPS60194647A (ja) | 1984-03-16 | 1984-03-16 | デ−タ伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59049085A JPS60194647A (ja) | 1984-03-16 | 1984-03-16 | デ−タ伝送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60194647A true JPS60194647A (ja) | 1985-10-03 |
Family
ID=12821252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59049085A Pending JPS60194647A (ja) | 1984-03-16 | 1984-03-16 | デ−タ伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60194647A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5430865A (en) * | 1992-10-13 | 1995-07-04 | Astro Sciences Corporation | Hardware remote reset circuit |
| US6140841A (en) * | 1998-06-29 | 2000-10-31 | Hyundai Electronics Industries Co., Ltd. | High speed interface apparatus |
| US6211698B1 (en) | 1999-06-29 | 2001-04-03 | Hyundai Electronics Industries Co., Ltd. | High speed interface apparatus |
| US7292629B2 (en) | 2002-07-12 | 2007-11-06 | Rambus Inc. | Selectable-tap equalizer |
| US9544169B2 (en) | 1999-10-19 | 2017-01-10 | Rambus Inc. | Multiphase receiver with equalization circuitry |
-
1984
- 1984-03-16 JP JP59049085A patent/JPS60194647A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5430865A (en) * | 1992-10-13 | 1995-07-04 | Astro Sciences Corporation | Hardware remote reset circuit |
| US6140841A (en) * | 1998-06-29 | 2000-10-31 | Hyundai Electronics Industries Co., Ltd. | High speed interface apparatus |
| US6211698B1 (en) | 1999-06-29 | 2001-04-03 | Hyundai Electronics Industries Co., Ltd. | High speed interface apparatus |
| US9544169B2 (en) | 1999-10-19 | 2017-01-10 | Rambus Inc. | Multiphase receiver with equalization circuitry |
| US9998305B2 (en) | 1999-10-19 | 2018-06-12 | Rambus Inc. | Multi-PAM output driver with distortion compensation |
| US7292629B2 (en) | 2002-07-12 | 2007-11-06 | Rambus Inc. | Selectable-tap equalizer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4684885A (en) | Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration | |
| US5644700A (en) | Method for operating redundant master I/O controllers | |
| JPS62227243A (ja) | 伝送制御方式 | |
| US5086384A (en) | Master-slave-type control system with stand-by suspending control station | |
| JPS60194647A (ja) | デ−タ伝送システム | |
| JPS6016665B2 (ja) | マイクロコンピユ−タシステム | |
| JPS6126706B2 (ja) | ||
| JPH04107717A (ja) | 電磁結合コンピュータモデュール装置およびそれを用いたコンピュータ装置 | |
| JPS60220639A (ja) | シリアルバス通信装置 | |
| JPH11143846A (ja) | 情報処理装置の接続方式 | |
| JPH0535460B2 (ja) | ||
| CN116610203A (zh) | 多核处理器休眠方法、装置、电子设备及介质 | |
| KR910009671B1 (ko) | 페드 시스템에 있어서 복수의 프로세서 사용방법 | |
| JPS62281044A (ja) | デ−タ転送処理装置 | |
| JPS58209291A (ja) | 遠方監視制御方式 | |
| JPS6214867B2 (ja) | ||
| JPH01161472A (ja) | マルチプロセツサシステム | |
| JPH0635816A (ja) | マルチｃｐｕシステム | |
| JPS6291966A (ja) | 複写機の制御装置 | |
| JPS62151943A (ja) | マイクロコンピユ−タのテスト方式 | |
| JPS616755A (ja) | デ−タ転送方式 | |
| JPS62271033A (ja) | デ−タ転送処理装置 | |
| JPH03251903A (ja) | プログラマブルコントローラのインタフェースモデュール | |
| JPH0445870B2 (ja) | ||
| JPH04100168A (ja) | マルチプロセッサシステム |