JPS6016665B2 - マイクロコンピユ−タシステム - Google Patents

Description

【発明の詳細な説明】 本発明はディジタル・データ処理に係り、特にマイクロ
コンピュータに好適なマイクロコンピュータ・システム
に関する。

マルチコンピュータ・システムは従来の大形のコンピュ
ータシステムに採用されているが、最近はマイクロコン
ピュータ等の超小形コンピュータが出現し、軽便なマル
チコンピュータ・システムへの要求が強い。

複数のマイクロコンピュータによるマルチコンピュータ
・システムを実現させる従来の実施例として、第１図に
示すごとくアドレス線２、データ線４、制御線６を複数
のマイクロコンピュータ１０−１，１０一２，１０一３
が共有し、マイクロコンピュータ間のデータ伝送をアド
レス線２、データ線４、制御線６の使用状態を監視する
接続制御回路８の指示で実行するシステムが試みられて
いる。

この従来のシステムでは、１対のマイクロコンピュータ
間のデータ伝送が許可されると、アドレス線２、データ
線４、制御線６が占有されるため、他のマイクロコンピ
ュータのデータ伝送要求は待たされ、処理能力が低下す
る場合がある。また、データ伝送のために必要なアドレ
ス線２、データ線４、制御線６の接続線数が多いため信
頼性が低下する。これを解決するためのデータを並列伝
送でなく直列伝送とすることで接続線数を減少させ信頼
性を高める方式もあるが、処理能力が低下する欠点があ
る。このように、処理能力が低く、さらに信頼性が低い
という欠点はこのままでは解決されない。本発明の目的
は、同時刻に複数の接続リンクが構成される処理能力の
高いマルチ・コンピュータ・システム構成方法を提供す
るにある。

本発明の他の目的は、マイクロコンピュータ間を直列デ
ータ伝送で接続し、接続信号線数が少なくかつ信頼性の
高いマルチコンピュータ・システムを提供するにある。

本発明は、マイクロコンピュータ間のデータを直列で伝
送し、相互の接続部をマトリックス構成とすることに特
徴がある。本発明の実施例を第２図乃至第５図を参照し
て説明する。

マイクロコンピュータ１０−１〜１０−４はそれぞれが
独立したコンピュータとして動作する。マイクロコンピ
ュータの構成を第２図、第３図を参照して説明すると、
演算、制御を行うマイクロプロセッサ２６はアドレス信
号、データ信号及び制御信号から成るバス２８と接続さ
れており、バス２８にはデ−夕を格納するデータメモリ
３０、実行プログラムを格納するプログラムメモリ３１
、伝送データの直並列交換を行い、他のマイクロコンピ
ュ−夕と接続する伝送回路３２、及び制御機器３８を入
出力信号線３６を介して制御する入出力回路３４が接続
される。ここで伝送回路３２は、接続要求信号ＲＥＱ，
及び送信信号ＴＤｉを出力し、受信信号ＲＤｉを受信す
る機能を有し、マルチコンピュータ・システムに必要な
信号は、１台のマイクロコンピュータについて、接続要
求信号ＲＥＱｉ、送信信号ＴＤｊ、および受信信号ＲＤ
ｉのわずか３ケである。

実施例ではシステムを構成するマイクロコンピュータを
４台として説明するが、本発明は２台以上であればよく
、特に制約を受けない。

それぞれのマイクロコンピュータ１０一１〜１０一４は
、マイクロコンピュータ間のデータ伝送を可能ならしむ
接続回路２４とを接続要求信号線１８、送信信号線２０
及び受信信号線２２で接続されており、各信号線共マイ
クロコンピュータの台数に等しい本数を有する。

次に接続回路２４を第４図を参照して説明すると、接続
回路２４は接続制御回路７８及びマトリックス・スイッ
チ５６とから構成されており、接続制御回路７８はマイ
クロプロセッサ４０、要求状態及びマトリックス・スイ
ッチの接続・切藤状態を格納するデータメモリ４４、接
続制御を実行するプログラムを格納するプログラムメモ
リ４６、４台のマイクロコンピュータ１０一１〜１０一
４からの接続要求を受付ける要求受付回路４８、４台の
マイクロコンピュータのいずれかとデータ伝送を行うデ
ータを直並列変換する伝送回路５０及びマトリックス・
スイッチ５６の接続・切隣を制御するスイッチ制御回路
５２全てがアドレス、データ及び制御信号とから成るバ
ス４２に接続して構成される。

マイクロプロセッサ４０は接続回路２４全ての制御を司
る。

また接続要求信号ＲＥＱＩ〜ＲＥＱ４はデータ伝送を要
求しない時は“０”レベルであり、あるマイクロコンピ
ュータ例えば１０一１が他のマイクロコンピュータ例え
ば１０一２とのデータ伝送を希望すると、希望するマイ
クロコンピュータ１０−１が接続要求信号ＲＥＱＩを“
１”レベルにセットし、データ伝送が終了すると“０”
レベルに復帰させる。このように、接続要求信号ＲＥＱ
Ｉ〜ＲＥＱ４のレベルは、接続要求及び２台のマイクロ
コンピュータが接続されてデータ伝送中は“１”レベル
、“１”レベルから“０”レベルへの変化はデータ伝送
の終了を表わしている。また、伝送回賂５川ま接続要求
のあるマイクロコンピュータから、接続希望相手のマイ
クロコンピュータ名や制御情報を受信端子ＲＣより受信
し、また接続可否情報や制御情報をマイクロコンピュー
タに送信端子ＴＣより送信する。

スイッチ制御回路５２は、マイクロプロセッサ４０から
の指令信号により、マトリックス・スイッチ５６の各ス
イッチの接続あるいは功酸を制御する機能を有し、スイ
ッチ制御回路５２の出力はスイッチ制御線５４を介して
マトリックス・スイッチ５６に接続される。

マトリックス・スイッチ５６は、ｎ台のマイクロコンピ
ュータで構成されるマルチコンピュータ・システムでは
（ｎ十１）×（ｎ＋１）のマトリックス状で構成され、
各交点がスイッチであることを示し、スイッチの信号伝
達方向は両方向の信号伝送機能を有する。

本実施例では、４台のマイクロコンピュータの場合であ
るからｎ＝４、従って５×５のマトリックス・スイッチ
となり、２５ケのスイッチで構成されている。

マイクロコンピュータ１０−１〜１０一４からの送信信
号端子ＴＤＩ〜ＴＤ４及び接続制御回路７８内の伝送回
路５０の送信機子ＴＣをマトリックス・スイッチ５６の
行にそれぞれ接続し、マトリックス・スイッチ５６の列
はマイクロコンビュー夕１０−１〜１０−４の受信信号
様子ＲＤＩ〜ＲＤ４及び接続制御回路７８内の伝送回路
５０の受信端子ＲＣにそれぞれ接続する。

いまマイクロコンピュータ１０−１の送信信号端子ＴＤ
Ｉからマイクロコンピュータ１ ０一２の受信信号端子
ＲＤ２へデータを伝送する場合を考えてみる。

この場合はマトリックス・スイッチ５６の交点のスイッ
チＳ，２，Ｓ２，を接続状態にする。データ伝送が全二
重方式であれば、必ずスイッチＳｉｉとＳｉｉの２ケが
接続あるし、は切離となる。なお、上述では送信信号端
子ＴＤ及びＴＣを行に、受信信号端子ＲＤ及びＲＣを列
に接続する場合であるが、マトリックス・スイッチの行
列を逆にしても本発明の効果は同じである。また、マト
リックス・スイッチ５６のスイッチ全ての状態を保持す
る機能が、スイッチ制御回路５２内あるいはマトリック
ス・スイッチ５６内のいずれかにもつことが必要である
ことは当然である。

具体的な動作を例について第４図、第５図を参照して説
明する。

なお第５図はプロセッサ４０からみた処理の流れを示し
、ここではマイクロコンピュータ１０一１とマイクロコ
ンピュータ１０−２との間のデータ伝送を要求する場合
について述べる。マイクロプロセッサ４０は空き時間に
要求受付回路４８の状態を読み込み（第５図ステップＡ
）、次に接続あるし、は切離しの要求があるか否かをチ
ェックする（第５図ステップＢ）、（接続の要求があれ
ば、４ケの接続要求信号ＲＥＱＩ〜ＲＥＱ４のうち１ケ
以上が“１”レベルに変化し、切離要求があれば“１”
レベルから“０’’レベルに変化している）。

接続あるし・は切離の要求がない場合は再びステップＡ
の処理に戻り要求受付回路４８の状態を繰返し読み込む
。なお、接続あるし・は切離の要求がある時のみマイク
ロプロセッサ４０が要求受付回路４８を読み込む方式で
も同じ効果が得られる。

次に接続要求（切離し要求）かどうかをステップＣで判
断し、接続要求信号の場合はその要求信号がどのマイク
ロコンピュータのものからであるかを解読し、第４図に
おけるスイッチＳ，５，Ｓ５，を接続し（第５図ステッ
プＤ）、もし切離し要求信号であればステップＬでスイ
ッチＳｉｉ．Ｓｉｉの切離しを行なう。

上記のようにステップＣで判断した結果、接続要求信号
である場合には、スイッチＳ，５，ミ，を接続した後第
４図に示される接続制御回路７８に備えられている伝送
回路５０の送信機子ＴＣから信号がスイツチミ，を介し
てマイクロコンピュータ１０一１に接続要求信号を受付
けたことを第５図ステップＥにより信号を送信する。

マイクロコンピュ−夕１０−１は、受付け信号を受信す
ると、接続希望相手がマイクロコンピュータ１０一２で
あることをスイッチＳ，５を介して受信端子ＲＣを経て
接続制御回路７８に送信する（ステップＦ）。プロセッ
サ４０はデータメモリ４４内のマトリックス・スイッチ
５６の接続状態からマイクロコンピュータ１０一２が他
のマイクロコンピュータとのデータ伝送の実行中である
か否かを判定し（ステップＧ）、マイクロコンピユ−夕
１０−２との接続が可能であれば（ステップＨ）、デー
タ伝送が可能であることをマイクロコンピュータ１０一
１に送信し（ステップ１）、後スイッチＳ，５及びミ，
を切離し（ステップＪ）、更にスイッチＳ，２及びＳａ
を接続する（ステップＫ）。これにより、マイクロコン
ピュータ１０一１とマイクロコンピュータ１０−２は、
送信機子ＴＤＩ及びＴＤ２受信端子ＲＤＩ及びＲＤ２、
スイッチＳ，２，Ｓ２，を介してデータ伝送を実行する
ことができる。なおマイクロコンピュータ１０−２が他
のマイクロコンピュータとデータ伝送中であれば（ステ
ップＨ）、接続不可を接続制御回路７８からマイクロコ
ンピュータ１０一１に送信し（ステップＰ）、マイクロ
コンピュータ１０−１から接続要求のあったことをデー
タメモリ４４に記憶しておき、ステップＡの処理に戻る
。

接続・切雛要求があり、ステップＣで切磯要求と判定さ
れると、該当するスイッチＳｉｊ及びＳｊｉを切離し（
ステップＬ）、切離した２台のマイクロコンピュータが
、他のコンピュータから接続要求があったが伝送中のた
め接続されないままになっている場合は、例えば前述の
マイクロコンピュータ１０一１の接続要求であれば（ス
テップＭ）、スイッチＳ，５及びミ，を接続し（ステッ
プＮ）、ステップ１の処理を実行する。

一方、要求がない場合にはステップＭ，Ａの処理に戻る
わけである。次に、マイクロコンピュータ１０−３とマ
イクロコンピュータ１０一４とのデータ伝送の要求があ
れば、スイッチＳ桝及びＳ４３を接続状態にして、マイ
クロコンピュータ１０−１とマイクロコンピュータ１０
一２とがデータ伝送中でも、マイクロコンピュータ１０
−３とマイクロコンピュータ１０一４とのデータ伝送を
行うことができる。このように、マトリックス・スイッ
チ５６は各行各列共、１ケのスイッチを接続状態に出来
るため、接続状態にあるスイッチの行及び列以外のスイ
ッチであれば接続を可能にすることができるわけである
。この結果（ｎ＋１）×（ｎ＋１）のマトリックススイ
ッチでは最大ｏ／２個の接続ループを形成することがで
きるので伝送能力の向上が計られる。

本発明によれば、複数（最大ｈ／２）の接続リンクを同
時刻に構成できるため、処理能力の高いマルチコンピュ
ータ・システムができるという効果が得られる。さらに
、接続信号線数が３本（ＲＥＱ，ＴＤ，ＲＤ）と少いた
め、信頼性が高められるという付随効果もある。

第６図は本発明の他の実施例を示すもので、第４図と異
なるのは、接続制御回路７８内の伝送回路５０の送信端
子ＴＣ及び受信端子ＲＣが、マトリックス・スイッチ６
２を介さないで、マイクロコンピュータの受信信号端子
ＲＤＩ〜ＲＤ４のいずれかと、また送信信号端子ＴＤＩ
〜ＴＤ４のいずれかと接続できることである。

第６図では接続制御回路７８がデータ伝送したいマイク
ロコンピュータに対応する送信信号端子ＴＤＩ〜ＴＤ４
のいずれかがセレクタ６４で選択され受信端子ＲＣを介
して伝送回路５０に入力し、伝送回路５０の送信端子Ｔ
Ｃは、セレクタ６６で選択された受信信号端子ＲＤＩ〜
ＲＤ４のいずれかに接続される。第７図は本発明の他の
実施例を示すもので、第４図と異なるのは、それぞれの
マイクロコンピュータの送信信号端子と受信信号端子を
組みとし、マトリックス・スイッチ７４の行及び列の任
意の行列に接続するもので、例えば第１のマイクロコン
ピュータと第４のマイクロコンピュータとの間でデータ
伝送を行う場合はスイッチＳ，２及びＳ２，を接続状態
にする。

また第２のマイクロコンピュータと第３のマイクロコン
ピュータとの間でデータ伝送を行う場合はスイッチＳ３
２，Ｓ６２，Ｓ４，及びＳ５，を接続状態にすればよく
、またスイッチＳ３４．Ｓ母，Ｓ４３及び馬を接続状態
にしてもよい。ここで接続制御回路７８内の伝送回路５
０の受信端子ＲＣ及び送信端子ＴＣではセレクタ７６に
より選択された送信端子ＴＤＩ〜ＴＤ６及び受信端子Ｒ
ＤＩ〜ＲＤ６のいずれかと接続される。前述の実施例で
は、接続制御回路７８の機能をマイクロプロセッサ４０
により実行させたが、前述の接続制御機能を有する回路
であれば、本発明の効果を損うものではない。

本発明によれば、複数の接続リンクを同時刻に構成でき
るため、データ伝送効率が高められ、処理能力の高いマ
ルチコンピュータ・システムが得られるという効果があ
る。

さらに、マイクロコンピュータ間を直列データ伝送で接
続できるため、接続信号線数を減少でき信頼性の高いマ
ルチコンピュータ・システムの得られるという効果があ
る。

【図面の簡単な説明】

第１図は従釆の実施例、第２図は本発明による構成図、
第３図はマイクロコンピュータの構成図、第４図は第２
図の接続回路の構成図、第５図は第２図の接続回路の処
理手段、第６図は本発明の他の実施例の構成図、第７図
は本発明の他の実施例の構成図である。 １０・…・・マイクロコンピュータ、２４・・…・接続
回路、７８…・・・接続制御回路、５６…・・・マトリ
ックス・スイッチ。 菊′図 豹２図 第３図 ＊４図 発Ｓ図 舞ヮ図 第５図

Claims (1)

【特許請求の範囲】
1. １ 複数のマイクロコンピユータからなるマルチコンピ
   ユータ・システムで任意のマイクロコンピユータ間のデ
   ータ伝送を行なうものにおいて、該マイクロコンピユー
   タからの接続要求とマトリツクススイツチの接続切離し
   状態を格納するデータメモリと、該スイツチの接続制御
   をおこなうプログラムを格納するプログラムメモリと、
   該複数のマイクロコンピユータから接続要求を受付ける
   要求受付手段と、選択されたマイクロコンピユータ間の
   伝送データの直並列交換をおこなう伝送手段と、マトリ
   ツクススイツチの接続切離しをおこなうスイツチ制御手
   段とこれらの制御をおこなうマイクロプロセツサとをバ
   ス結合して成る接続制御手段と、該マイクロコンピユー
   タからの送信信号と受信信号と該伝送手段への入出力信
   号とで構成されたマトリツクススイツチ手段とから構成
   されたことを特徴とするマイクロコンピユータシステム
   。