JPH0728289B2 - ネットワ−ク制御システム - Google Patents

ネットワ−ク制御システム

Info

Publication number
JPH0728289B2
JPH0728289B2 JP60260950A JP26095085A JPH0728289B2 JP H0728289 B2 JPH0728289 B2 JP H0728289B2 JP 60260950 A JP60260950 A JP 60260950A JP 26095085 A JP26095085 A JP 26095085A JP H0728289 B2 JPH0728289 B2 JP H0728289B2
Authority
JP
Japan
Prior art keywords
data
network
unit
bus
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60260950A
Other languages
English (en)
Other versions
JPS61131060A (ja
Inventor
ブルース・イー・ホイツテイカー
ジエイムズ・ヘンリー・ジエツペセン・ザ・サード
アンドリユー・ダブリユ・ビール
Original Assignee
バロ−ス・コ−ポレ−ション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by バロ−ス・コ−ポレ−ション filed Critical バロ−ス・コ−ポレ−ション
Publication of JPS61131060A publication Critical patent/JPS61131060A/ja
Publication of JPH0728289B2 publication Critical patent/JPH0728289B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/376—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a contention resolving method, e.g. collision detection, collision avoidance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)

Description

【発明の詳細な説明】 発明の分野 この開示は、命令と制御の信号が任意の１つのプロセッ
サモジュールからもう１つのプロセッサモジュールに通
信されるように手段が与えられている多重プロセッサモ
ジュールのネットワークに関する。
関連する出願の相互参照 この開示は、発明者James H.Jeppesen IIIとBruce E.
Whittakerによる“信頼し得る通信プロトコルを用いる
パワー制御ネットワーク”という題名の1984年９月25日
出願の米国特許出願連続番号第654,089号に関連し、ま
た発明者Bruce E.Whittaker,James H.Jeppesen III,
およびLarry D.Sharpによる“多重ディジタルモジュー
ルのためのパワー制御ネットワーク”という題名の1984
年10月18日出願の米国特許出願連続番号第662,477号に
も関連している。
発明の背景 現在のコンピュータやコンピュータシステムはもはや隔
離されて単独で働くことがない。今日、プロセッサや主
コンピュータの動作システムはネットワークを形成する
ように相互接続されており、それらの動作システム間の
調整や通信はそのネットワークに求められるタスクを効
率的に達成するために絶対的に必須である。
個別のコンピュータシステム間で通信を確立する場合、
多くの問題が生じる。多くのネットワークは通信の一定
の階層組織に制限され、或るレベルのプロセッサのみが
比較し得るレベルのものと直接通信することができる
が、下位または上位のレベルのプロセッサのためには通
信の直接的経路を利用できない。
ここで述べられるシステムネットワークは、非階層的で
簡単な直接的方法でネットワーク内の任意の２つのユニ
ット間で簡単かつ直接的な通信チャンネルを自由に確立
し得る組織を提供し得る。すなわち、任意のユニット
は、必ずしもそのデータ転送に関係しないもう１つのユ
ニットを介して非直接接続またはブリッジを形成する必
要なしに、直接ライン内の任意の他のユニットへのアク
セスを得てそれと通信するために等しい機会を有してい
る。
発明の概要 ここで述べられるシステム制御ネットワーク（SCN）は
エレメントの組織化を与え、それによって、多数のプロ
セッサまたは他のディジタルユニットはトランスミッタ
としての任意のユニットとレシーバとしての任意の他の
ユニットの間で直接通信チャンネルが確立され得るよう
に相互接続され得る。すなわち、同軸または他の特殊な
相互接続のような特殊な配線を必要としない論理ユニッ
トの簡単なシステムにおいて、各ディジタルユニットの
ために通信の“自由なアクセス”が与えられる。さら
に、１メガビットのデータ速度が特殊なタイプのハード
ウェアを必要とすることなく最も経済的な方法で実現さ
れ得る。
この“自由なアクセス”通信の組織化は論理とネットワ
ークバスの構成によって実現され、その構成において、
各プロセッサまたは個別のディジタルモジュールはネッ
トワークインターフェイス論理ユニットを含むメインテ
ナンスインターフェイスプロセッサを有する。ネットワ
ークインターフェイス論理ユニットは内部的にメインテ
ナンスプロセッサに接続しかつネットワークバスを介し
てマスタカード論理ユニットに接続し、その論理ユニッ
トはパワー制御サブシステムとの通信を与えるとともに
遠隔サービスセンタ（診断サブシステム）への通信を与
える。
システムネットワークバスは特殊なプロトコルによって
利用され、それによってディジタルモジュールはネット
ワークバスを得てそのバスに関する他の競争者を一時的
に“ロックアウト”する。そして、行先をアドレスし、
メッセージデータを転送し、そして肯定応答を受取るこ
とによってメッセージが送信され、その後にネットワー
クバスがそのバスを用いるもう１つの競争者のために開
放される。
マスターカード論理ユニットは、パワーサブシステムと
診断サブシステムによってネットワークバスへのアクセ
スを制御する。すなわち、任意のディジタルモジュール
は、それがパワーサブシステムまたは遠隔支持センタに
おけるプロセッサまたはユニットであるかにかかわら
ず、そのネットワーク内の任意の他にディジタルユニッ
トとデータ（またはコマンド）を交換することができ
る。
好ましい実施例の説明 第１図に見られるように、システム制御ネットワーク
（SCN）はP1,P2,P3などのような多数のメインプロセッ
サを含む。メインプロセッサシステムの各々はメインテ
ナンスプロセッサ10a,10b,10cなどが与えられている。
システム制御ネットワークバス50は各メインテナンスプ
ロセッサと、システムおよびパワーのインターフェイス
マスタカードユニット100とを接続する。
システム制御ネットワークは安価で高速の専用ネットワ
ークであって、それは種々のメインテナンスプロセッサ
のエレメント間でメッセージ，コマンド，およびデータ
ファイルを送る。
システム制御ネットワークは15までの接続ユニットを有
し得る。それらは、メインプロセッサのソフトウェアを
メインテナンスプロセッサソフトウェアと接続するSCP
−DLP（システム制御I/Oプロセッサ−データリンクプロ
セッサ）として指名されるユニットのようなユニットを
さらに含み得る。
代わり得る例として、第１図のシステム制御ネットワー
クは、バス50に接続され得るシステム制御I/Oプロセッ
サ（SCP）（図示せず）を含み得る。
システム制御ネットワークは、単一のマスタまたは１次
制御のエレメントの持たない並列な“コンテンション
（回線争奪）”ネットワークとして実施される。ネット
ワーク上の各エレメントは固有のアドレスを有し、それ
はメッセージの送信の制御とメッセージの受信のために
用いられる。ネットワーク上の任意のエレメントは、ネ
ットワーク上の任意の他のエレメントと通信することが
できる。
システム制御ネットワーク（SCN）は、多重プロセッサ
コンピュータシステムのためのハードウェアエレメント
を統合する。これらのハードウェアエレメントは、
（ｉ）各メインプロセッサシステムのためのメインテナ
ンスプロセッサを含み、それはプロセッサを初期設定し
て維持し、さらに（ii）メインプロセッサシステムのソ
フトウェアをSCPのソフトウェアと統合するシステム制
御I/Oプロセッサ（将来）と、（iii）第１図に示されて
いるようにシステム遠隔パワー制御とメインテナンスサ
ブシステムを統合するシステムとパワーのインターフェ
イスマスタカードユニット100を含む。
システム制御とメインテナンスのサブシステムは、 メインプロセッサ初期設定と、 メインプロセッサファームウェアローディングと、 メインプロセッサディスプレイと、 メインプロセッサスティングと、 I/O制御メインテナンスと、 遠隔支持センタインターフェイスと、 システムパワー制御との機能を与えるように組織されて
いる。
システム制御ネットワークはメインテナンスサブシステ
ムの種々のエレメントを相互接続する。システム制御ネ
ットワークに接続するエレメントは、 プロセッサキャビネットメインテナンスプロセッサと、 パワーネットワークマスタ論理ユニットと、 システム制御プロセッサ−データリンクプロセッサ（SC
P−DLP）である。
第１図におけるシステムとパワーのインターフェイスマ
スタカードユニット100は、システム制御，パワー制
御，および遠隔支持のサブシステム間で相互接続を与え
る。すなわち、カードユニット100は、 （ａ） システム制御ネットワークと、 （ｂ） パワー制御ネットワークと、 （ｃ） 遠隔支持センタインターフェイスとに接続す
る。
メインテナンスサブシステムは、 （ａ） 独立メモリキャビネット（それはカードユニッ
ト100と遠隔支持インターフェイスを収納する）と、 （ｂ） メインプロセッサキャビネット（それはその内
部のメインテナンスプロセッサを含む） と、 （ｃ） 必要に応じて他のシステムキャビネットとを含
む。
メインテナンスプロセッサ： メインテナンスプロセッサ（10a,10bなど）は、アーゴ
ノミック（ergonomic）ワークステーション（EWS）と呼
ばれるワークステーション端末とメインテナンスインタ
ーフェイスプロセッサカード10（MIP）からなってい
る。
第1A図は内部ネットワークインターフェイス論理10nと
ともにメインテナンスプロセッサ自身を示している。
第1A図において、メインテナンスインターフェイスプロ
セッサ10に接続された２つのワークステーション端末S1
とS2が存在する。MIP10は図示された４つのバスを有
し、それらはUIO（ユニバーサル入力／出力）テストバ
ス10t,プロセッサHCPバス10P,ディスクコントローラバ
ス10d,およびシステム制御ネットワーク50のためのバス
を含んでいる。
第1A図における“アーゴノミック”ワークステーション
（EWS）端末は、システムスーパバイザリオペレータ（S
PO）として働くことができ、かつメインテナンスプロセ
ッサ10のためのインテリジェンスとしても働くことがで
きる。アーゴノミックワークステーションは、インテル
8086マイクロプロセッサを用いるマイクロプロセッサベ
ースシステムである。インテル8086マイクロプロセッサ
は、3065バウアスアベニュ，サンタクララ，カリフォル
ニア95051のインテルコーポレーションによる1981年著
作権の“iAPX使用者マニュアル”という題名の刊行物に
おいて述べられている。
システム制御ネットワーク： システム制御ネットワーク（SCN）は、メインテナンス
サブシステムとシステム制御サブシステムの種々のエレ
メントを相互接続する。述べられたシステムにおいて、
SCNインターフェイスハードウェアは第1B図に示されて
いるように２つの方法で実施される。
１つの方法において、SCNインターフェイスはMIP（メン
テナンスインターフェイスプロセッサ）10の構造内に統
合される。第２の方法において、専用制御ハードウェア
はパワーインターフェイスマスタカード100上に与えら
れている。
すなわち、第1B図のシステム制御ネットワーク論理ブロ
ック53は、 （ａ） 第１図と第1A図のメインテナンスプロセッサ10
内の内部論理として、または （ｂ） 第１図，第２図，および第６図に示されたシス
テムとパワーのインターフェイスマスタカードユニット
100として指名された論理ユニットとして実施され得
る。
システム制御ネットワーク；“MIPタイプ”（メインテ
ナンスインターフェイスプロセッサ）： メインテナンスインターフェイスプロセッサ10内のシス
テム制御ネットワーク論理10mは、内部MIPバスとファー
ムウェア構造内に統合される。第1A図はメインテナンス
インターフェイスプロセッサ10内のネットワークインタ
ーフェイス論理10mの場所を示している。
第1C図において、メインテナンスインターフェイスプロ
セッサ10は、SCNの制御を得るためと他のインターフェ
イスへの握手機能を制御するように働くネット制御回路
８との２方向接続を与える。
プロセッサ10内のユーティリティレジスタ（それはマイ
クロプロセッサをインターフェイスしてSCNデータレジ
スタにデータを書込む）はデータレジスタ12に接続し、
そのレジスタ12はSCNで転送されるべきデータを保持す
るためとSCNからのデータを受取るように働く。
ネット制御回路８とデータレジスタ12は、ネットワーク
バスドライバ−レシーバ24に両方向データ転送を与え
る。
ネットワークアドレススイッチ16は、SCNでアドレスす
る通信のために、オペレータがネットワークMIP上に指
示アドレスをセットすることを可能にする。
回路12と16はＳバスに接続し、それはマイクロプロセッ
サ10がネットワークアドレススイッチとSCNデータレジ
スタを読出すことを可能にする。
システム制御ネットワーク（マスタタイプ）： パワー制御マスタカード100は、専用ネット論理ハード
ウェアを介してシステム制御ネットワーク論理を制御す
る。
第２図は、制御マスタカードタイプのネットワークイン
ターフェイスハードウェアのためのシステム制御ネット
ワーク論理のブロック図を示している。第1C図と同様
に、第２図の論理はデータレジスタ12qとアドレススイ
ッチ16qを含んでいる。さらに、第２図のシステムはア
ドレスコンパレータ14q,ステータスレジスタ18q,および
コマンド論理回路20qを有している。
第２図に見られるように、ネットワークバスインターフ
ェイスは、表Ｉに示された機能を与えるNET−XXとして
指名された６つの信号相互接続を与える。これらの信号
は以下の表Ｉに示されているように定義される。
表Ｉ−ネットワークバス信号 NET5V 各ネットワーク接続エレメントによってダイオ
ードを介してバス終端に与えられる＋5VDC NETLK ネットワークのトランスミッタ制御を得て維持
するために用いられるLOCK信号 NETAS ネット上のアドレスバイトの存在を示すために
用いられるADDRESS信号 NETSB ネット上の有効なデータの存在を示すためにト
ランスミッタによって送られるSTROBE握手信号 NETAK ネット上のデータバイトの受信を示すためにレ
シーバによって送られるACKNOWLEDGE NETOP データビット（D7−D0）のためのDATA PARITY
（奇数パリティ） NETD［7:8］DATA BITS システム制御ネットワークは、以下の表IIに示される或
る機能とコマンドを与える。
表II−システム制御ネットワークの機能とコマンド ファイル操作： マイクロコードのロードをリクエストマイクロコードを
ロード ファイルのアンロードをリクエストファイルを転送 時間機能： 時刻をリクエスト 時刻の値を転送 新しい時刻をセット システムパワー制御： システムパワーネット動作をリクエスト キャビネット情報をリクエスト キャビネット情報を転送 パワー制御パラメータをセット パワー制御パラメータの読出 システム区分： プロセッサIDをリクエスト プロセッサIDを転送 区分ステータスをリクエスト 区分ステータスを転送 システムキャビネットマップをリクエスト システムキャビネットマップを転送 システム再配置をリクエスト システム再配置を打切り 遠隔支持機能： 遠隔インターフェイス書込をリクエスト 遠隔インターフェイス書込ステータスの転送 遠隔インターフェイス読出データのリクエスト 遠隔インターフェイス読出データの転送 遠隔インターフェイス読出ステータスの転送 プロセッサメインテナンス： メインテナンスポートコマンドの実行 人間インターフェイスメッセージ： メッセージテキストをディスプレイ ネットワーク通信フェーズ： ネットワーク上の通信は任意のネットワーク装置によっ
て開始され得る。ネットワーク上の活動を指図する“１
次コントローラ”は存在しない。ネットワーク上のメッ
セージの通信に関連して基本的に５つの通信フェーズが
存在する。これらの５つのフェーズは次のようである。
1. WAIT−FOR−ADDRESS 2. RECEIVE MESSAGE 3. GET BUS 4. TRANSMIT MESSAGE 5. MESSAGE ACKNOWLEDGE 第３図において、これらの列挙された５つのフェーズ間
の種々の関係が示されている。すなわち、“受信してい
る”装置において、“WAIT−FOR−ADDRESS"のフェーズ
が存在し、それは次に“RECEIVE MESSAGE"と称するフ
ェーズを許し、その後に“MESSAGE ACKNOWLEDGE"信号
が送られる。
”送信している”装置において、“GET BUS"と称する
フェーズが存在し、それは次にフェーズ“TRANSMIT MA
SSAGE"を許し、それは次に“MESSAGE ACKNOWLEDGE"フ
ェーズを許す。
“WAIT−FOR−ADDRESS"フェーズは通常状態であって、
ネットワーク装置の送信ステートではない。このフェー
ズにおいて、ネットワークデータバスは行先アドレスバ
イトのためにモニタされる（第４図）。アドレスバイト
は、アドレス（NETAS）とストローブ（NETSB）の信号が
アクティブ（表Ｉ）のときにデータバス上で有効であ
る。もしアドレスがこの装置のためのアドレススイッチ
の値に等しいならば、SCNインターフェイス論理（第２
図）はメッセージを受信するように用意する。これに続
いて、次のフェーズは“RECEIVE MESSAGE"フェーズで
あり得る。
ネットワークRECEIVE MESSAGEフェーズ： この“RECEIVE MESSAGE"フェーズは“WAIT−FOR−ADDR
ESS"フェーズからの“アドレス検知された”条件に従わ
なければならない。受信されたデータの最初のバイトは
行先アドレス（第４図）バイトである（これはWAIT−FO
R−ADDRESSフェーズにおいて検知される）。
握手信号であるSTROBEとACKNOWLEDGE（NETSBとNETAK）
は、ネットワーク上でメッセージバイトを送るために用
いられる。
データ読出の各バイト（アドレスバイトを含む）のため
に、水平パリティ（LP）トータルが計算されなければな
らない。受信された最後のバイトは、メッセージ保全
（第４図）を確実にするために、LP（水平パリティ）バ
イトであろう。
LPトータルは、“00"16進数の開始値の“排他的OR"を行
なって各メッセージバイトを用いて計算させる。メッセ
ージの終わりにおいて受信される水平パリティバイト
は、次にその計算されたトータルを“FF"16進数にすべ
きである。
次のフェーズはMESSAGE ACKNOWLEDGE−RECEIVERフェー
ズであろう。
ネットワークGET BUSフェーズ： 或るネットワーク装置がネットワーク上で送信されるべ
きメッセージを有しているとき、それはまずネットワー
クの制御を得なければならない。“GET BUS"フェーズ
がこれを達成する。ネットワーク信号LOCK,NETLK/（第1
B図，第２図）は、システム制御ネットワーク（SCN）を
制御するために、送信装置によって用いられる。この信
号はアクティブのときネットワークが使用中であること
を示す。任意のSCN装置はGET BUSフェーズの手順に従
うことによってそれを活性化し得る。
GET BUSフェーズステップ1;はネットワーク上のLOCK入
力信号をモニタする。もしそれがアクティブであれば、
バスは既に使用中であって、ステップ５にいく。もしLO
CKがアクティブでなければ、GET BUSフェーズは進むこ
とができて、ステップ２に行く。
GET BUSフェーズステップ2;ここで、ネットワークに出
力されたLOCK信号は活性化されなければならない。同時
に、この装置のためのアドレス（すなわち、アドレスス
イッチに等しい値）がネットワークデータライン（第1B
図と第2B図におけるNETD［7:8］）内にドライブされな
ければならない。すなわち、ネットワークGET BUSアド
レスフォーマットが次の配列に従って折り返されよう。
GET BUSフェーズステップ3;ネットワーク上にLOCK信号
とユニットアドレスを活性化した後に、遅延が起こらな
ければならない（第５図）。その遅延の後に、ネットワ
ークデータバスは読出されてこの装置のためのユニット
アドレスと比較されなければならない。もしこの装置の
ための装置アドレスがデータバス上になければ、“アク
セス争い”が起こっている。LOCKとデータバスのドライ
バは不活性化されなければならず、そしてプロセスはス
テップ５に行く。もしデータバス上に良好な比較が起こ
れば、GET BUSフェーズは進むことができる。
GET BUSフェーズステップ4;もしネットワークの制御が
得られれば、LOCK信号は、メッセージ送信が続く限り、
送信している装置によって主張され続けなければならな
い。装置アドレスはデータバスから除去されなければな
らない。上記のステップ３（アクセス争い）に失敗した
他の装置がバスから降りることができるように遅延が起
こらなければならない。次のフェーズはSEND MESSAGE
フェーズであろう。
GET BUSフェーズステップ5;もしバス制御が得られなけ
れば（すなわち、バスが既に使用中であるかまたはバス
の“アクセス争い”が存在していれば）、ネットワーク
制御を求めている装置は或る“ランダム”時間の間WAIT
−FOR−ADDRESSフェーズに戻らなければならず、そして
次にGET BUSフェーズを再び試みる。
ネットワークSEND MESSAGEフェーズ： このフェーズの間、LOCK出力信号はアクティブに留まら
なければならない。送られるべき最初のバイトは“行先
アドレスバイト”（第４図）である。アドレス信号はこ
のバイトで活性化されなければならない。アドレス信号
はメッセージの残りのバイトのために不活性化されなけ
ればならない。
握手信号（STROBEとACKNOWLEDGE）はネットワーク上で
メッセージバイトを送るために用いられる。送信装置は
データバスNETD［7:8］上に情報を置いて、ストローブ
信号NETSBを活性化する。受信装置はデータバスを読出
して、それがACKNOWLEDGE信号NETAKを活性化させること
によって、情報を受取ったことをトランスミッタに知ら
せる。
次に、トランスミッタはSTROBEを不活性化し、レシーバ
はACKNOWLEDGEを不活性化する。
送信装置はネットワーク上で送られるすべてのバイトに
ついて水平パリティ（LP）を計算しなければならない。
メッセージの最後のデータバイトに続いて送られたバイ
トは実際のLPバイト（第４図）である。
メッセージの送信／受信フェーズの完了の後に、次のフ
ェーズはMESSAGE ACKNOWLEDGE−TRANSMITTERフェーズ
でなければならない。
ネットワークメッセージフォーマットは第４図に示され
ており、或るデータビットは、行先アドレスのため，操
作アドレスのため，コマンドバイトのため，水平パリテ
ィバイトのため，およびダミーバイトのために与えられ
ている。
GET BUSフェーズ,MESSAGEフェーズ，およびACKNOWLEDG
Eフェーズのために用いられる相対的な遅延時間とメッ
セージフローの概略図が第５図に示されている。
メッセージ送信の完了の後に、MESSAGE ACKNOWLEDGE−
TRANSMITTERフェーズがここで与えられる。
ネットワークMESSAGE ACKNOWLEDGEフェーズ（第３
図）： 1. MESSAGE ACKNOWLEDGE;“トランスミッタ": 最後のメッセージバイト（すなわち、水平パリティバイ
ト）の送信の後に、送信装置はメッセージの“OK"受信
を肯定応答する受信ユニットを待たなければならない。
第５図に見られるように、トランスミッタは遅延して、
次に“ダミーバイト”を送る。ダミーバイトは任意の特
定の値であり得る。
もし受信されたメッセージが“OK"であったならば、受
信装置はダミーバイトのためのSTROBE信号に応答してAC
KNOWLEDGE信号を送り返す。もしこれが所定の時間期間
内に起こらなければ、トランスミッタはメッセージが"O
Kでなかった”と考え、そしてトランスミッタは再びメ
ッセージを送信する。
2. MESSAGE ACKNOWLEDGE;“レシーバ": 最後のメッセージバイト（すなわち、水平パリティバイ
トLP）の受信の完了の後に、受信ユニットはメッセージ
を肯定応答するために用意しなければならない。レシー
バはまず水平と垂直のパリティを含むメッセージを保全
性をチェックしなければならない。これを行なう間、そ
れはトランスミッタによって送られたダミーバイトのた
めのSTROBEに対する“ACKNOWLEDGE"をこのときに送り返
してはならない。もしメッセージが“OK"であれば、レ
シーバはダミーバイトが受取られたときに肯定応答す
る。
もしメッセージが“非OK"であったならば、レシーバは
ダミーバイトに応答しない。これはまた、“非OK"応答
によるトランスミッタの休止を強制する。
ネットワークに関するトランスミッタ／レシーバのフロ
ーは表IIIに示されている。
ネットワークメッセージフォーマット： 第４図に見られたように、“N"バイトのメッセージが示
された。ネットワークバス上で送信されたすべてのメッ
セージはこのフォーマットに従う。以下に示された表IV
はこのフォーマットの各バイトの詳細な構造を示してい
る。
システムとパワーのインターフェイスマスタカードユニ
ット100: マスタカードユニット100は、遠隔診断を与える遠隔支
持センタインターフェイス300のための中央接続に加え
て、システム制御ネットワークとパワー制御ネットワー
クのための中央相互接続点を与える。それはパワーネッ
トワークのためのマスタ制御でもあり、ネットワーク内
のすべてのユニットのパワーオン／オフ動作のために働
き得る。しかし、マスタカードユニット100はシステム
制御ネットワーク内のもう１つの装置であって、任意の
優先権またはそのようなマスタステータスを保持しな
い。
ここで述べられたマルチプロセッサシステムのようなシ
ステムにおいて、任意の与えられたときににただ１つの
アクティブマスタが存在し得る。しかし、システムの動
作とメインテナンスに対するその重要性のために、予備
のマスタカードユニットが存在することが好ましい。
第６図はシステムとパワーのインターフェイスマスタカ
ードユニット100のブロック図を示している。
マスタカードユニット100は８メガヘルツで動作する
（前述のインテル8086のような）マイクロプロセッサを
備えている。それはPROM100m1からそのコードを実行す
る。第６図のマイクロプロセッサ100mはデータバッファ
とオペレーティングスタックのために8K RAM100aを利
用する。それは構成に依存するオプションフラグをスト
アするために電気的に消去可能なPROM100m2を用いる。
時刻回路100tはパワー不調時の動作のためにバッテリに
よってバックアップされている。６つのインジケータと
５つのスイッチ100wがカードそれ自身のメインテナンス
のためにカード上に与えられている。
第６図に見られるように、パワー制御インターフェイス
100Pは、ネットワーク内の種々のパワーユニットへの接
続によってパワー制御のために用いられる。
遠隔支持インターフェイス100rは、システム診断の通信
とメインテナンス目的のために用いられる遠隔支持セン
ター300に接続する。
システム制御ネットワーク論理100sは、種々のプロセッ
サシステムへの相互接続を示す第１図のバス50のための
接続である。
システムとパワーのインターフェイスマスタカードユニ
ット100内のソフトウェアモジュール： カードユニット100は、 共通初期設定モジュールと、 システム固有の初期設定モジュールと、 遠隔支持モジュールと、 メモリ管理モジュールと、 タイマ管理モジュールと、 システム制御ネットワークモジュールと、 パワーフローモジュールを備えている。
共通初期設定モジュール： このモジュールはユニバーサルインターフェイスプロセ
ッサ150とマスタカードユニット100に共通なハードウェ
アについての基礎的な信頼性テストを実行する。
固有の初期設定モジュール： このモジュールは、第1C図のプロセッサシステムテムP
1,P2などの固有のハードウェアについて信頼テストを実
行する。システム制御ネットワーク割込ベクトルがセッ
トされて、システム制御ネットワーク論理が“WAIT−FO
R−ADDRESS"フェーズ内に置かれる。また、このモジュ
ールは必要ならば電気的に消去可能なPROMの内容をチェ
ックする。
遠隔支持モジュール： このモジュールは診断目的のために遠隔支持センタ300
とのすべての通信を実行する。低レベルの８ビットプロ
トコルまたはBDLCプロトコルがこのモジュール内で実行
される。マスタカードユニット100が認識して応答しな
ければならないという遠隔支持センタコマンドのみが
“パワーオン”するためのコマンドである。すべての他
のメッセージは、処理のためにシステム制御プロセッサ
P1,P2,P3などに送られるために、システム制御ネットワ
ーク上で上流に送り出される。
メモリ管理モジュール： このモジュールは、マスタカードユニット100内のすべ
てのフリーメモリ（RAM）を管理する。このモジュール
は、メモリを種々のリクエストしているモジュールに割
当てる。もしリクエストのための十分なメモリが利用可
能でなければ、メモリマネージャはどれだけ利用可能で
あるかを読出ルーチンに知らせる。もし読出ルーチンが
その充分なリクエストのために待機することができない
と決定したならば、それは利用可能なだけの量のメモリ
をリクエストすることができる。メモリマネージャは可
能な限り大きな領域のフリーメモリを維持する。
タイマ管理モジュール： このモジュールは、パワーインターフェイスマスタカー
ドとプロセッサP1,P2などのハードウェアとの間のすべ
ての共通なタイマを管理する。これらの共通なタイマは
カウンタI/Oチップ内の３つの16ビットタイマを含む。
このモジュールは各タイマに関するロッキング機構を管
理し、すなわち或るタイマが使用不能であって１つのタ
イマが即座に必要とされるならば、時刻カウント上のソ
フトウェア比較が用いられよう。
システム制御ネットワークモジュール： このモジュールは、システム制御ネットワークでメッセ
ージを送り出して受取るように働く。このモジュールの
半分は割込駆動され（レシーバ機能）、そのモジュール
の他の半分はユーザ駆動される（トランスミッタ機
能）。マスタカード100は、（１）第１図のパワー制御
ネットワークからのパワー条件と、（２）遠隔支持セン
タ300から受取られたメッセージとの２つの条件下にお
いてのみシステム制御ネットワーク上の伝送を開始す
る。他のすべてのマスタカード伝送はネットワーク上で
受取られたメッセージに応答する。
ネットワーク割込が起こったとき（たとえば、マスタカ
ードネットワークアドレスがネットワーク上で受取られ
たとき）、このモジュールは長さバイトまでのメッセー
ジを受取る。もしメッセージの長さが０でなければ、十
分なメモリがメモリ管理モジュールから得られ、メッセ
ージの残りが受取られる。全メッセージの受信の後に、
コマンド（表IIによる）がこのモジュールによって実行
されよう。これは１つまたはそれ以上のメッセージをネ
ットワーク上に送り返すことを含み得る。それはまた、
遠隔支持モジュールまたはパワーフローモジュールにメ
ッセージを送ることをも含み得る。
パワーフローモジュール： このモジュールは、マスタカードユニット100のメイン
プログラムである。マスタカードユニットが他になすべ
きことを有しないとき、それは装置のパワー状態をモニ
タする。これはマスタカードの主な機能であり、すなわ
ちキャビネットパワーのモニタリングと制御である。こ
のモジュールはシステム内のすべての対応するキャビネ
ットのマップを維持する。そのマップ内に含まれている
のはキャビネットアドレスと不調報告ビットである。こ
のモジュールは、全装置のために、マージン条件，パワ
ー不調，およびパワー変更リクエストをモニタする。パ
ワーステータスと制御のシステムは発明者Bruce E.Whi
ttaker,James H.Jeppesen III,およびLarry D.Sharp
による“多重ディジタルモジュールのためのパワー制御
ネットワーク”という題名の同時係属出願において述べ
られている。
割込優先権： マスタカードユニット100において、以下の優先権を有
するようにセットされる或る割込が与えられている。
1. タイマ（最高） 2. 時刻機能 3. システム制御ネットワーク 4. 遠隔支持センタ 5. パワー制御ネットワーク これらは、必要なサービスが与えられ得るように第６図
のマイクロプロセッサ100μを中断するように動作す
る。
これで、トランスミッタになるべき任意のディジタルユ
ニットのために等しい機会が与えられ、そしてそれはレ
シーバになり得るネットワーク内の任意の他のディジタ
ルユニットをアクセスして直接データを転送することが
できるシステム制御ネットワークが説明された。説明さ
れた実施例はこれらの機能を発生し得るが、これらの機
能は特許請求の範囲に限定された発明の範囲内で動作す
る他の実施例においても達成され得る。
【図面の簡単な説明】
第１図はシステムとパワーのインターフェイスマスタカ
ードユニットに接続された複数のプロセッサシステムを
示すシステム制御ネットワークのブロック図である。 第1A図はメインテナンスインターフェイスプロセッサと
そのシステム制御ネットワークに対する関係のブロック
図である。 第1B図はメインテナンスプロセッサをシステムバスにリ
ンクするシステム制御ネットワーク論理を示す信号接続
図である。 第1C図はメインテナンスプロセッサとシステムネットワ
ークバス間のインターフェイスを示す図である。 第２図は第１図のマスタカードユニットをシステム制御
ネットワークバスに接続するネットワークインターフェ
イス論理のブロック図である。 第３図はネットワーク上のメッセージの通信において関
連する或る通信フェーズの関係を示している。 第４図はシステム制御ネットワークにおいて用いられる
典型的なメッセージフォーマットを示す。 第５図はメッセージフローがどのように達成されるかを
示す概略図である。 第６図はシステムとパワーのインターフェイスマスタカ
ードユニットのブロック図である。 図において、P1,P2,P3はメインプロセッサ、10a,10b,10
cはメインテナンスプロセッサ、50はシステム制御ネッ
トワークバス、100はシステムとパワーのインターフェ
イスマスタカードユニット、８はネット制御回路、12は
データレジスタ、16はネットワークアドレススイッチ、
24はネットワークバスドライバーレシーバ、12qはデー
タレジスタ、14qはアドレスコンパレータ、16qはアドレ
ススイッチ、18qはステータスレジスタ、20qはコマンド
論理回路、300は遠隔支持センタを示す。
フロントページの続き (72)発明者 ジエイムズ・ヘンリー・ジエツペセン・ ザ・サード アメリカ合衆国、カリフオルニア州、エ ル・トロ フアージング・ストリート、 25092、ナンバー、112 (72)発明者 アンドリユー・ダブリユ・ビール アメリカ合衆国、カリフオルニア州、ラグ ーナ・ヒルズ ロス・アリソス、24537、 ナンバー、225 (56)参考文献 特開 昭49−71843（ＪＰ，Ａ) 特開 昭54−63634（ＪＰ，Ａ)

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】プロセッサとディジタルモジュールの多重
    ユニットのネットワークにおいて任意の２つのディジタ
    ルユニット間でデータを転送する能力を与え、それによ
    って任意のユニットが送信ユニットとしてデータ出力を
    生じるとともに任意の他のユニットをデータ転送を受取
    る受信ユニットとしてアドレスすることができるネット
    ワーク制御システムであって、前記ネットワーク制御シ
    ステムは、 （ａ） 前記プロセッサとディジタルモジュールの各々
    を互いに接続するためのネットワークバス手段と、 （ｂ） 前記ネットワークバス手段へのアクセスを得る
    とともに前記バス手段への他のユニットによるアクセス
    を禁止するための各ユニット内の論理手段と、 （ｃ） 送信ユニットとして働く各ユニット内の手段で
    あって、受信ユニットをアドレスして前記受信ユニット
    にメッセージデータと制御データを転送するための手段
    とを備え、前記送信ユニットから前記受信ユニットへの
    データの通信が送信されたメッセージフォーマットによ
    って実行され、前記メッセージフォーマットは、 （ｉ） 行先アドレスデータと、 （ii） ソースアドレスデータと、 （iii） コマンドデータと、 （iv） メッセージ長さデータと、 （ｖ） データバイトと、 （vi） 水平パリティデータと、 （vii） ダミーデータを含み、 前記ダミーデータは、データがエラーなしに受信された
    ときに、肯定応答信号を前記送信ユニットに送り返し得
    ることを前記受信ユニットに示し、前記ネットワーク制
    御システムはさらに、 （ｄ） 受信ユニットとして働く各ユニット内の手段で
    あって、受信された各データバイトと受信された各完全
    なメッセージに関して前記送信手段へ肯定応答信号を送
    り返す手段を備え、 （ｅ） 送信ユニットとして働くときに前記多重ディジ
    タルユニットの各々は、 （e1） 前記送信ユニットが他のユニットによる前記バ
    ス手段へのアクセスを禁止するためのロック信号とその
    ソースアドレスを前記ネットワークバス手段上に同時に
    生じた後に、前記ネットワークバス内のデータラインが
    前記転送ユニットの適切なソースアドレスを含むこと
    を、前記ネットワークバスに前記ロック信号を生じた後
    に確認するためにチェックすることを可能にする第１の
    遅延手段と、 （e2） 前記行先アドレスを生じた後に、前記受信手段
    によるアドレス比較を可能にする第２の遅延手段と、 （e3） 前記水平パリティデータを生じた後に、発生さ
    れた水平パリティデータと受信された水平パリティデー
    タとの比較を可能にするための第３の遅延手段を含むこ
    とを特徴とするネットワーク制御システム。
  2. 【請求項２】前記受信ユニットは、 （ａ） 前記受信されたメッセージで計算された水平パ
    リティが前記送信ユニットによって送られた水平パリテ
    ィデータと整合しないときに、前記ダミーデータに応答
    して前記肯定応答信号を禁止する手段と、 （ｂ） もし送信されたメッセージ内の任意のデータに
    垂直パリティエラーが起こったならば、前記ダミーデー
    タに応答して前記肯定応答信号を禁止する手段を含むこ
    とを特徴とする特許請求の範囲第１項記載のネットワー
    ク制御システム。
  3. 【請求項３】前記受信ユニットは、 （ａ） ネットワークバス上のアドレスが前記受信ユニ
    ットのアドレスと整合するときを検知する手段と、 （ｂ） 前記バス上のアドレスデータが前記受信ユニッ
    トのアドレスと整合するときに、前記ネットワークバス
    上のメッセージデータを受入れる手段を備えたことを特
    徴とする特許請求の範囲第２項記載のネットワーク制御
    システム。
  4. 【請求項４】前記ディジタルユニットの各々がネットワ
    ークバスアクセスをめぐって争うネットワーク制御シス
    テムであって、各ディジタルユニットは、 （ａ） 前記ネットワークバスへのアクセスを得るとと
    もに、前記ディジタルユニットが送信ユニットとして動
    作している間に他のディジタルユニットによるアクセス
    を遮断するためにロック信号を生じる手段と、 （ｂ） そのとき送信ユニットのために前記ネットワー
    クバスを利用できないことを示すために、前記ネットワ
    ークバス上のロック信号がアクティブであるか否かを検
    知する検知手段を含むことを特徴とする特許請求の範囲
    第３項記載のネットワーク制御システム。
  5. 【請求項５】各ディジタルユニットは、 （ａ） 前記ロック信号がアクティブのときに、Wait−
    For−Address条件において可能な受信ユニットとして動
    作する手段と、 （ｂ） 前記ロック信号が非アクティブであって前記送
    信ユニットがネットワークバス制御を得るとともに前記
    ロック信号を活性化するときに、前記ネットワークバス
    上にフォーマット化されたメッセージを生じる手段を含
    み、前記フォーマット化されたメッセージは前記受信ユ
    ニットへのデータの転送のために受信ユニットをアドレ
    スするように動作することを特徴とする特許請求の範囲
    第４項記載のネットワーク制御システム。
  6. 【請求項６】前記送信ユニットは、 （ａ） 前記受信ユニットが行先アドレスを前記受信ユ
    ニットアドレスと比較し得るように前記行先アドレスデ
    ータを前記バス上に置いた後に、前記ネットワークバス
    上に遅延期間を与える手段を含むことを特徴とする特許
    請求の範囲第４項記載のネットワーク制御システム。
JP60260950A 1984-11-20 1985-11-19 ネットワ−ク制御システム Expired - Lifetime JPH0728289B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/673,256 US4658353A (en) 1984-11-20 1984-11-20 System control network for multiple processor modules
US673256 1984-11-20

Publications (2)

Publication Number Publication Date
JPS61131060A JPS61131060A (ja) 1986-06-18
JPH0728289B2 true JPH0728289B2 (ja) 1995-03-29

Family

ID=24701916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60260950A Expired - Lifetime JPH0728289B2 (ja) 1984-11-20 1985-11-19 ネットワ−ク制御システム

Country Status (6)

Country Link
US (1) US4658353A (ja)
EP (1) EP0183431B1 (ja)
JP (1) JPH0728289B2 (ja)
CA (1) CA1246238A (ja)
DE (1) DE3586925T2 (ja)
IE (1) IE57448B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0260392A3 (en) * 1986-09-19 1992-03-11 International Business Machines Corporation An input output interface controller connecting a synchronous bus to an asynchronous bus and methods for performing operations on the buses
US4816990A (en) * 1986-11-05 1989-03-28 Stratus Computer, Inc. Method and apparatus for fault-tolerant computer system having expandable processor section
GB2203574A (en) * 1987-04-03 1988-10-19 Univ Southampton Parallel processor arrays
US5050067A (en) * 1987-08-20 1991-09-17 Davin Computer Corporation Multiple sliding register stacks in a computer
KR930007678B1 (ko) * 1991-01-31 1993-08-18 삼성전자 주식회사 인버터룸에어콘의 데이타 송수신 방법
KR930001080A (ko) * 1991-06-24 1993-01-16 정용문 직렬 입출력 접속 장치를 이용한 마스터 시스템과 다중 슬레이브 시스템간 데이타 통신 방법
JP2601962B2 (ja) * 1991-11-20 1997-04-23 三菱電機株式会社 バス競合制御装置
JPH08137774A (ja) * 1994-11-08 1996-05-31 Fujitsu Ltd データ独立型コンピュータシステム、そのシステムを構成するプロセッシングマシン、データマシン、及びマンマシンインタフェースマシン
US6320501B1 (en) 1999-05-25 2001-11-20 Pittway Corporation Multiple sensor system for alarm determination with device-to-device communications
US7350002B2 (en) * 2004-12-09 2008-03-25 Agere Systems, Inc. Round-robin bus protocol

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4971843A (ja) * 1972-11-11 1974-07-11
US3978451A (en) * 1975-04-21 1976-08-31 Rca Corporation Controlling communications between computer devices over common bus
GB1536046A (en) * 1976-06-30 1978-12-20 Ibm Data processing system power control
US4085448A (en) * 1976-10-04 1978-04-18 International Business Machines Corporation Data communication bus structure
JPS5463634A (en) * 1977-10-03 1979-05-22 Nec Corp Bus controller
US4387425A (en) * 1980-05-19 1983-06-07 Data General Corporation Masterless and contentionless computer network
EP0043391A1 (en) * 1980-06-30 1982-01-13 International Business Machines Corporation Virtual memory terminal
FR2497373B1 (fr) * 1980-12-30 1986-09-05 Bull Sa Systeme d'alimentation microprogrammable pour systeme de traitement de donnees comportant un panneau de service destine aux operations de maintenance et procedes d'exploitation de ce panneau de service
US4456956A (en) * 1981-08-24 1984-06-26 Data General Corp. Method and apparatus for controlling access of a network transmission bus between a plurality of spaced apart computer stations

Also Published As

Publication number Publication date
DE3586925D1 (de) 1993-02-04
IE57448B1 (en) 1992-09-09
EP0183431A2 (en) 1986-06-04
US4658353A (en) 1987-04-14
CA1246238A (en) 1988-12-06
JPS61131060A (ja) 1986-06-18
EP0183431A3 (en) 1989-02-15
EP0183431B1 (en) 1992-12-23
IE852900L (en) 1986-05-20
DE3586925T2 (de) 1993-04-29

Similar Documents

Publication Publication Date Title
US4106092A (en) Interface system providing interfaces to central processing unit and modular processor-controllers for an input-output subsystem
US4862350A (en) Architecture for a distributive microprocessing system
KR940007903B1 (ko) 다중 클러스터 신호 처리기
EP0348672A2 (en) A data processing system bus architecture
US5644700A (en) Method for operating redundant master I/O controllers
US5410650A (en) Message control system for data communication system
GB1574467A (en) Digital system for transfer of information
JPH0728289B2 (ja) ネットワ−ク制御システム
US20090077275A1 (en) Multiple I/O interfacing system for a storage device and communicating method for the same
US5727151A (en) Message control system specifying message storage buffer for data communication system with general purpose and arbitrary form buffers
US6564340B1 (en) Fault tolerant virtual VMEbus backplane design
US6418479B1 (en) I/O pass through for a distributed computer system
EP0174446B1 (en) distributed multiprocessing system
GB1574470A (en) Intelligent input-output interface control unit for input-output system
JP3538069B2 (ja) ブロードキャスト通信試験方式
JP2834927B2 (ja) 計算機システム
EP1380954B1 (en) Computer system and data processing method
JP3639321B2 (ja) 記憶制御装置
JPS5850410Y2 (ja) 割込み優先順位制御装置
JP2512849B2 (ja) デ―タ通信システムのメッセ―ジ制御方式
WO1996033466A1 (en) Performing input/output operations in a multiprocessor system
JPH05216834A (ja) マルチｃｐｕシステム
JPS58101322A (ja) デ−タ転送制御回路
JPH05134968A (ja) 周辺処理装置
JPH09153006A (ja) データ転送装置