JPS62271033A - デ−タ転送処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔産業上の利用分野〕 本発明は、データ転送処理装置の障害処理手段に関する
。

〔概要〕　　一 本発明は、データ転送う制御するデータ転送制御手段が
マイクロプログラム制御部からの要求信号で処理を開始
し、終了時に応答信号を返送すると、次のデータ転送制
御手段が作動するデータ転送処理装置において、 障害が発生したデータ転送制御手段では、処理が未了で
も強制的に応答信号を返送することにより、 データ転送処理装置全体にシーフェンスの渋滞が発生し
ないようにしたものである。

〔従来の技術〕

従来、複数個のデータ転送制御部に対し要求を行いその
応答同期をとりながらマイクロプログラムシーケンスを
進めてゆ（データ転送処理装置では、マイクロプログラ
ム制御部がデータ転送制御部に要求を行ったときにデー
タ転送制御部が障害になった場合には、マイクロプログ
ラム制御部へ応答が返らなくなっていた。

〔発明が解決しようとする問題点〕

このように従来のデータ転送処理装置では、データ転送
制御部の障害でマイクロプログラム制御部がストールに
なり、しいてはデータ転送処理装置の障害になってシス
テムダウンになる確率が大きかった。

また、近年周辺機器の多様化とともに大型化したシステ
ムでは多チャネル、多デバイスのシステムが要求されて
いるが、チャネル数を増加したことによりデータ転送制
御部のハードウェア量が大きくなり、データ転送処理装
置全体でみても装置全体の多くの部分をしめるようにな
ってきている。

また、データ転送制御部へのアクセス回数も多くなり、
ますますデータ転送制御部の障害がシステムダウンを引
き起こす場合を多くする欠点が顕著である。

本発明はこのような欠点を除去するもので、データ転送
制御部に障害が発生してもシステムダウンを引き起こさ
ないデータ転送処理装置を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、チャネルへのデータ転送を制御する複数のデ
ータ転送制御手段（４１〜４、）と、一つのデータ転送
制御手段に要求信号を発行しこのデータ転送制御手段か
ら返送される応答信号に基づいて他のデータ転送制御手
段に要求信号を発行するマイクロプログラム制御手段（
３）とを備えたデータ転送処理装置において、上記デー
タ転送制御手段は、自手段の障害を検出する障害検出手
段（１１）と、この障害検出手段が障害を検出時に到来
した要求信号については、この信号に応じた処理の実行
が完了状態になる以前に応答信号を発行する強制応答手
段（９，１２，１３）とを備えたことを特徴とする。

〔作用〕

データ転送処理装置は自装置内のデータ転送制御手段を
介してチャネルにデータを転送する。さてこのデータ転
送制御手段に障害が発生すると応答信号が発行されずに
シーフェンスが渋滞するが、本発明では強制的に応答信
号を発行しシーフェンスを進行させる。また、正常時に
は要求信号に基づく処理が終了後に応答信号が返送され
てシーフェンスが進捗する。

〔実施例〕

以下、本発明実施例装置を図面に基づいて説明する。

第１図は本発明の一実施例の構成を示すブロック構成図
である。第２図は実施例装置であるデータ転送処理装置
を含むシステムの構成を示すブロック構成図である。

まず、第２図に基づいてデータ転送処理装置１の構成お
よびシステムとの接続関係を説明する。

データ転送処理装置ｌは、メモリアクセス制御部２と、
マイクロプログラム制御部３と、データ転送制御部４１
〜４．とで構成され、チャネル５、。

〜５１．．およびシステム制御装置６に接続され、主記
憶装置８との間のデータ転送を制御している。

また中央処理装置７はシステム制御装置６に接続され、
データ転送処理装置１間と入出力動作の起動および終了
の制御を行う。

次に、第１図に基づいてデータ転送制御部の構成および
動作を説明する。この説明ではデータ転送制御部４１を
用いることとする。

データ転送制御部４１は、メモリアクセス制御部２とチ
ャネル５　ＩＩ〜５１、間のデータ転送を行うデータ転
送制御回路１４１　と、マイクロプログラム制御部３か
ら要求を受は付けて正常動作時の通常応答信号１７．を
出力する要求受付応答回路１０．と、その出力である強
制応答信号１８．が要求信号１５１によって「１」にセ
ットされ、通常応答信号１７１でｒＯＪにリセットされ
る強制応答回路９．と、データ転送制御部４１での障害
検出を行い、障害発生時に障害検出信号１９．を「１」
にセフ）する障害検出回路１１１　と、アンドゲート１
２Ｉ　と、オアゲート１３１　とから構成される。

マイクロプログラム制御回路３でデータ転送制御部４Ｉ
に対する転送開始および転送終了などの要求が発生する
と、要求信号１５．が「１」にセソチされ、その要求が
要求受付応答回路１０１で受付られ、データ転送制御回
路１４１に指示がなされて必要な処理が実行される。一
方、要求信号１５．は強制応答回路９１からの強制応答
信号１８１をｒｌＪにセットするが、強制応答信号１８
．はアンドゲート１２．で障害検出信号１９．とアンド
されるので、データ転送制御部４．で障害が発生してい
なければ、強制応答回路９．から出力される強制応答信
号１８１　はマイクロプログラム制御部３からの要求の
処理に対して全く影響を与えない。データ転送制御回路
１４＋での処理が終了すると、要求受付応答回路１０．
は通常応答信号１７．をｒｌＪにセットし、この結果と
して応答信号１６１がｒｌＪになり、処理終了がマイク
ロプログラム制御部３へ通知される。この通知によって
、マイクロプログラム制御部３は新たな要求をデータ転
送制御部４．へ送る。さらに、通常応答信号１７．で強
制応答回路９１から出力される強制応答信号１８１が「
０」にリセットされる。

ここで、データ転送制御部４Ｉで障害が発生したときの
動作を説明する。マイクロプログラム制御部３からデー
タ転送制御部４．に対しての要求が送出されると、その
要求が要求受付応答回路１０゜で受付られて処理が行わ
れるわけであるが、データ転送制御部４．で障害が発生
して処理が最後まで行われず、したがって要求受付応答
回路１（Ｌでは通常信号１７．がｒｌＪにセットされな
くなる場合がある。このような場合に、マイクロプログ
ラム制御部３からデータ転送制御部４１へ要求が出され
ると強制応答信号１８．が「１」にセットされており、
かつ、データ転送制御部４．で障害発生が障害検出回路
１１で検出されることにより、障害検出信号１９．が「
１」にセットされる。これにより、アンドゲート１２．
の出力が「１」にセットされ、オアゲート１３１の出力
であるマイクロプログラム制御部３に対する応答信号１
６．がＮｊになり、データ転送制御部４１に対する要求
の同期をとりながらシーケンシャル処理を行っているマ
イクロプログラム制御部３は引き続き他のデータ転送制
御部での処理を実行させることができる。

〔発明の効果〕

本発明は以上説明したように、データ転送制御部内に障
害が検出されたときに強制的に応答を返す手段を有する
ので、データ転送制御部で障害が発生してもマイクロプ
ログラムがストールして装置が全般にわたり障害になる
ことはなく、ユニット障害として処理できる効果がある
。

【図面の簡単な説明】

第１図は本発明実施例装置の構成を示すブロック構成図
。 第２図は本発明実施例装置を含むシテスムの構成を示す
ブロック構成図。 １・・・データ転送処理装置、２・・・メモリアクセス
制御部、３・・・マイクロプログラム制御部、４．〜４
、・・・データ転送制御部、５　Ｉｔ〜５１・・・チャ
ネル、６・・・システム制御装置、７・・・中央処理装
置、８・・・主記憶装置、９．・・・強制応答回路、１
０．・・・要求受付応答回路、１１．・・・障害検出回
路、１２．・・・アンドゲート、１３．・・・オアゲー
ト、１４．・・・データ転送制御回路、１５．・・・要
求信号、１６＋・・・応答信号、１７１・・・通常応答
信号、１８．・・・強制応答信号、１９．・・・障害検
出信号。

Claims (1)

【特許請求の範囲】
1. （１）チャネルへのデータ転送を制御する複数のデータ
   転送制御手段（４＿１〜４＿ｉ）と、 一つのデータ転送制御手段に要求信号を発行しこのデー
   タ転送制御手段から返送される応答信号に基づいて他の
   データ転送制御手段に要求信号を発行するマイクロプロ
   グラム制御手段（３）とを備えたデータ転送処理装置に
   おいて、 上記データ転送制御手段は、 自手段の障害を検出する障害検出手段（１１）と、この
   障害検出手段が障害を検出時に到来した要求信号につい
   ては、この信号に応じた処理の実行が完了状態になる以
   前に応答信号を発行する強制応答手段（９、１２、１３
   ）と を備えたことを特徴とするデータ転送処理装置。