JPH022180B2 - - Google Patents
Info
- Publication number
- JPH022180B2 JPH022180B2 JP59196118A JP19611884A JPH022180B2 JP H022180 B2 JPH022180 B2 JP H022180B2 JP 59196118 A JP59196118 A JP 59196118A JP 19611884 A JP19611884 A JP 19611884A JP H022180 B2 JPH022180 B2 JP H022180B2
- Authority
- JP
- Japan
- Prior art keywords
- abnormality
- microprocessor
- processing
- information
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005856 abnormality Effects 0.000 claims description 34
- 230000010365 information processing Effects 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 230000002159 abnormal effect Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明は、複数の情報処理装置を有する情報処
理システムに関する。
理システムに関する。
従来、高度なデータ処理機能を実現するため
に、それぞれマイクロプロセツサを有する複数の
データ処理装置を用いて情報処理システムが構成
されている。このようなシステムでは、ハードウ
エアの障害、雑音、フアームウエアのバグ等によ
りシステムがダウンしたとき、システムダウンの
原因となつた情報を何も表示しないかまたは表示
部を制御しているマイクロプロセツサを備えたデ
ータ処理装置だけの情報を表示している。
に、それぞれマイクロプロセツサを有する複数の
データ処理装置を用いて情報処理システムが構成
されている。このようなシステムでは、ハードウ
エアの障害、雑音、フアームウエアのバグ等によ
りシステムがダウンしたとき、システムダウンの
原因となつた情報を何も表示しないかまたは表示
部を制御しているマイクロプロセツサを備えたデ
ータ処理装置だけの情報を表示している。
このように、従来のシステムにおいては、シス
テムダウン時に、全てのデータ処理装置の内部状
態を示す状態情報が得られないため、障害原因の
発見が困難であるとともに発見に多くの時間を要
するという欠点がある。
テムダウン時に、全てのデータ処理装置の内部状
態を示す状態情報が得られないため、障害原因の
発見が困難であるとともに発見に多くの時間を要
するという欠点がある。
本発明の目的は上述の欠点を除去したシステム
を提供することにある。
を提供することにある。
本発明のシステムは、複数の情報処理装置から
構成され該複数の情報処理装置の少なくとも１つ
が表示手段を有する情報処理システムにおいて、
前記各情報処理装置は、自装置内の異常を検出す
る検出手段と、外部割込みの発生または該検出手
段による異常の検出に応答して起動される異常処
理プログラムを記憶した記憶手段と、前記異常処
理プログラムを実行する実行手段と、前記異常処
理プログラムを実行する前記実行手段の制御に基
づいて自装置内の内部状態を示す状態情報を収集
し収集した該状態情報を前記表示手段を有する前
記情報処理装置に送信する送信手段とをそれぞれ
備え、前記状態情報を前記表示手段に表示する。
構成され該複数の情報処理装置の少なくとも１つ
が表示手段を有する情報処理システムにおいて、
前記各情報処理装置は、自装置内の異常を検出す
る検出手段と、外部割込みの発生または該検出手
段による異常の検出に応答して起動される異常処
理プログラムを記憶した記憶手段と、前記異常処
理プログラムを実行する実行手段と、前記異常処
理プログラムを実行する前記実行手段の制御に基
づいて自装置内の内部状態を示す状態情報を収集
し収集した該状態情報を前記表示手段を有する前
記情報処理装置に送信する送信手段とをそれぞれ
備え、前記状態情報を前記表示手段に表示する。
次に本発明について図面を参照して詳細に説明
する。
する。
第１図を参照すると、本発明の一実施例は、第
１のデータ処理装置１００と、第２のデータ処理
装置２００とから構成され、第１のデータ処理装
置１００は、マイクロプロセツサ１と、表示制御
部２と、キーボード制御部３と、キーボード４
と、表示部５と、記憶部（以下、メモリと称す）
６と、送信部７と、受信部８とを含み、第２のデ
ータ処理装置２００は、送信部９と、受信部１０
と、マイクロプロセツサ１１と、メモリ１２と、
入出力（Ｉ／Ｏ）制御部１３および１４と、外部
割込み発生機能部１５とを含む。
１のデータ処理装置１００と、第２のデータ処理
装置２００とから構成され、第１のデータ処理装
置１００は、マイクロプロセツサ１と、表示制御
部２と、キーボード制御部３と、キーボード４
と、表示部５と、記憶部（以下、メモリと称す）
６と、送信部７と、受信部８とを含み、第２のデ
ータ処理装置２００は、送信部９と、受信部１０
と、マイクロプロセツサ１１と、メモリ１２と、
入出力（Ｉ／Ｏ）制御部１３および１４と、外部
割込み発生機能部１５とを含む。
マイクロプロセツサ１は、表示制御部２を介し
て表示部５を、また、キーボード制御部３を介し
てキーボード４を制御しており、さらに、送信部
７および受信部８を介してマイクロプロセツサ１
１とデータの送受信を行う。メモリ６にはマイク
ロプロセツサ１のためのシステムプログラムとア
プリケーシヨンプログラムとが格納され、システ
ムプログラムは、自装置内の異常を検出するプロ
グラムロジツクとこの異常検出に応答して起動さ
れる異常処理プログラムとを含む。
て表示部５を、また、キーボード制御部３を介し
てキーボード４を制御しており、さらに、送信部
７および受信部８を介してマイクロプロセツサ１
１とデータの送受信を行う。メモリ６にはマイク
ロプロセツサ１のためのシステムプログラムとア
プリケーシヨンプログラムとが格納され、システ
ムプログラムは、自装置内の異常を検出するプロ
グラムロジツクとこの異常検出に応答して起動さ
れる異常処理プログラムとを含む。
また、マイクロプロセツサ１１は、送信部９、
受信部１０を介してマイクロプロセツサ１とデー
タの送受信を行なう。Ｉ／Ｏ制御部１３および１
４は、マイクロプロセツサ１１により制御される
各種のＩ／Ｏの制御部である。メモリ１２にはマ
イクロプロセツサ１１のためのシステムプログラ
ムが格納され、システムプログラムは自装置内の
異常を検出するプログラムロジツクとこの異常検
出に応答して起動される異常処理プログラムとを
含む。
受信部１０を介してマイクロプロセツサ１とデー
タの送受信を行なう。Ｉ／Ｏ制御部１３および１
４は、マイクロプロセツサ１１により制御される
各種のＩ／Ｏの制御部である。メモリ１２にはマ
イクロプロセツサ１１のためのシステムプログラ
ムが格納され、システムプログラムは自装置内の
異常を検出するプログラムロジツクとこの異常検
出に応答して起動される異常処理プログラムとを
含む。
通常のシステム動作時は、マイクロプロセツサ
１およびマイクロプロセツサ１１は共に以下に示
すような処理を行なう。すなわち、各プロセツサ
は、自プロセツサ内の内部処理を独立に行ない、
内部処理の結果、相手のプロセツサに処理を依頼
する必要が生じたとき、送信部を介して相手のプ
ロセツサにデータを転送するとともに、相手のプ
ロセツサにソフトウエア割込みをかける。割込み
をかけられた相手のプロセツサは、受信したデー
タに基づいて処理を実行し、処理完了後、結果を
処理要求元プロセツサに通知し、元の処理に戻
る。
１およびマイクロプロセツサ１１は共に以下に示
すような処理を行なう。すなわち、各プロセツサ
は、自プロセツサ内の内部処理を独立に行ない、
内部処理の結果、相手のプロセツサに処理を依頼
する必要が生じたとき、送信部を介して相手のプ
ロセツサにデータを転送するとともに、相手のプ
ロセツサにソフトウエア割込みをかける。割込み
をかけられた相手のプロセツサは、受信したデー
タに基づいて処理を実行し、処理完了後、結果を
処理要求元プロセツサに通知し、元の処理に戻
る。
第２図はマイクロプロセツサ１がマイクロプロ
セツサ１１に処理を依頼したときの例を示すフロ
チヤートである。
セツサ１１に処理を依頼したときの例を示すフロ
チヤートである。
このようにしてシステム全体の処理が実行され
る。
る。
各プロセツサのフアームウエアには異常を判断
し異常処理へ処理を分岐するプログラムロジツク
が必要箇所にうめこまれている。フアームウエア
で異常を検出したときは、このプログラムロジツ
クにより異常処理プログラムへ処理が渡される。
し異常処理へ処理を分岐するプログラムロジツク
が必要箇所にうめこまれている。フアームウエア
で異常を検出したときは、このプログラムロジツ
クにより異常処理プログラムへ処理が渡される。
マイクロプロセツサ１１側で異常が検出された
場合を例にとつて以下で動作を説明する。
場合を例にとつて以下で動作を説明する。
異常検出に応答して、異常処理プログラムに基
づいて次のような処理が順次実行される。
づいて次のような処理が順次実行される。
ステツプ１：の処理で異常と判断したメモリ１
２内の記憶領域のデータをメモリ１２内の作業用
記憶領域に移す。
２内の記憶領域のデータをメモリ１２内の作業用
記憶領域に移す。
ステツプ２：送信部９を介して作業用記憶領域
のデータに異常終了要求を示す識別情報を付加し
て、マイクロプロセツサ１側に送信する。
のデータに異常終了要求を示す識別情報を付加し
て、マイクロプロセツサ１側に送信する。
ステツプ３：受信部１０を介してマイクロプロ
セツサ１から異常終了要求受付け完了を通知され
ると全処理を終了する。
セツサ１から異常終了要求受付け完了を通知され
ると全処理を終了する。
このとき、マイクロプロセツサ１側の動作は以
下のようになる。
下のようになる。
ステツプ１：受信部８は、受信データをチエツ
クし、その識別情報が異常終了要求を示している
か否かの判断を行う。
クし、その識別情報が異常終了要求を示している
か否かの判断を行う。
ステツプ２：異常終了要求を示していれば、メ
モリ６に記憶された異常処理プログラムを起動す
る。そうでなければ通常の処理が実行される。
モリ６に記憶された異常処理プログラムを起動す
る。そうでなければ通常の処理が実行される。
ステツプ３：起動されたマイクロプロセツサ１
側の異常処理プログラムは次の順序で処理を行
う。
側の異常処理プログラムは次の順序で処理を行
う。
ステツプ３−１：マイクロプロセツサ１の実行
中の処理を中断し、このときのマイクロプロセツ
サ１内の全レジスタの内容とそのときの処理に使
用していたメモリ６内の記憶領域の内容とを表示
制御部２を介して表示部５に表示する。この時点
で操作者は異常が発生したことを認知できる。
中の処理を中断し、このときのマイクロプロセツ
サ１内の全レジスタの内容とそのときの処理に使
用していたメモリ６内の記憶領域の内容とを表示
制御部２を介して表示部５に表示する。この時点
で操作者は異常が発生したことを認知できる。
ステツプ３−２：受信部８で受信したデータを
表示用に編集してメモリ６内の作業用記憶領域に
格納する。
表示用に編集してメモリ６内の作業用記憶領域に
格納する。
ステツプ３−３：送信部７を介してマイクロプ
ロセツサ１１に異常終了要求受付け完了を通知す
る。
ロセツサ１１に異常終了要求受付け完了を通知す
る。
ステツプ３−４：キーボード４からの入力を待
つ。
つ。
ステツプ３−５：画面切り換えコマンドがキー
ボード４から入力されると作業用記憶領域の内容
を表示制御部２を介して表示部５に表示する。す
なわち、マイクロプロセツサ１１側のデータが表
示される。
ボード４から入力されると作業用記憶領域の内容
を表示制御部２を介して表示部５に表示する。す
なわち、マイクロプロセツサ１１側のデータが表
示される。
ステツプ３−６：ステツプ３−４に戻る。
結果、キーボード４からのコマンド入力により
表示部にマイクロプロセツサ１側のデータとマイ
クロプロセツサ１１側のデータとが交互に表示さ
れる。
表示部にマイクロプロセツサ１側のデータとマイ
クロプロセツサ１１側のデータとが交互に表示さ
れる。
第３図に以上の動作の概要フローを示す。
以上の例は各マイクロプロセツサの異常を判断
するプログラムロジツクにより異常が検出できた
場合である。このプログラムロジツクで異常を検
出できずに、システムが無応答状態になつたとき
のデータ採取の手段として、強制外部割込み発生
機能部１５が設けてある。強制外部割込み発生機
能部１５により、マイクロプロセツサ１１に割込
みがかけられると、異常処理プログラムが直接起
動される。異常処理プログラムが起動されたあと
の動作は上述の場合と同様である。
するプログラムロジツクにより異常が検出できた
場合である。このプログラムロジツクで異常を検
出できずに、システムが無応答状態になつたとき
のデータ採取の手段として、強制外部割込み発生
機能部１５が設けてある。強制外部割込み発生機
能部１５により、マイクロプロセツサ１１に割込
みがかけられると、異常処理プログラムが直接起
動される。異常処理プログラムが起動されたあと
の動作は上述の場合と同様である。
以上の説明は、マイクロプロセツサ１１側に障
害が発生したときを例にして行つたが、マイクロ
プロセツサ１側に異常が発生した時は従来と同様
である。
害が発生したときを例にして行つたが、マイクロ
プロセツサ１側に異常が発生した時は従来と同様
である。
また、３個以上のマイクロプロセツサで構成さ
れる場合もキーボードと表示部とを制御している
マイクロプロセツサに対して他のマイクロプロセ
ツサが異常の発生を通知するようにすれば２個の
マイクロプロセツサで構成された場合と同様の処
理となる。
れる場合もキーボードと表示部とを制御している
マイクロプロセツサに対して他のマイクロプロセ
ツサが異常の発生を通知するようにすれば２個の
マイクロプロセツサで構成された場合と同様の処
理となる。
以上、本発明には、システムに異常が発生した
ときに、表示手段を持たないマイクロプロセツサ
側の内部状態情報を表示できるため異常の発生原
因の調査が容易になるという効果がある。また、
表示手段を持つマイクロプロセツサ側の内部情報
と表示手段を持たないマイクロプロセツサ側の内
部情報を交互にくり返し表示可能とすることによ
り、復旧時の作業が容易となり、システムの早期
復旧を図ることができる効果がある。
ときに、表示手段を持たないマイクロプロセツサ
側の内部状態情報を表示できるため異常の発生原
因の調査が容易になるという効果がある。また、
表示手段を持つマイクロプロセツサ側の内部情報
と表示手段を持たないマイクロプロセツサ側の内
部情報を交互にくり返し表示可能とすることによ
り、復旧時の作業が容易となり、システムの早期
復旧を図ることができる効果がある。
また、特別の障害解析用機器をシステムに接続
しなくとも必要最低限のデータをその場で採取で
きるため、分散した場所で不定期的に発生するよ
うな障害に対して有効である。
しなくとも必要最低限のデータをその場で採取で
きるため、分散した場所で不定期的に発生するよ
うな障害に対して有効である。
第１図は、本発明の一実施例を示すブロツク
図、第２図は、通常のシステム動作を示す流れ図
および第３図は、異常発生時の各マイクロプロセ
ツサの動作を示す流れ図である。 図において、１……マイクロプロセツサ、２…
…表示制御部、３……キーボード制御部、４……
キーボード、５……表示部、６……メモリ、７…
…送信部、８……受信部、９……送信部、１０…
…受信部、１１……マイクロプロセツサ、１２…
…メモリ、１３……Ｉ／Ｏ制御部、１４……Ｉ／
Ｏ制御部、１５……強制外部割込み発生機能部。
図、第２図は、通常のシステム動作を示す流れ図
および第３図は、異常発生時の各マイクロプロセ
ツサの動作を示す流れ図である。 図において、１……マイクロプロセツサ、２…
…表示制御部、３……キーボード制御部、４……
キーボード、５……表示部、６……メモリ、７…
…送信部、８……受信部、９……送信部、１０…
…受信部、１１……マイクロプロセツサ、１２…
…メモリ、１３……Ｉ／Ｏ制御部、１４……Ｉ／
Ｏ制御部、１５……強制外部割込み発生機能部。
Claims (1)
- １ 複数の情報処理装置から構成され該複数の情
報処理装置の１つが表示手段を有する情報処理シ
ステムにおいて、前記各情報処理装置は、自装置
内の異常を検出する検出手段と、外部割込みの発
生または該検出手段による異常の検出に応答して
起動される異常処理プログラムを記憶した記憶手
段と、前記異常処理プログラムを実行する実行手
段と、前記異常処理プログラムを実行する前記実
行手段の制御に基づいて自装置内の内部状態を示
す状態情報を収集し収集した該状態情報を前記表
示手段を有する前記情報処理装置に送信する送信
手段とをそれぞれ備え、前記表示手段を有する前
記情報処理装置では前記状態情報を受信すると、
実行中の処理を中断する手段と、その時点での自
己状態情報と受信した前記状態情報とを交互に前
記表示手段に表示する手段を有することを特徴と
する情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19611884A JPS6175463A (ja) | 1984-09-19 | 1984-09-19 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19611884A JPS6175463A (ja) | 1984-09-19 | 1984-09-19 | 情報処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6175463A JPS6175463A (ja) | 1986-04-17 |
| JPH022180B2 true JPH022180B2 (ja) | 1990-01-17 |
Family
ID=16352537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19611884A Granted JPS6175463A (ja) | 1984-09-19 | 1984-09-19 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6175463A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5553806A (en) | 1994-05-19 | 1996-09-10 | Beloit Technologies, Inc. | Support or pressure roll for a paper roll winder |
| US6213652B1 (en) | 1995-04-18 | 2001-04-10 | Fuji Xerox Co., Ltd. | Job scheduling system for print processing |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5054261A (ja) * | 1973-09-10 | 1975-05-13 | ||
| JPS5178153A (ja) * | 1974-12-27 | 1976-07-07 | Fujitsu Ltd | |
| JPS57191757A (en) * | 1981-05-21 | 1982-11-25 | Nec Corp | Trouble reporting system for multiprocessor system |
-
1984
- 1984-09-19 JP JP19611884A patent/JPS6175463A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5054261A (ja) * | 1973-09-10 | 1975-05-13 | ||
| JPS5178153A (ja) * | 1974-12-27 | 1976-07-07 | Fujitsu Ltd | |
| JPS57191757A (en) * | 1981-05-21 | 1982-11-25 | Nec Corp | Trouble reporting system for multiprocessor system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6175463A (ja) | 1986-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367697A (en) | Means for providing a graceful power shut-down capability in a multiprocessor system having certain processors not inherently having a power shut-down capability | |
| JPH01293450A (ja) | 障害装置特定システム | |
| US5140593A (en) | Method of checking test program in duplex processing apparatus | |
| US5339450A (en) | Computer system including a terminal operable as a service processor and a work station | |
| JPH022180B2 (ja) | ||
| JPS6146543A (ja) | 転送装置の障害処理方式 | |
| JP2937857B2 (ja) | 共通記憶装置のロックフラグ解除方式および方法 | |
| JPS6112580B2 (ja) | ||
| US6480466B1 (en) | Terminal switching apparatus and method | |
| JPS62286131A (ja) | 情報処理装置の自動自己診断方式 | |
| JPH01166161A (ja) | マルチプロセッサシステムの相互監視方式 | |
| KR970007275B1 (ko) | 파이프라인 방식 연결망에서의 연결망 응답장치(respondent in pipelined bus system) | |
| JPS6155748A (ja) | 電子計算機システム | |
| JP3316739B2 (ja) | 装置間インタフェース制御方式 | |
| JP2778691B2 (ja) | バス監視回路 | |
| KR100257162B1 (ko) | 이중화 시스템에서 상대 시스템의 감시방법 및 장치 | |
| JPS62105243A (ja) | システム障害の復旧装置 | |
| JPS6042496B2 (ja) | パリテイエラ−処理方式 | |
| JPS61224048A (ja) | エラ−表示制御方式 | |
| JPH01312658A (ja) | 計算機システム | |
| JPH076103A (ja) | 入出力チャネルの障害処理システム | |
| JPS61135293A (ja) | 遠方監視制御システム | |
| JPH01261742A (ja) | システム管理装置のエラー処理方法 | |
| JPH0789327B2 (ja) | 情報処理システム | |
| JPH07225697A (ja) | 障害情報処理装置 |