JPH02245940A - 伝送装置の切換え制御方式 - Google Patents
伝送装置の切換え制御方式Info
- Publication number
- JPH02245940A JPH02245940A JP6866889A JP6866889A JPH02245940A JP H02245940 A JPH02245940 A JP H02245940A JP 6866889 A JP6866889 A JP 6866889A JP 6866889 A JP6866889 A JP 6866889A JP H02245940 A JPH02245940 A JP H02245940A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- common bus
- processing
- channel
- management unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 20
- 238000012545 processing Methods 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 12
- 230000004044 response Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 9
- 239000013256 coordination polymer Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概要]
例えば多市化伝送装置笠のような、人望データ処理用プ
ロセッサ搭載形の処理ユニットと障害時高速処理用プロ
セッサ搭載の管理ユニット等を含むマルチプロセッサ構
成の伝送装置における障害簀に対する切換え制御方式に
関し。
ロセッサ搭載形の処理ユニットと障害時高速処理用プロ
セッサ搭載の管理ユニット等を含むマルチプロセッサ構
成の伝送装置における障害簀に対する切換え制御方式に
関し。
障害発生時等における管理ユニットへの切換えを高速に
、かつ小規模なハードウェアで実現することを【]的と
し。
、かつ小規模なハードウェアで実現することを【]的と
し。
管理ユ′ニットと処理ユニット間には障害発生時−のホ
ールド情報伝送用の信号線が張られ、チャネルユニット
に障害が発生した時には、管理ユニットは信号線を介し
て処理ユニットにホールド指令を送出し、このホールド
指令に応答して処理ユニットは共通バスに対するアクセ
スを停止し、管理ユニ・リドはその後に共通バスを介し
て障害チャネルユニットとデータ伝送して切換え処理を
行うように構成される。
ールド情報伝送用の信号線が張られ、チャネルユニット
に障害が発生した時には、管理ユニットは信号線を介し
て処理ユニットにホールド指令を送出し、このホールド
指令に応答して処理ユニットは共通バスに対するアクセ
スを停止し、管理ユニ・リドはその後に共通バスを介し
て障害チャネルユニットとデータ伝送して切換え処理を
行うように構成される。
[産業上の利用分野]
本発明は9例えば多重化伝送装置等の伝送装置における
障害等に対する切換え制御方式に関する。
障害等に対する切換え制御方式に関する。
伝送装置は、システムの小型化、高品質化および保守性
の同士等のため1本来の信号変換5多小化等の機能の他
に、警・服服告、状態表示2品質管理、障害救済等の神
々の機能が必要とされており、これらの処理をマイクロ
プロセッサに委ねているが、扱うデータ!dの増大、処
理の複雑化、高速化に伴い、+11−・のマイクロプロ
セッサでは処理しきれず、したがって複数のマイクロプ
ロセッサでシステムを構成して各機能を実現する必要が
ある。
の同士等のため1本来の信号変換5多小化等の機能の他
に、警・服服告、状態表示2品質管理、障害救済等の神
々の機能が必要とされており、これらの処理をマイクロ
プロセッサに委ねているが、扱うデータ!dの増大、処
理の複雑化、高速化に伴い、+11−・のマイクロプロ
セッサでは処理しきれず、したがって複数のマイクロプ
ロセッサでシステムを構成して各機能を実現する必要が
ある。
このため、マイクロプロセッサを人【11のデータ処理
を行なうに適したものと、障害等の発生に対処するのに
適した高速処理型のものとに分けており1通常時は人購
データ処理型マイクロプロセッサで処理を行ない、障害
時等には高速処理型マイクロプロセッサに切り換えて障
害救済処理を行なっている9この切り換えは、サービス
の低トを招かないように高速に行なわれることが必要と
されている。
を行なうに適したものと、障害等の発生に対処するのに
適した高速処理型のものとに分けており1通常時は人購
データ処理型マイクロプロセッサで処理を行ない、障害
時等には高速処理型マイクロプロセッサに切り換えて障
害救済処理を行なっている9この切り換えは、サービス
の低トを招かないように高速に行なわれることが必要と
されている。
[従来の技術]
従来の伝送装置は、監視制御部が複数のマイクロブロセ
・ンサで構成される場合、マルチパス方式を採用して、
何れのマイクロプロセッサからも共通バスを介して共通
の資源すなわちメモリあるいはI10装置等に自由にア
クセスできるようにしている。
・ンサで構成される場合、マルチパス方式を採用して、
何れのマイクロプロセッサからも共通バスを介して共通
の資源すなわちメモリあるいはI10装置等に自由にア
クセスできるようにしている。
この場合、複数のマイクロプロセッサが1勝手に共通バ
スにアクセスすると、バスの競合が9!、生するので、
それを防ぐために、共通バスの使用権を調停する調停回
路(バスアービタ)が設けられている。
スにアクセスすると、バスの競合が9!、生するので、
それを防ぐために、共通バスの使用権を調停する調停回
路(バスアービタ)が設けられている。
[発明が解決しようとする課題]
例えば、チャネルユニット等の障害発生時に障害チャネ
ルユニットをF備のチャネルユニットに切り換えようと
する場合、それまで通常の処理を行なっていた犬ii1
データ処理型マイクロプロセッサから障害処理用の高速
処理型マイクロプロセッサに、共通バスに対する使用権
を渡し、この高速処理型マイクロプロセッサの制御下に
障害チャネルユニットの切換え処理を行なう必要がある
。
ルユニットをF備のチャネルユニットに切り換えようと
する場合、それまで通常の処理を行なっていた犬ii1
データ処理型マイクロプロセッサから障害処理用の高速
処理型マイクロプロセッサに、共通バスに対する使用権
を渡し、この高速処理型マイクロプロセッサの制御下に
障害チャネルユニットの切換え処理を行なう必要がある
。
この場合1人)dデータ処理型マイクロプロセッサから
高速処理Ivノマイクロプロセッサへの切換えには、調
停回路によるバス使用権の移竹が必要となるが、特に障
害発生時の切換えに伴う信号断や劣化による肢害を最小
限にするため、切換えの実行時間は極力ハノくシなけれ
ばならず、したがって処理を極めて高速に行なうことが
必要とされており、このためには調停回路が調停に要す
る時間さえも!11(視できないものとなる。
高速処理Ivノマイクロプロセッサへの切換えには、調
停回路によるバス使用権の移竹が必要となるが、特に障
害発生時の切換えに伴う信号断や劣化による肢害を最小
限にするため、切換えの実行時間は極力ハノくシなけれ
ばならず、したがって処理を極めて高速に行なうことが
必要とされており、このためには調停回路が調停に要す
る時間さえも!11(視できないものとなる。
したがって本発明の1−1的は、?inプロセッサ構成
からなる伝送装置において、障害発生時等におけるプロ
セッサ搭載ユニットの切換えを高速に。
からなる伝送装置において、障害発生時等におけるプロ
セッサ搭載ユニットの切換えを高速に。
かつ小規模なハードウェアで実現することにある。
[課題を解決するだめのt段1
第1図は本発明に係る13;j理説明図である。
本発明に係る切換え制御方式は、複数のチャネルユニッ
ト41(1)〜41(n)と、これらチャネルユニット
41 (1) 〜4j (n)と」(通バス42を
介してデータ伝送を11:なって通常時のデータ処理を
行うブロモ・リサ搭載形の処理ユニット43と、チャネ
ルユニットの障害時に共通バス42を介してデータ伝送
を行なって障害チャネルユニット41(k)の切換え処
理を行なうプロセッサ搭載形の管理ユニット44とを備
え、管理ユニット44と処理ユニット4;3間には障害
発生時のホールド情報伝送用の信号線45が張られ。
ト41(1)〜41(n)と、これらチャネルユニット
41 (1) 〜4j (n)と」(通バス42を
介してデータ伝送を11:なって通常時のデータ処理を
行うブロモ・リサ搭載形の処理ユニット43と、チャネ
ルユニットの障害時に共通バス42を介してデータ伝送
を行なって障害チャネルユニット41(k)の切換え処
理を行なうプロセッサ搭載形の管理ユニット44とを備
え、管理ユニット44と処理ユニット4;3間には障害
発生時のホールド情報伝送用の信号線45が張られ。
チャネルユニットに障害が発生した時には、管理ユニッ
ト44は信号線45を介して処理ユニット43にホール
ド指令を送出し、このホールド指令に応答して処理ユニ
ット43は、共通バス42に対するアクセスを停止トシ
、管理ユニット44はその後に共通バス42を介して障
害チャネルユニット41(k)とデータ伝送して切換え
処理を行なうように構成される。
ト44は信号線45を介して処理ユニット43にホール
ド指令を送出し、このホールド指令に応答して処理ユニ
ット43は、共通バス42に対するアクセスを停止トシ
、管理ユニット44はその後に共通バス42を介して障
害チャネルユニット41(k)とデータ伝送して切換え
処理を行なうように構成される。
[作用]
チャネルユニットの障害発生時、管理ユニット44はこ
れを検知すると、管理ユニット44は信号線45を介し
て処理ユニット43にホールド情・服を送る。これに応
じ処理ユニット43は共通バス42に対するアクセスを
M thLでバス使用権を管理ユニット44に譲渡する
。これにより管理ユニット44は共通バス42を使用し
て障害チャネルユニットを予備系に切換える処理を行な
う。このように処理ユニット43から管理ユニット44
へのバス使用権譲渡は調停回路を介在させないで行なう
ので、その調停時間分、切換え動作が高速化される。
れを検知すると、管理ユニット44は信号線45を介し
て処理ユニット43にホールド情・服を送る。これに応
じ処理ユニット43は共通バス42に対するアクセスを
M thLでバス使用権を管理ユニット44に譲渡する
。これにより管理ユニット44は共通バス42を使用し
て障害チャネルユニットを予備系に切換える処理を行な
う。このように処理ユニット43から管理ユニット44
へのバス使用権譲渡は調停回路を介在させないで行なう
ので、その調停時間分、切換え動作が高速化される。
[実施例1
以下1図面を参照して本発明の詳細な説明する。
第1図には本発明の一実施例としての切換え制御方式に
よる伝送装置のブロック構成が示される1、第1図中、
l (+)〜I (n)はそれぞれ伝送路から
の信号に対して信は変換あるいは多1(7化専の処理を
行なうチャネルユニットであり、lSj、数個存在する
。2はチャネルユニットl (1)〜1(n)から、ア
ラーム、ステータス0品質情報等を収集してデータ処理
を行なうマイクロプロセッサを搭載したM I) LJ
ユニット、3はチャネルユニットI (+)〜I
(n)の何れかに障害が起きた時に高速で切換え処理を
行なうマイクロプロセッサを搭1成している管理ユニッ
ト、4はこれらのヂャネルユニ・・ノド1 (1)〜1
(n) 、 MPtlユニット2.および管理ユニ
ット:3の相t1間でブタ収集、データ変換するための
経路となる共通バスである。
よる伝送装置のブロック構成が示される1、第1図中、
l (+)〜I (n)はそれぞれ伝送路から
の信号に対して信は変換あるいは多1(7化専の処理を
行なうチャネルユニットであり、lSj、数個存在する
。2はチャネルユニットl (1)〜1(n)から、ア
ラーム、ステータス0品質情報等を収集してデータ処理
を行なうマイクロプロセッサを搭載したM I) LJ
ユニット、3はチャネルユニットI (+)〜I
(n)の何れかに障害が起きた時に高速で切換え処理を
行なうマイクロプロセッサを搭1成している管理ユニッ
ト、4はこれらのヂャネルユニ・・ノド1 (1)〜1
(n) 、 MPtlユニット2.および管理ユニ
ット:3の相t1間でブタ収集、データ変換するための
経路となる共通バスである。
ここでチャネルユニットI (1)〜1 (n)のうち
、1個または数個はp備チャネルユニットとして設けら
れており、現JT1のチャネルユニットに障害が起きた
時に、管理ユニット3の命令によりその障害発生チャネ
ルユニットに代えて現用チャネルユニットとして機能す
るものとする。そして各チャネルユニットl (1)〜
l (n)はそれぞれ専用の信号1i15(1)〜5
(n)を介して管理ユニット3に接続されており、チャ
ネルユニット1 (1)〜I (n)に障害が発生し
た時には、この信号線5(1)〜5(n)を介して割込
み要求イ言号I RQ (1) 〜l RQ (n)が
管1甲ユニ・リド3に送られるようになっている。
、1個または数個はp備チャネルユニットとして設けら
れており、現JT1のチャネルユニットに障害が起きた
時に、管理ユニット3の命令によりその障害発生チャネ
ルユニットに代えて現用チャネルユニットとして機能す
るものとする。そして各チャネルユニットl (1)〜
l (n)はそれぞれ専用の信号1i15(1)〜5
(n)を介して管理ユニット3に接続されており、チャ
ネルユニット1 (1)〜I (n)に障害が発生し
た時には、この信号線5(1)〜5(n)を介して割込
み要求イ言号I RQ (1) 〜l RQ (n)が
管1甲ユニ・リド3に送られるようになっている。
さらにM PLJユニッ1−2と管理ユニット:3の間
には2本の信り線6と7が張られており、信シー(線6
を介しては管理ユニット3からM P IJユニット2
にホールド要求信りII L l)が、また信号線7を
介してはM I)tJユニット2から管理ユニット3ヘ
ホールドアクルッジ(、i t; II LΔがそれぞ
れ伝送されるようになっている。
には2本の信り線6と7が張られており、信シー(線6
を介しては管理ユニット3からM P IJユニット2
にホールド要求信りII L l)が、また信号線7を
介してはM I)tJユニット2から管理ユニット3ヘ
ホールドアクルッジ(、i t; II LΔがそれぞ
れ伝送されるようになっている。
管理ユニットコ3の+iff細なブロック構成が第:3
図に示される。この管理ユニット;3はCPU 30
。
図に示される。この管理ユニット;3はCPU 30
。
1?0M31.R△M321人出力バッファ;33゜レ
ジスタ;34〜36.プログラマブル割込み制御回路:
S7等を含み構成されており、これらのδ要素間で内部
バス38を介してデータ伝送を行うようになっている。
ジスタ;34〜36.プログラマブル割込み制御回路:
S7等を含み構成されており、これらのδ要素間で内部
バス38を介してデータ伝送を行うようになっている。
ここで1人出力バッファ:33は、共通バス4に対して
のデータの人出力を行うためのバッファ回路であり、レ
ジスタ34からハイインピーダンス命令信号1−I Z
を受けると共通バス4に対してフローディング状態とな
るより構成されている。
のデータの人出力を行うためのバッファ回路であり、レ
ジスタ34からハイインピーダンス命令信号1−I Z
を受けると共通バス4に対してフローディング状態とな
るより構成されている。
レジスタ34はCP jJ 30からのハイインピーダ
ンス命令117.を保持して人出力バッファ33に送る
回路、レジスタ35はC1″IJ 30からのホールド
命令HLDを保持して伝り線6を介してMPUユニット
2に送る回路、レジスタ36はM り [Jユニット2
から信号線7を介して受信したホールドアクルレッジ信
号HL Aを保持してc p U :30に伝える回路
である。さらに割込み制御回路:37は各チャネルユニ
ット1 (1)〜l (n)からの割込み要求信号IR
Q (1) 〜IRQ (n)を受信してCP tJ
30に伝えるとともに、その割込み要求を発したチャネ
ルユニ・リドに割込み要求アクルッジ信号1 )’?
Aを返送する回路である。
ンス命令117.を保持して人出力バッファ33に送る
回路、レジスタ35はC1″IJ 30からのホールド
命令HLDを保持して伝り線6を介してMPUユニット
2に送る回路、レジスタ36はM り [Jユニット2
から信号線7を介して受信したホールドアクルレッジ信
号HL Aを保持してc p U :30に伝える回路
である。さらに割込み制御回路:37は各チャネルユニ
ット1 (1)〜l (n)からの割込み要求信号IR
Q (1) 〜IRQ (n)を受信してCP tJ
30に伝えるとともに、その割込み要求を発したチャネ
ルユニ・リドに割込み要求アクルッジ信号1 )’?
Aを返送する回路である。
M 1)LJユニット2の詳細なブロック構成が第4図
に示される。このM l” Uユニット2は、 CI)
IJ20、l?OM2 +、RAM22.人出力バッ
ファ23、レジスタ24.内部バス25を含み構成され
る。ここで入出力バッフ723とレジスタ24は前述の
人出力バッファ33とレジスタコ34と同様のものであ
る。また信号線6と7はCI) [J 20に直接に収
容されている。
に示される。このM l” Uユニット2は、 CI)
IJ20、l?OM2 +、RAM22.人出力バッ
ファ23、レジスタ24.内部バス25を含み構成され
る。ここで入出力バッフ723とレジスタ24は前述の
人出力バッファ33とレジスタコ34と同様のものであ
る。また信号線6と7はCI) [J 20に直接に収
容されている。
以ト、実施例装置の動作が第5図を参照しつつ説明され
る。ここで第5図は共通バス4の使用権の譲渡、獲得の
様rを示すシーケンス図であり。
る。ここで第5図は共通バス4の使用権の譲渡、獲得の
様rを示すシーケンス図であり。
図中の斜線部分は共通バスを獲得していることを表t)
シている。
シている。
チャネルユニット1 (1)〜I (n)に障害がな
い通常時には、MP[Jユニット2は共通バス4を通じ
てチャネルユニット1 (1)〜1 (n)からアラー
ム、ステータス、および品質情報笠を周期的に収集し、
内部でデータ加重を行い2外部への出力を竹う。この外
部出力としては1.ト;1)制御1局アラーム送出、集
中監視装置との通イ3等がある。そしてこの通常動作時
には、管理ユニット:3は共通バス4に対してアクセス
することはない。
い通常時には、MP[Jユニット2は共通バス4を通じ
てチャネルユニット1 (1)〜1 (n)からアラー
ム、ステータス、および品質情報笠を周期的に収集し、
内部でデータ加重を行い2外部への出力を竹う。この外
部出力としては1.ト;1)制御1局アラーム送出、集
中監視装置との通イ3等がある。そしてこの通常動作時
には、管理ユニット:3は共通バス4に対してアクセス
することはない。
いまチャネルユニット1 (1)〜1 (n)の回れか
に、切換えが必要な小太アラームが発生したものとする
。すると、そのアラームが発生したチャネルユニット1
(k)から管理ユニット;3に対して信号線5(k)
を介して−111込み要求信号I RQ (k)が送出
される。
に、切換えが必要な小太アラームが発生したものとする
。すると、そのアラームが発生したチャネルユニット1
(k)から管理ユニット;3に対して信号線5(k)
を介して−111込み要求信号I RQ (k)が送出
される。
管理ユニット3のCI) tJ 30は、この割込み要
求I RQ (k)を割込み制御回路37を介して受け
、それに応じてレジスタ35から信号線6を介してM
P tJユニ・リド2のc [)LJ 2 oに対して
ホールド要求化S−T II 1. r)を送出する。
求I RQ (k)を割込み制御回路37を介して受け
、それに応じてレジスタ35から信号線6を介してM
P tJユニ・リド2のc [)LJ 2 oに対して
ホールド要求化S−T II 1. r)を送出する。
M P Uユニット2のCI)U 20はホールド要求
信号11 L、 Dを受信したならばレジスタ24を介
して入出力バッファ23にハイインピーダンス命令1−
I Zを出力し、それによりM I) LJユニット2
が共通バス4に対してフローティング状態をとるように
する。 これと同時に、管理ユニット:3(1) CP
【J30に対してイ言号線7を介してホールドアクルレ
ッジ信号Hi Aを返送する。この一連の動作は調停回
路を介在させないCl−) tJ自身のハードウェアに
依るものであるため、数10〜数100 n sの短時
間で実行することができる。
信号11 L、 Dを受信したならばレジスタ24を介
して入出力バッファ23にハイインピーダンス命令1−
I Zを出力し、それによりM I) LJユニット2
が共通バス4に対してフローティング状態をとるように
する。 これと同時に、管理ユニット:3(1) CP
【J30に対してイ言号線7を介してホールドアクルレ
ッジ信号Hi Aを返送する。この一連の動作は調停回
路を介在させないCl−) tJ自身のハードウェアに
依るものであるため、数10〜数100 n sの短時
間で実行することができる。
管理ユニット3は、ホールドアクルレッジ信号H1,、
Aが返送された後、開放された共通バス4を通じてチャ
ネルユニット1 (k)から詳細アラーム情報を収集し
、チャネルユニット切換えのためのイ憂先順位等の判断
をし、チャネルユニット1(k)に対して切換え制御命
令を送出する。
Aが返送された後、開放された共通バス4を通じてチャ
ネルユニット1 (k)から詳細アラーム情報を収集し
、チャネルユニット切換えのためのイ憂先順位等の判断
をし、チャネルユニット1(k)に対して切換え制御命
令を送出する。
これら一連の切換え処理が完r後は、管理ユニット;3
はレジスタ37のホールド要求II I I)をリセッ
トして、 M P 1.Jユニット2に送り続けていた
ホールド要求化りをインアクデイプに戻す。これにより
M P Uユニット2はホールドアクルッジ信号HLΔ
をインアクティブに仄し9人出力へツファ23へのハイ
インピーダンス命令+17.をリセットしてフローディ
ングしていた共通バス4の・、’i−(T権を山び獲得
し、iJf!常時の処理を百聞する。
はレジスタ37のホールド要求II I I)をリセッ
トして、 M P 1.Jユニット2に送り続けていた
ホールド要求化りをインアクデイプに戻す。これにより
M P Uユニット2はホールドアクルッジ信号HLΔ
をインアクティブに仄し9人出力へツファ23へのハイ
インピーダンス命令+17.をリセットしてフローディ
ングしていた共通バス4の・、’i−(T権を山び獲得
し、iJf!常時の処理を百聞する。
[発明の効果]
本発明によれば、複数プロセッサ構成の伝送装置におい
て、障害時等のプロセッサ搭載ユニットの切換えに際し
ての共通バスの獲得り順が中純化され、それにより障害
時切換え処理の高速化が図られる。また調停回路が不要
となるので、その分ハードウェアの規模も小さくするこ
とができる。
て、障害時等のプロセッサ搭載ユニットの切換えに際し
ての共通バスの獲得り順が中純化され、それにより障害
時切換え処理の高速化が図られる。また調停回路が不要
となるので、その分ハードウェアの規模も小さくするこ
とができる。
第1図は本発明に係る原理説明図。
第2図は本発明の−・実施例としての切換えυ制御方式
の伝送装置を示すブロック図。 第3図は実施例の管理ユニットの詳細な構成を示すブロ
ック図。 第4図は実施例のM P LJユニットの詳細な構成を
示すブロック図、および。 第5図は実施例方式による共通バスの譲渡、獲得のシー
ケンス図である。 図において。 l (+) 〜I (n) ・−−CPU20.3
0・・・170M 21.31・・・It A M 22.32・・・1(ΔM 23.33・・・人出力バッファ 34〜36・・・レジスタ 25.38・・・内部バス 37・・・プログラマブル割込 24゜ 1 1−? Q み制御回路 111、D・・・ホールド要求信号 HL A・・・ホールドアクルレッ ジ信号 〜IRQ(n) ・・・割込み要求信号 N Z・・・ハイインピーダンス 命令信号 本発明1:係るR理説明図 第1図 本発明の與施倒 第2図 管理ユ二ソトの構成例 第3図 第4図
の伝送装置を示すブロック図。 第3図は実施例の管理ユニットの詳細な構成を示すブロ
ック図。 第4図は実施例のM P LJユニットの詳細な構成を
示すブロック図、および。 第5図は実施例方式による共通バスの譲渡、獲得のシー
ケンス図である。 図において。 l (+) 〜I (n) ・−−CPU20.3
0・・・170M 21.31・・・It A M 22.32・・・1(ΔM 23.33・・・人出力バッファ 34〜36・・・レジスタ 25.38・・・内部バス 37・・・プログラマブル割込 24゜ 1 1−? Q み制御回路 111、D・・・ホールド要求信号 HL A・・・ホールドアクルレッ ジ信号 〜IRQ(n) ・・・割込み要求信号 N Z・・・ハイインピーダンス 命令信号 本発明1:係るR理説明図 第1図 本発明の與施倒 第2図 管理ユ二ソトの構成例 第3図 第4図
Claims (1)
- 【特許請求の範囲】 複数のチャネルユニット(41(1)〜41(n))と
、 これらチャネルユニット(41(1)〜41(n))と
共通バス(42)を介してデータ処理を行うプロセッサ
搭載形の処理ユニット(43)と、 該チャネルユニットの障害時に該共通バス(42)を介
してデータ伝送を行って障害チャネルユニットの切換え
処理を行うプロセッサ搭載形の管理ユニット(44)と
を備え、 該管理ユニット(44)と該処理ユニット(43)間に
は障害発生時のホールド情報伝送用の信号線(45)が
張られ、 チャネルユニットに障害が発生した時には、該管理ユニ
ット(44)は該信号線(45)を介して該処理ユニッ
ト(43)にホールド指令を送出し、 このホールド指令に応答して該処理ユニット(43)は
該共通バス(42)に対するアクセスを停止し、 該管理ユニット(44)はその後に共通バス(42)を
介して障害チャネルユニットとデータ伝送して切換え処
理を行なうように構成された伝送装置の切換え制御方式
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6866889A JPH02245940A (ja) | 1989-03-20 | 1989-03-20 | 伝送装置の切換え制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6866889A JPH02245940A (ja) | 1989-03-20 | 1989-03-20 | 伝送装置の切換え制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02245940A true JPH02245940A (ja) | 1990-10-01 |
Family
ID=13380322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6866889A Pending JPH02245940A (ja) | 1989-03-20 | 1989-03-20 | 伝送装置の切換え制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02245940A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS592942A (ja) * | 1982-06-29 | 1984-01-09 | Saburo Seki | 重量物積載車における歩み板装置 |
JPS6352257A (ja) * | 1986-08-22 | 1988-03-05 | Hitachi Ltd | マイクロプロセツサ |
-
1989
- 1989-03-20 JP JP6866889A patent/JPH02245940A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS592942A (ja) * | 1982-06-29 | 1984-01-09 | Saburo Seki | 重量物積載車における歩み板装置 |
JPS6352257A (ja) * | 1986-08-22 | 1988-03-05 | Hitachi Ltd | マイクロプロセツサ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4409656A (en) | Serial data bus communication system | |
EP0088789B1 (en) | Multiprocessor computer system | |
US3921141A (en) | Malfunction monitor control circuitry for central data processor of digital communication system | |
JP2996440B2 (ja) | データ処理システムの診断方式 | |
JPH02245940A (ja) | 伝送装置の切換え制御方式 | |
US9959173B2 (en) | Node, arithmetic processing device, and arithmetic processing method | |
JPS6292064A (ja) | 並列処理計算機 | |
JPH05224964A (ja) | バス異常通知方式 | |
JP2756315B2 (ja) | 系構成情報の更新制御方式 | |
JPH04219847A (ja) | バス異常監視・切断装置および方法 | |
KR100305870B1 (ko) | 공통버스 구조에서의 버스 감시기 | |
JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
JP2922342B2 (ja) | 割込み制御装置 | |
JPS62271033A (ja) | デ−タ転送処理装置 | |
JP2725385B2 (ja) | 情報処理システムのデータ転送方式 | |
JPS63285053A (ja) | 網管理装置の障害処理方式 | |
JPH11259325A (ja) | 二重化システム及び二重化システムにおける情報処理方法 | |
KR930007469B1 (ko) | 프로세서 정합 운용시 장애진단 및 복구방법 | |
JPH0152774B2 (ja) | ||
JPS6113627B2 (ja) | ||
JP3903688B2 (ja) | バンク切替システム | |
JPS62105243A (ja) | システム障害の復旧装置 | |
JPH04284547A (ja) | 異常cpu検出回路 | |
JPS58107932A (ja) | 共通バス障害チエツク方式 | |
JPH037441A (ja) | データ転送方式 |