JPS5911927B2 - アドレス障害処理方式 - Google Patents
アドレス障害処理方式Info
- Publication number
- JPS5911927B2 JPS5911927B2 JP52066689A JP6668977A JPS5911927B2 JP S5911927 B2 JPS5911927 B2 JP S5911927B2 JP 52066689 A JP52066689 A JP 52066689A JP 6668977 A JP6668977 A JP 6668977A JP S5911927 B2 JPS5911927 B2 JP S5911927B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- control device
- output control
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
この発明は、電子計算機システムにおけるアドレス障害
処理方式に関し、特に入出力装置あるいは入出力制御装
置からチャネル装置に対し結合処理を要求する際、チャ
ネル装置で受けとつた該当人出力装置あるいは該当人出
力制御装置の論理アドレスに障害が検出された場合の処
理方式の改良に関するものである。
処理方式に関し、特に入出力装置あるいは入出力制御装
置からチャネル装置に対し結合処理を要求する際、チャ
ネル装置で受けとつた該当人出力装置あるいは該当人出
力制御装置の論理アドレスに障害が検出された場合の処
理方式の改良に関するものである。
一般に電子計算機システムにおいて、入出力装置あるい
は入出力制御装置からの結合処理要求は、チャネル装置
に送られる論理アドレスをキーとして要求に対する処理
がされる。
は入出力制御装置からの結合処理要求は、チャネル装置
に送られる論理アドレスをキーとして要求に対する処理
がされる。
従来、この送られた論理アドレスに障害が検出された場
合、チャネル装置では、ある装置に対して入出力起動を
行なつてから結合要求を受け取るまでの監視は行なわな
いのでアドレスを受けなければどの入出力装置あるいは
入出力制御装置からの結合処理要求であるか判別出来ず
、アドレス不確定による入出力割込みを起こし、その時
行なわれている入出力動作を即停止して凍結するか、あ
るいは当該チャネル装置に接続されている全ての入出力
装置あるいは入出力制御装置を初期状態にして入出力動
作の停止を行なつていた。ところで、電子計算機システ
ムでは、間歇障害の救済に命令の再試行が行なわれてい
るが、上記の従来技術の場合、アドレスが不確定である
ために、該当チャネル装置に接続されている全ての入出
力装置あるいは入出力制御装置を初期状態にして再試行
を行なう必要があり、再試行に時間がかかるという大き
な欠点があつた。この発明の目的とするところは、上記
の如き従来の問題点を除去するものであり、アドレス障
害を起こしたと思われる入出力装置あるいは入出力制御
装置を選択することにより、再試行時間の短縮を計ると
いう効果を有するアドレス障害処理方式を提供すること
にある。しかして、この発明の特徴とするところは、再
試行時間を短縮するためにチャネル装置は、アトレス障
害を検出すると接続されている入出力装置あるいは入出
力制御装置に対して選択りセツト信号を発生する。
合、チャネル装置では、ある装置に対して入出力起動を
行なつてから結合要求を受け取るまでの監視は行なわな
いのでアドレスを受けなければどの入出力装置あるいは
入出力制御装置からの結合処理要求であるか判別出来ず
、アドレス不確定による入出力割込みを起こし、その時
行なわれている入出力動作を即停止して凍結するか、あ
るいは当該チャネル装置に接続されている全ての入出力
装置あるいは入出力制御装置を初期状態にして入出力動
作の停止を行なつていた。ところで、電子計算機システ
ムでは、間歇障害の救済に命令の再試行が行なわれてい
るが、上記の従来技術の場合、アドレスが不確定である
ために、該当チャネル装置に接続されている全ての入出
力装置あるいは入出力制御装置を初期状態にして再試行
を行なう必要があり、再試行に時間がかかるという大き
な欠点があつた。この発明の目的とするところは、上記
の如き従来の問題点を除去するものであり、アドレス障
害を起こしたと思われる入出力装置あるいは入出力制御
装置を選択することにより、再試行時間の短縮を計ると
いう効果を有するアドレス障害処理方式を提供すること
にある。しかして、この発明の特徴とするところは、再
試行時間を短縮するためにチャネル装置は、アトレス障
害を検出すると接続されている入出力装置あるいは入出
力制御装置に対して選択りセツト信号を発生する。
結合要求をしている入出力装置あるいは入出力制御装置
は選択りセツト信号に応答して結合要求を出す前の状態
に自己をりセツトする。中実装置は入出力起動を与えた
入出力装置あるいは入出力制御装置から一定時間内に終
了報告がないことによつて当該装置に再び入出力起動を
行なう。このような構成とすることによつて、間歇アド
レス障害を救済することにある。次に、本発明の一実施
例につき図面を用いて詳細に説明する。
は選択りセツト信号に応答して結合要求を出す前の状態
に自己をりセツトする。中実装置は入出力起動を与えた
入出力装置あるいは入出力制御装置から一定時間内に終
了報告がないことによつて当該装置に再び入出力起動を
行なう。このような構成とすることによつて、間歇アド
レス障害を救済することにある。次に、本発明の一実施
例につき図面を用いて詳細に説明する。
第１図は、電子計算機システムの概略構成を示し、第２
図は本発明によるアドレス障害発生時の処理シーケンス
の一実施例を示したものである。
図は本発明によるアドレス障害発生時の処理シーケンス
の一実施例を示したものである。
今、第１図において斜線を施した入出力装置５がチヤネ
ル綴置３に対して結合処理要求を発生し、チヤネル装置
３で受けとつた該入出力装置５の論理アドレスに障害が
検出されたと仮定して、本発明の動作を第２図について
説明する。入出力装置５の入出力動作がすでに開始され
、それが終了していない時、入出力装置５から非同期に
結合処理要求をチヤネル装置３に発生した場合、チヤネ
ル装置３は、どの入出力装置５からの要求であるかを選
択する。
ル綴置３に対して結合処理要求を発生し、チヤネル装置
３で受けとつた該入出力装置５の論理アドレスに障害が
検出されたと仮定して、本発明の動作を第２図について
説明する。入出力装置５の入出力動作がすでに開始され
、それが終了していない時、入出力装置５から非同期に
結合処理要求をチヤネル装置３に発生した場合、チヤネ
ル装置３は、どの入出力装置５からの要求であるかを選
択する。
該当人出力装置５は、チヤネル装置３からの選択（転送
要求）に対して応答し、論理アドレスをチヤネル装置３
に送出する。チヤネル装置３は受けとつた論理アドレス
を検査し、線害がなければ、該論理アドレスをキーとし
て要求に対し処理を行う。もし、障害が検出された場合
、チヤネル装置３では、選択りセツト信号を出し、結合
処理要求をしている入出力装置に自己の状態をりセツト
せしめる。そして、中央処理装置２に対しアドレス不確
定による入出力割込みを起こして、その入出力動作を停
止させ、主記憶装置１のハードウエア管理プログラム６
に委託する。ハードウエア管理プログラム６では、過去
に起動している該入出力装置５の入出力動作に対して時
間監視を行つているが、上記の選択的りセツトのため規
定時間内に該当人出力装置５の終了割込みが発生しない
。
要求）に対して応答し、論理アドレスをチヤネル装置３
に送出する。チヤネル装置３は受けとつた論理アドレス
を検査し、線害がなければ、該論理アドレスをキーとし
て要求に対し処理を行う。もし、障害が検出された場合
、チヤネル装置３では、選択りセツト信号を出し、結合
処理要求をしている入出力装置に自己の状態をりセツト
せしめる。そして、中央処理装置２に対しアドレス不確
定による入出力割込みを起こして、その入出力動作を停
止させ、主記憶装置１のハードウエア管理プログラム６
に委託する。ハードウエア管理プログラム６では、過去
に起動している該入出力装置５の入出力動作に対して時
間監視を行つているが、上記の選択的りセツトのため規
定時間内に該当人出力装置５の終了割込みが発生しない
。
このため、ハードウエア管理プログラム６はタイムオー
バーを検出し、ハードウエア管理プログラム６内の障害
処理プログラムが実行され、再試行のための入出力命令
が再発行される。この入出力命令の再発行により、該当
人出力装置５の入出力動作が再試行され、他の入出力動
作に影響を与えることなく間歇アドレス障害の救済が出
来る。以上説明したように、本発明によれば、入出力装
置あるいは入出力制御装置からの結合処理要求時の間歇
アドレス線害の救済に当り、他の入出力動作に影響を与
えることなく再試行されるため、再試行時間の短縮がも
たらされる。
バーを検出し、ハードウエア管理プログラム６内の障害
処理プログラムが実行され、再試行のための入出力命令
が再発行される。この入出力命令の再発行により、該当
人出力装置５の入出力動作が再試行され、他の入出力動
作に影響を与えることなく間歇アドレス障害の救済が出
来る。以上説明したように、本発明によれば、入出力装
置あるいは入出力制御装置からの結合処理要求時の間歇
アドレス線害の救済に当り、他の入出力動作に影響を与
えることなく再試行されるため、再試行時間の短縮がも
たらされる。
第１図は電子計算機システムの概略構成図、第２図は本
発明方式によるアドレス障害発生時の処理シーケンスの
一例を示す図である。 １・・・・・・主記憶装置、２・・・・・・中央処理装
置、３・・・・・・チヤネル装置、４・・・・・・入出
力制御装置、５・・・・・・入出力装置、６・・・・・
・ハードウエア管理プログラム。
発明方式によるアドレス障害発生時の処理シーケンスの
一例を示す図である。 １・・・・・・主記憶装置、２・・・・・・中央処理装
置、３・・・・・・チヤネル装置、４・・・・・・入出
力制御装置、５・・・・・・入出力装置、６・・・・・
・ハードウエア管理プログラム。
Claims (1)
- １ 主記憶装置と、中央処理装置と、該中央処理装置に
チャネル装置を介して接続されている入出力制御装置あ
るいは入出力装置とを具備してなる電子計算機システム
において、前記中央処理装置が発生する入出力起動に応
答した前記入出力装置あるいは入出力制御装置からチャ
ネル装置に対する結合処理要求時、チャネル装置で受け
とつた該入出力装置あるいは該入出力制御装置の論理ア
ドレスに障害が検出された場合、前記チャネルは接続さ
れている入出力装置あるいは入出力制御装置に対して選
択リセット信号を送信して結合処理要求をしていた入出
力装置あるいは入出力制御装置に前記選択リセット信号
に応答して自己の状態を結合要求前にリセットせしめる
とともに中央処理装置に対しアドレス不確定にする入出
力割込みを起こし、前記中央処理装置は、前記入出力割
込みによりハードウェア管理プログラムに処理を移し、
入出力起動を発生してから規定時間内に終了割込みが発
生しない入出力装置あるいは入出力制御装置に対して入
出力起動を再試行することを特徴とするアドレス障害処
理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52066689A JPS5911927B2 (ja) | 1977-06-08 | 1977-06-08 | アドレス障害処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52066689A JPS5911927B2 (ja) | 1977-06-08 | 1977-06-08 | アドレス障害処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS542634A JPS542634A (en) | 1979-01-10 |
| JPS5911927B2 true JPS5911927B2 (ja) | 1984-03-19 |
Family
ID=13323143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52066689A Expired JPS5911927B2 (ja) | 1977-06-08 | 1977-06-08 | アドレス障害処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5911927B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5955120A (ja) * | 1982-09-22 | 1984-03-30 | 松下電器産業株式会社 | 電位負荷装置付貯蔵庫 |
| JPS60204602A (ja) * | 1984-03-30 | 1985-10-16 | Toyo Soda Mfg Co Ltd | 沃素粉末の製造法 |
-
1977
- 1977-06-08 JP JP52066689A patent/JPS5911927B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS542634A (en) | 1979-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59188752A (ja) | 欠陥サイクル作動式デ−タ処理システム用バス | |
| JPS5911927B2 (ja) | アドレス障害処理方式 | |
| JP3127941B2 (ja) | 二重化装置 | |
| US20030167364A1 (en) | Bus system | |
| CA1133088A (en) | Control system for input/output apparatus | |
| JP2584903B2 (ja) | 外部装置制御方式 | |
| JPS603223B2 (ja) | 中央処理装置のエラ−収集方式 | |
| JPH02173848A (ja) | メモリアクセス制御装置 | |
| JPS622334B2 (ja) | ||
| JPS6136641B2 (ja) | ||
| JPS59195736A (ja) | 通信制御装置 | |
| JPS6229830B2 (ja) | ||
| JPS62271033A (ja) | デ−タ転送処理装置 | |
| JP3316739B2 (ja) | 装置間インタフェース制御方式 | |
| JPH03270334A (ja) | 調歩同期式通信における受信制御装置 | |
| JPS6218059B2 (ja) | ||
| JPH03198136A (ja) | Ｄｍａ転送データチェック方式 | |
| JPH0814808B2 (ja) | データ転送制御方式 | |
| JPS6111867A (ja) | インタフエ−ス制御における異常処理方式 | |
| JPH03175770A (ja) | 並行データ試験方法 | |
| JPS6042496B2 (ja) | パリテイエラ−処理方式 | |
| JPH06266629A (ja) | バス変換装置 | |
| JPH07230432A (ja) | 計算装置 | |
| JPS6318229B2 (ja) | ||
| JPS62114047A (ja) | 記憶装置 |