JPS62114047A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPS62114047A JPS62114047A JP60253689A JP25368985A JPS62114047A JP S62114047 A JPS62114047 A JP S62114047A JP 60253689 A JP60253689 A JP 60253689A JP 25368985 A JP25368985 A JP 25368985A JP S62114047 A JPS62114047 A JP S62114047A
- Authority
- JP
- Japan
- Prior art keywords
- information
- information processing
- circuit
- stored
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数の情報処理機器によって共有される記憶
装置に関するもので、特に、当該記憶装置に記憶されて
いるべき情報が誤まりなく記憶されているかの確認を行
ないながら情報の格納が行なわれるような記憶装置に関
する。
装置に関するもので、特に、当該記憶装置に記憶されて
いるべき情報が誤まりなく記憶されているかの確認を行
ないながら情報の格納が行なわれるような記憶装置に関
する。
従来この種の記憶装置では、この記憶装置を共有する複
数の情報処理機器のいずれかに障害が起きた場合、この
障害の起きた情報処理機器のもっていた情報を他の情報
処理機器が引き継ぐために、自分自身の持っている情報
を共有する記憶装置にあらかじめ記憶しておくという動
作が行なわれる。
数の情報処理機器のいずれかに障害が起きた場合、この
障害の起きた情報処理機器のもっていた情報を他の情報
処理機器が引き継ぐために、自分自身の持っている情報
を共有する記憶装置にあらかじめ記憶しておくという動
作が行なわれる。
したがって、記憶装置に記憶されている情報は、多くの
場合読み出されて使われることがなく、障害時に初めて
記憶装置の情報が破壊されていることが判るということ
になる。そこで、記憶装置に転送された情報が誤まりな
く記憶されているかを確認するために、情報処理機器が
記憶装置から情報を読み出す必要があった。
場合読み出されて使われることがなく、障害時に初めて
記憶装置の情報が破壊されていることが判るということ
になる。そこで、記憶装置に転送された情報が誤まりな
く記憶されているかを確認するために、情報処理機器が
記憶装置から情報を読み出す必要があった。
これを、第2図を用いて説明する。図において、1.2
は情報処理機器であり、3は記憶装置である。記憶装置
3は、情報処理機器制御回路6と記憶回路8とからなる
。
は情報処理機器であり、3は記憶装置である。記憶装置
3は、情報処理機器制御回路6と記憶回路8とからなる
。
今、例えば情報処理機器1が、記憶装置3に情報を転送
する要求を出したとする。情報処理機器制御回路6がこ
の要求を受け、転送を許可すると情報が転送され、EC
Cコードを付加して記憶回路8に記憶される。ここで、
転送された情報が誤まりなく記憶装置に記憶されている
かを確認するには、情報処理機器1が、記憶装置3から
情報を読み出さなければ々らない。また、情報処理機器
1による読み出し中は、情報処理機器2と記憶装置3と
の間の情報転送要求が発生しても、読み出し動作が終る
までその要求は待たされ、読み出し動作終了後にはじめ
て、転送要求が許可され情報の転送が行なわれる。
する要求を出したとする。情報処理機器制御回路6がこ
の要求を受け、転送を許可すると情報が転送され、EC
Cコードを付加して記憶回路8に記憶される。ここで、
転送された情報が誤まりなく記憶装置に記憶されている
かを確認するには、情報処理機器1が、記憶装置3から
情報を読み出さなければ々らない。また、情報処理機器
1による読み出し中は、情報処理機器2と記憶装置3と
の間の情報転送要求が発生しても、読み出し動作が終る
までその要求は待たされ、読み出し動作終了後にはじめ
て、転送要求が許可され情報の転送が行なわれる。
このように従来の記憶装置は、情報処理装置の転送した
情報が誤まりなく記憶されているかを確認するのに、情
報処理機器が転送した情報を読み出す必要があるので、
情報処理機器は情報の確認のための読み出し動作という
負荷を負うことになる。また、1つの情報処理機器が読
み出し動作を行なっている間は、他の情報処理機器が記
憶装置との転送要求をしても、読み出し動作が終了する
まで待たされることになシ、情報処理機器の処理能力を
低下させるという欠点がある。
情報が誤まりなく記憶されているかを確認するのに、情
報処理機器が転送した情報を読み出す必要があるので、
情報処理機器は情報の確認のための読み出し動作という
負荷を負うことになる。また、1つの情報処理機器が読
み出し動作を行なっている間は、他の情報処理機器が記
憶装置との転送要求をしても、読み出し動作が終了する
まで待たされることになシ、情報処理機器の処理能力を
低下させるという欠点がある。
本発明の記憶装置は、複数の情報処理機器との間の情報
転送を制御する情報処理機器制御手段と、転送された情
報が何処に記憶されたかを示す番地および記憶範囲を格
納するベリファイ情報格納手段と、情報処理機器のいず
れとも転送を行なっていないことを検出する空き時間検
出手段と、その転送の行なわれていない期間に、前記ベ
リファイ情報格納手段から得られる情報に基いて記憶さ
れた情報を読み出し、誤まりなく情報が記憶されている
かをECCコードで確認するECCコード確−3= 認手段とを有している。
転送を制御する情報処理機器制御手段と、転送された情
報が何処に記憶されたかを示す番地および記憶範囲を格
納するベリファイ情報格納手段と、情報処理機器のいず
れとも転送を行なっていないことを検出する空き時間検
出手段と、その転送の行なわれていない期間に、前記ベ
リファイ情報格納手段から得られる情報に基いて記憶さ
れた情報を読み出し、誤まりなく情報が記憶されている
かをECCコードで確認するECCコード確−3= 認手段とを有している。
転送情報の確認は、情報処理機器自体の読出し動作とは
完全に切シ離して行なわれる。
完全に切シ離して行なわれる。
次に本発明について図面を参照して説明する。
本発明の一実施例を第1図に示す。同図において、1お
よび2は情報処理機器であシ、3は記憶装置である。記
憶装置3は、情報処理機器1とデータ信号線4で、また
情報処理機器2とはデータ信号線5で接続されて共通に
使用される。この記憶装置3は、情報処理機器制御回路
6、ECCコード確認回路7、記憶回路8、空き時間検
出回路15およびベリファイ情報格納回路9からなる。
よび2は情報処理機器であシ、3は記憶装置である。記
憶装置3は、情報処理機器1とデータ信号線4で、また
情報処理機器2とはデータ信号線5で接続されて共通に
使用される。この記憶装置3は、情報処理機器制御回路
6、ECCコード確認回路7、記憶回路8、空き時間検
出回路15およびベリファイ情報格納回路9からなる。
情報処理機器制御回路6は、データ信号線4と5とに接
続され、またデータ信号線13を介して空き時間検出回
路15と、さらにデータ信号線10を介してECCCC
コード確認回路上びベリファイ情報格納回路9と接続さ
れる。 ECCCCコード確認回路上データ信号線14
を介して空き時間検出回路15と、またデータ信号線1
1を介して記憶回路8と、さらにデータ信号線12を介
してベリファイ情報格納回路9とそれぞれ接続される。
続され、またデータ信号線13を介して空き時間検出回
路15と、さらにデータ信号線10を介してECCCC
コード確認回路上びベリファイ情報格納回路9と接続さ
れる。 ECCCCコード確認回路上データ信号線14
を介して空き時間検出回路15と、またデータ信号線1
1を介して記憶回路8と、さらにデータ信号線12を介
してベリファイ情報格納回路9とそれぞれ接続される。
ここで、情報処理機器1が、記憶装置3に情報を転送す
る要求を出したとする。情報処理機器制御回路6がこの
要求を受け、転送を許可すると情報が転送され、 EC
Cコードを付加して記憶回路8にその情報が記憶される
。この時、記憶回路8の何処に情報を記憶したかを示す
番地および記憶範囲をベリファイ情報格納回路eに格納
しておく。
る要求を出したとする。情報処理機器制御回路6がこの
要求を受け、転送を許可すると情報が転送され、 EC
Cコードを付加して記憶回路8にその情報が記憶される
。この時、記憶回路8の何処に情報を記憶したかを示す
番地および記憶範囲をベリファイ情報格納回路eに格納
しておく。
そして情報処理機器1が記憶装置3に情報を転送後、さ
らに、情報処理機器2からも情報の転送要求が出される
と、情報処理機器制御回路6はこの要求を受は付けて転
送を許可する。そして、前記と同様に情報が転送され、
ECCコードが付加されて記憶回路8に情報が記憶さ
れ、情報を記憶した場所を示す番地および記憶範囲がベ
リファイ情報格納回路9に格納される。情報処理機器2
と記憶装置3との情報転送が終了後、情報処理機器1ま
たは2のいずれからも、転送要求の表いことを、空き時
間検出回路15が、情報処理機器制御回路6の出力によ
って検出すると、ECCコード確認回路7は、情報処理
機器1から転送された情報をベリファイ情報格納回路9
の番地および記憶範囲に従って記憶回路8から読み出し
、 ECCコードを確認する。次に、再び、空き時間検
出回路15が情報処理機器1またね、2のいずれからも
転送要求のないことを、情報処理機器制御回路6の出力
から検出すると、 ECCコード確昭回路Tは、情報処
理機器2から転送された情報を、ベリファイ情報格納回
路9の番地および記憶範囲に従って記憶回路8かも読み
出し、 ECCコードを確認する。
らに、情報処理機器2からも情報の転送要求が出される
と、情報処理機器制御回路6はこの要求を受は付けて転
送を許可する。そして、前記と同様に情報が転送され、
ECCコードが付加されて記憶回路8に情報が記憶さ
れ、情報を記憶した場所を示す番地および記憶範囲がベ
リファイ情報格納回路9に格納される。情報処理機器2
と記憶装置3との情報転送が終了後、情報処理機器1ま
たは2のいずれからも、転送要求の表いことを、空き時
間検出回路15が、情報処理機器制御回路6の出力によ
って検出すると、ECCコード確認回路7は、情報処理
機器1から転送された情報をベリファイ情報格納回路9
の番地および記憶範囲に従って記憶回路8から読み出し
、 ECCコードを確認する。次に、再び、空き時間検
出回路15が情報処理機器1またね、2のいずれからも
転送要求のないことを、情報処理機器制御回路6の出力
から検出すると、 ECCコード確昭回路Tは、情報処
理機器2から転送された情報を、ベリファイ情報格納回
路9の番地および記憶範囲に従って記憶回路8かも読み
出し、 ECCコードを確認する。
以上説明したように本発明は、複数の情報処理機器との
間の情報転送を制御する情報処理機器制御手段と、転送
された情報が伺処に記憶されたかを示す番地および記憶
範囲を格納するベリファイ情報格納手段と、空き時間検
出手段とを設け、空き時間検出手段によって検出された
転送の行なわれていない期間に、前記ベリファイ情報格
納回路から得られる情報に応じて記憶された情報を読み
出し、誤t、bなく情報が記憶されているかをECCコ
ードで確認するようにしたことにより、情報処理機器が
、転送した情報を確認するために読み出し動作を行なう
という負荷から開放され、また1つの情報処理機器が読
み出し動作を行なっている間、他の情報処理機器が記憶
装置との間の転送要求をしても、上記読み出し動作が終
了するまで待たされるということがなくなシ、情報処理
機器の処理能力を向上させることができる効果がある。
間の情報転送を制御する情報処理機器制御手段と、転送
された情報が伺処に記憶されたかを示す番地および記憶
範囲を格納するベリファイ情報格納手段と、空き時間検
出手段とを設け、空き時間検出手段によって検出された
転送の行なわれていない期間に、前記ベリファイ情報格
納回路から得られる情報に応じて記憶された情報を読み
出し、誤t、bなく情報が記憶されているかをECCコ
ードで確認するようにしたことにより、情報処理機器が
、転送した情報を確認するために読み出し動作を行なう
という負荷から開放され、また1つの情報処理機器が読
み出し動作を行なっている間、他の情報処理機器が記憶
装置との間の転送要求をしても、上記読み出し動作が終
了するまで待たされるということがなくなシ、情報処理
機器の処理能力を向上させることができる効果がある。
第1図は、本発明の実施例を示すブロック図、第2図は
従来例を示すブロック図である。 1.2・・・・情報処理機器、3・・・・記憶装置、6
・・・―情報処理機器制御回路、7・・・・ ECCコ
ード確認回路、8・・・・記憶回路、9令拳・1ベリフ
ァイ情報格納回路、15・・・・空き時間検出回路。
従来例を示すブロック図である。 1.2・・・・情報処理機器、3・・・・記憶装置、6
・・・―情報処理機器制御回路、7・・・・ ECCコ
ード確認回路、8・・・・記憶回路、9令拳・1ベリフ
ァイ情報格納回路、15・・・・空き時間検出回路。
Claims (1)
- 複数の情報処理機器により共通に使用され、かつ、これ
ら情報処理機器から送られてくる情報に対してECCコ
ードを付加し格納する記憶装置において、前記複数の情
報処理機器との間の情報転送を制御する情報処理機器制
御手段と、転送された情報が何処に記憶されたかを示す
番地および記憶範囲を格納するベリファイ情報格納手段
と、前記複数の情報処理機器のいずれとも情報の転送を
行なつていないことを前記情報処理機器制御手段の出力
から検出する空き時間検出手段と、この空き時間検出手
段によつて検出された転送の行なわれていない期間に、
前記ベリファイ情報格納手段から得られる情報に応じて
記憶された情報を読み出し、誤まりなく情報が記憶され
ているかをECCコードで確認するECCコード確認手
段とを具備することを特徴とする記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60253689A JPS62114047A (ja) | 1985-11-14 | 1985-11-14 | 記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60253689A JPS62114047A (ja) | 1985-11-14 | 1985-11-14 | 記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62114047A true JPS62114047A (ja) | 1987-05-25 |
Family
ID=17254776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60253689A Pending JPS62114047A (ja) | 1985-11-14 | 1985-11-14 | 記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62114047A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0375837A (ja) * | 1989-08-17 | 1991-03-29 | Yokogawa Electric Corp | 二重化制御システム |
-
1985
- 1985-11-14 JP JP60253689A patent/JPS62114047A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0375837A (ja) * | 1989-08-17 | 1991-03-29 | Yokogawa Electric Corp | 二重化制御システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FI92262C (fi) | Joustava väyläjärjestelmä | |
JPS62114047A (ja) | 記憶装置 | |
JPH07319775A (ja) | メモリ照合方式 | |
JP3311776B2 (ja) | ディスクサブシステムにおけるデータ転送チェック方式 | |
JPH01155452A (ja) | データ処理システムの接続確認方式 | |
JPH07152497A (ja) | ディスク制御装置 | |
JPH0192857A (ja) | 記憶装置 | |
JPS5916067A (ja) | デ−タチエツク方式 | |
JPS5911927B2 (ja) | アドレス障害処理方式 | |
JPH05224968A (ja) | データチェック方式 | |
JPH01116747A (ja) | キャッシュlsi | |
JPS62260252A (ja) | プログラムロ−ド方式 | |
JPS59226955A (ja) | プログラム・デバツク装置 | |
JPH0137769B2 (ja) | ||
JPH02297650A (ja) | 受信装置 | |
JPS639259B2 (ja) | ||
JPH03175770A (ja) | 並行データ試験方法 | |
JPS61224052A (ja) | デ−タ保証方式 | |
JPS59116998A (ja) | 主記憶装置の障害検知方式 | |
JPS6336532B2 (ja) | ||
JPS60112157A (ja) | 初期プログラムロ−ド装置 | |
JPS63304356A (ja) | Dmaデ−タ転送の正常性検査方式 | |
JPH02116933A (ja) | 発停機器制御方式 | |
JPH0589030A (ja) | 入出力制御装置 | |
JPS6027293A (ja) | メモリチエツク方式 |