JPH0375837A - 二重化制御システム - Google Patents
二重化制御システムInfo
- Publication number
- JPH0375837A JPH0375837A JP1211749A JP21174989A JPH0375837A JP H0375837 A JPH0375837 A JP H0375837A JP 1211749 A JP1211749 A JP 1211749A JP 21174989 A JP21174989 A JP 21174989A JP H0375837 A JPH0375837 A JP H0375837A
- Authority
- JP
- Japan
- Prior art keywords
- data
- control unit
- processor units
- area
- history
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004092 self-diagnosis Methods 0.000 claims abstract description 18
- 230000002123 temporal effect Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、一方が実作業状ａ（主系）、他方か主系の故
障に備えて待機状態（従系）となる２つのプロセッサユ
ニツｌ−と、２つのプロセ・ンサユニットの動作を監視
し、どちらか一方のプロセッサユニットを実作業に従事
させ、他方のプロセッサユニットを待機状態とするよう
に制御する二重化制御ユニッＩ・とを備えた二重化制御
システムに関し、さらに詳しくは、二重化制御ユニット
自身の故障検出能力を高め、信頼性を向」ニさせた二重
化制御システムに関する。
障に備えて待機状態（従系）となる２つのプロセッサユ
ニツｌ−と、２つのプロセ・ンサユニットの動作を監視
し、どちらか一方のプロセッサユニットを実作業に従事
させ、他方のプロセッサユニットを待機状態とするよう
に制御する二重化制御ユニッＩ・とを備えた二重化制御
システムに関し、さらに詳しくは、二重化制御ユニット
自身の故障検出能力を高め、信頼性を向」ニさせた二重
化制御システムに関する。
〈従来の技術〉
従来より、制御システムの信頼性を高める一つの手法と
して、二重化方式か採用されている。
して、二重化方式か採用されている。
第５図は、この様な従来の二重化制御システムの−例を
示す！！４戒概念図である。
示す！！４戒概念図である。
このシステムは、２つのプロセッサユニツ１〜（計算機
）ＰＣＩ、ＰＯ２と、これらのプロセッサユニツ１〜の
動作を監視する二重化制御ユニツ１へＤＸＣと、２つの
プロセッサユニツ１−にバスを介して接続される複数の
入出力ユニツ１〜■０とで構成される。
）ＰＣＩ、ＰＯ２と、これらのプロセッサユニツ１〜の
動作を監視する二重化制御ユニツ１へＤＸＣと、２つの
プロセッサユニツ１−にバスを介して接続される複数の
入出力ユニツ１〜■０とで構成される。
二重化制御ユニッ１− Ｄ Ｘ Ｃは、２つのプロセッ
サユニットＰＣＩ、ＰＯ２の動作を監視し、どちらか一
方を実作業に従事させ、他方を待機状態にしておき、実
作業側のプロセッサユニッ１−に故障か生じたとき、あ
るいはメンテナンスなどで装置から取り外したような場
合、実作業の受は持ちを他方のプロセッサユニッ）〜測
に切換える動作を行つ。
サユニットＰＣＩ、ＰＯ２の動作を監視し、どちらか一
方を実作業に従事させ、他方を待機状態にしておき、実
作業側のプロセッサユニッ１−に故障か生じたとき、あ
るいはメンテナンスなどで装置から取り外したような場
合、実作業の受は持ちを他方のプロセッサユニッ）〜測
に切換える動作を行つ。
ここで、二重化制御ユニツ）へは、２つのプロセッサユ
ニッ１−の動作を監視し、制御の切換えを行うものであ
るから、高い信頼性か要求される。
ニッ１−の動作を監視し、制御の切換えを行うものであ
るから、高い信頼性か要求される。
その為には、自己診断を常に実施し、自己の故障検出能
力を高める必要があるが、従来はメモリアクセス権に注
意を支払わないと、この部分か共通部分になるために、
自己診断を行っていなかつプこ。
力を高める必要があるが、従来はメモリアクセス権に注
意を支払わないと、この部分か共通部分になるために、
自己診断を行っていなかつプこ。
〈発明が解決しようとする課題〉
本発明は、このような点に鑑みてなされたもので、その
目的は、二重化制御ユニットの自己診断を特別な注意を
払うことなく行える二重化制御システムを実現すること
にある。
目的は、二重化制御ユニットの自己診断を特別な注意を
払うことなく行える二重化制御システムを実現すること
にある。
く課題を解決するための手段〉
前記した目的を達成する本発明は、
一方が実作業状態（主系）、他方が主系の故障に皓えて
待機状態（従系）となる２つのプロセッサユニットと、
前記２つのプロセッサユニットの動作状態を監視しとち
らかを主系にするように制御する二重化制御ユニットを
備えた二重化制御システムにおいて、 前記二重化制御ユニット内に、 システムの時間的状態変化の履歴を記憶する履歴記憶手
段と、 この履歴記憶手段に前記２つのプＲセッザユニッ１へか
らアクセスか可能であって、故障しなユニットからのデ
ータ書込みが不可能のように構成した履歴アクセス手段
と、 前記履歴記憶手段の領域の一部を自己診断領域に割当て
、この領域に対して２つのプロセッサユニッ１−の状態
を監視する時点の前後で、前記履歴アクセス手段を介し
て特定パターンのデータをライｌ−／リードし、データ
のアクセス・チェックを行うデータチェック手段とを 設けて構成される。
待機状態（従系）となる２つのプロセッサユニットと、
前記２つのプロセッサユニットの動作状態を監視しとち
らかを主系にするように制御する二重化制御ユニットを
備えた二重化制御システムにおいて、 前記二重化制御ユニット内に、 システムの時間的状態変化の履歴を記憶する履歴記憶手
段と、 この履歴記憶手段に前記２つのプＲセッザユニッ１へか
らアクセスか可能であって、故障しなユニットからのデ
ータ書込みが不可能のように構成した履歴アクセス手段
と、 前記履歴記憶手段の領域の一部を自己診断領域に割当て
、この領域に対して２つのプロセッサユニッ１−の状態
を監視する時点の前後で、前記履歴アクセス手段を介し
て特定パターンのデータをライｌ−／リードし、データ
のアクセス・チェックを行うデータチェック手段とを 設けて構成される。
く作用〉
特定パタンのデータを自己診断領域にライ）・シ、その
後そのデータをリードして両者を照合する。
後そのデータをリードして両者を照合する。
これにより、内部バスに接続されるスデータス信号入力
用のバッファ出力回路や、内部ハスから二重化制御ユニ
ッＩ〜への一連の回路の診断を行うことか可能となる。
用のバッファ出力回路や、内部ハスから二重化制御ユニ
ッＩ〜への一連の回路の診断を行うことか可能となる。
〈実施例〉
以下図面を用いて、本発明の実施例を詳細に説明する。
第１図は、本発明の一実施例を示す構成ブーフッ２図で
ある。
ある。
図において、ＰＣＩ、ＰＯ２は二重化されたプロセッサ
ユニット、ＤＸＣは二重化制御ユニットで、２つのブロ
セッサユニッ１−ＰＣＩ、ＰＯ２から出力されるその動
作状態を示す信号５ＴＳＬ、５ＴＳＲをそれぞれ監視し
、どちらか一方のプロセッサユニットを実作業に従事さ
せ、他方のプロセッサユニットを待機状態にしておき、
実作業側のプロセッザユニットに故障が生じたとき、あ
るいはメンテナンスなどで装置から取り外したような場
合、実作業の受は持ちを他方のプロセッサユニット測に
切換える二重化制＃信号ＤＣ８Ｌ、ＤＣ３Ｒを出力する
ものである。
ユニット、ＤＸＣは二重化制御ユニットで、２つのブロ
セッサユニッ１−ＰＣＩ、ＰＯ２から出力されるその動
作状態を示す信号５ＴＳＬ、５ＴＳＲをそれぞれ監視し
、どちらか一方のプロセッサユニットを実作業に従事さ
せ、他方のプロセッサユニットを待機状態にしておき、
実作業側のプロセッザユニットに故障が生じたとき、あ
るいはメンテナンスなどで装置から取り外したような場
合、実作業の受は持ちを他方のプロセッサユニット測に
切換える二重化制＃信号ＤＣ８Ｌ、ＤＣ３Ｒを出力する
ものである。
ＢＳＩＬ、ＢＳＩＲは第１のバスで、二重化制御ユニツ
） Ｉ） Ｘ Ｃと、２つのプロセッサユニツｌ゛ＰＣ
］、ＰＯ２の間を結び、互いにデータベースを等値化す
るためのデータを伝送する。
） Ｉ） Ｘ Ｃと、２つのプロセッサユニツｌ゛ＰＣ
］、ＰＯ２の間を結び、互いにデータベースを等値化す
るためのデータを伝送する。
７０１〜Ｉｏｎは入出カニニットで、プロセスからの信
号を入力するもの、プロセスに信号を出力するもの、ｆ
１！１のシステムに１ｈ−’；４を１云送するための通
信機能を持ったものなど各種のものかある。
号を入力するもの、プロセスに信号を出力するもの、ｆ
１！１のシステムに１ｈ−’；４を１云送するための通
信機能を持ったものなど各種のものかある。
ＢＳ２は第２のバスで、各プロセッサユニットＰＣＢ、
ＰＣ２と、入出力ユニツ１へ１０１〜Ｉ Ｏｎとの間で
データ授受を行うものであり、両者の間を結んでいる。
ＰＣ２と、入出力ユニツ１へ１０１〜Ｉ Ｏｎとの間で
データ授受を行うものであり、両者の間を結んでいる。
この第２のバス）３Ｓ２は、今後開発されるであろう各
種の入出力ユニットや、既に汎用されている入出力ユニ
ットか接続できるように、標準のバスが用いられる。
種の入出力ユニットや、既に汎用されている入出力ユニ
ットか接続できるように、標準のバスが用いられる。
二重化制御ユニッＪ−Ｄ Ｘ Ｃにおいて、１１は、２
つのプロセッサユニットＰＣＩ、ＰＣ２から出力される
その動作状態を示すステータス信号５Ｔ３Ｉ１、Ｓ Ｔ
Ｓ Ｒをそれぞれ監視する監視手段、１２はシステムの
時間的状態変化のＨ歴を記憶する履歴記憶手段、１３は
この履歴記憶手段１２に２つのプ冑セッザユニツ１〜Ｐ
ＣＩ、Ｆ’Ｃ２からアクセスが可能であって、故障した
ユニットからのデータ書込みが不可能のように楢戒した
履歴アクセス手段、１４は履歴記憶手段１２の領域の一
部１２０を自己診断領域に割当て、この領域に対して２
つのプロセラ１ノーユニツトの状態を監視する時点の前
後で、特定パターンのデータをライｌ−／リードし、デ
ータのアクセス・チヱックを行うデータチェック手段で
ある。
つのプロセッサユニットＰＣＩ、ＰＣ２から出力される
その動作状態を示すステータス信号５Ｔ３Ｉ１、Ｓ Ｔ
Ｓ Ｒをそれぞれ監視する監視手段、１２はシステムの
時間的状態変化のＨ歴を記憶する履歴記憶手段、１３は
この履歴記憶手段１２に２つのプ冑セッザユニツ１〜Ｐ
ＣＩ、Ｆ’Ｃ２からアクセスが可能であって、故障した
ユニットからのデータ書込みが不可能のように楢戒した
履歴アクセス手段、１４は履歴記憶手段１２の領域の一
部１２０を自己診断領域に割当て、この領域に対して２
つのプロセラ１ノーユニツトの状態を監視する時点の前
後で、特定パターンのデータをライｌ−／リードし、デ
ータのアクセス・チヱックを行うデータチェック手段で
ある。
このように構成したシステムの動作を次に説明する。
第２図は、二重化制御ユニッｌ−Ｄ Ｘ Ｃ内のメモリ
空間の構成概念図である。
空間の構成概念図である。
Ｍｌは左右のプロセッサユニツ１〜ＰＣＩ、ＰＣ２から
アクセスされる領域であり、Ｍ２はリードのみ許される
領域である。この領域には、自己診断領域１２０か設げ
られており、ここにデータ・チエツク手段１４から、履
歴アクセス手段１３を介して特定パターン、例えば１６
進１６ビツ１−データ幅の例では、ＡＡ５５，５５Ａ、
Ａ Ａｆ３５４等のデータか書き込まれ、また、この
データかここから読み出される。
アクセスされる領域であり、Ｍ２はリードのみ許される
領域である。この領域には、自己診断領域１２０か設げ
られており、ここにデータ・チエツク手段１４から、履
歴アクセス手段１３を介して特定パターン、例えば１６
進１６ビツ１−データ幅の例では、ＡＡ５５，５５Ａ、
Ａ Ａｆ３５４等のデータか書き込まれ、また、この
データかここから読み出される。
第３図は、二重化制御ユニットＤＸＣにおいて、２つの
プロセッサユニットＰＣ１，，ＰＣ２からのステータス
信号を入力する場合の動作を示すフローチャー）・であ
る。
プロセッサユニットＰＣ１，，ＰＣ２からのステータス
信号を入力する場合の動作を示すフローチャー）・であ
る。
図示するように、ステータス信号Ｓ Ｔ Ｓ Ｌ、、５
ＴＳＲを入力する時点の前後において、自己診断を行う
ようにしている。そして、各自己診断のステップにおい
て、いずれもエラーか検出されない場合、ステータス信
号の判定を行い、二重化制御の動作を行うことになる。
ＴＳＲを入力する時点の前後において、自己診断を行う
ようにしている。そして、各自己診断のステップにおい
て、いずれもエラーか検出されない場合、ステータス信
号の判定を行い、二重化制御の動作を行うことになる。
第４図は、第３図における自己診断ステップの動作を示
すフローチャー１〜である。
すフローチャー１〜である。
ここでは、自己診断領域１２０に対して、特定パターン
のデータを書き込み、続いて読み出すと共に、書き込ん
だデータと読出したデータとの比較を行い、両者か一致
する場合をＩＦ常、不一致の場合を異常と判断する。こ
の様な動作は、履歴７゛クセス手段１３とデータ・チエ
ツク手段１４が行つ。
のデータを書き込み、続いて読み出すと共に、書き込ん
だデータと読出したデータとの比較を行い、両者か一致
する場合をＩＦ常、不一致の場合を異常と判断する。こ
の様な動作は、履歴７゛クセス手段１３とデータ・チエ
ツク手段１４が行つ。
なお、上記の実施例ではバスＢＳ２を二重化した構成の
ものを例示したが、各入出力ユニッｌ〜１０１〜Ｉｏｎ
の間にバス切替器を介在させるような梧戒でもよい。
ものを例示したが、各入出力ユニッｌ〜１０１〜Ｉｏｎ
の間にバス切替器を介在させるような梧戒でもよい。
〈発明の効果〉
以上詳細に説明したように、本発明によれは、二重化制
御ユニッｊ〜のメモリ内に自己診断領域を設けると共に
、履歴アクセス手段及びデータ・チエツク手段を設ける
ようにしたもので、外部のユニットの故障の影響を受け
ず、二重化制御ユニット自身の故障を検出することか可
能な、信頼性を向」二できる二重化制御システムが提供
できる。
御ユニッｊ〜のメモリ内に自己診断領域を設けると共に
、履歴アクセス手段及びデータ・チエツク手段を設ける
ようにしたもので、外部のユニットの故障の影響を受け
ず、二重化制御ユニット自身の故障を検出することか可
能な、信頼性を向」二できる二重化制御システムが提供
できる。
第１図は本発明の−・実施例を示す構成ブロック図、第
２図は二重化制御ユニットＤＸＣ内のメモリ空間の構成
概念図、第３図は二重化制御ユニットにおいて、２つの
プロセッサユニットからのステータス信号を入力する場
合の動作を示すフローチャー１〜、第４図は第３図にお
ける自己診断ステップの動作を示すフローチャー１−５
第５図は従来の二重化制御システムの一例を示す構成概
念図である。 ＰＣＩ、ＰＣ２・・・プロセッサユニットＩ０１〜ＩＯ
’ｎ・・・入出力ユニッＩ〜ＢＳＩ・・・第１のバス ＢＳ２・・・第２のバス ＤＸＣ・・・二重化制御ユニッ１へ １１・・・監視手段 １２・・・履歴記憶手段１３・・
・履歴アクセス手段 １４・・・データ・チエツク手段 １２０・・・自己診断領域
２図は二重化制御ユニットＤＸＣ内のメモリ空間の構成
概念図、第３図は二重化制御ユニットにおいて、２つの
プロセッサユニットからのステータス信号を入力する場
合の動作を示すフローチャー１〜、第４図は第３図にお
ける自己診断ステップの動作を示すフローチャー１−５
第５図は従来の二重化制御システムの一例を示す構成概
念図である。 ＰＣＩ、ＰＣ２・・・プロセッサユニットＩ０１〜ＩＯ
’ｎ・・・入出力ユニッＩ〜ＢＳＩ・・・第１のバス ＢＳ２・・・第２のバス ＤＸＣ・・・二重化制御ユニッ１へ １１・・・監視手段 １２・・・履歴記憶手段１３・・
・履歴アクセス手段 １４・・・データ・チエツク手段 １２０・・・自己診断領域
Claims (1)
- 【特許請求の範囲】 一方が実作業状態（主系）、他方が主系の故障に備えて
待機状態（従系）となる２つのプロセッサユニットと、
前記２つのプロセッサユニットの動作状態を監視しどち
らかを主系にするように制御する二重化制御ユニットを
備えた二重化制御システムにおいて、 前記二重化制御ユニット内に、 システムの時間的状態変化の履歴を記憶する履歴記憶手
段と、 この履歴記憶手段に前記２つのプロセッサユニットから
アクセスが可能であって、故障したユニットからのデー
タ書込みが不可能のように構成した履歴アクセス手段と
、 前記履歴記憶手段の領域の一部を自己診断領域に割当て
、この領域に対して２つのプロセッサユニットの状態を
監視する時点の前後で、前記履歴アクセス手段を介して
特定パターンのデータをライト／リードし、データのア
クセス・チェックを行うデータチェック手段とを 設けたことを特徴とする二重化制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1211749A JP2946541B2 (ja) | 1989-08-17 | 1989-08-17 | 二重化制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1211749A JP2946541B2 (ja) | 1989-08-17 | 1989-08-17 | 二重化制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0375837A true JPH0375837A (ja) | 1991-03-29 |
| JP2946541B2 JP2946541B2 (ja) | 1999-09-06 |
Family
ID=16610948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1211749A Expired - Fee Related JP2946541B2 (ja) | 1989-08-17 | 1989-08-17 | 二重化制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2946541B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007304921A (ja) * | 2006-05-12 | 2007-11-22 | Toshiba Mitsubishi-Electric Industrial System Corp | Ｃｐｕ二重化システム |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS573148A (en) * | 1980-06-06 | 1982-01-08 | Hitachi Ltd | Diagnostic system for other system |
| JPS61224064A (ja) * | 1985-03-29 | 1986-10-04 | Yokogawa Electric Corp | 二重化計算機システム |
| JPS62114047A (ja) * | 1985-11-14 | 1987-05-25 | Nec Corp | 記憶装置 |
-
1989
- 1989-08-17 JP JP1211749A patent/JP2946541B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS573148A (en) * | 1980-06-06 | 1982-01-08 | Hitachi Ltd | Diagnostic system for other system |
| JPS61224064A (ja) * | 1985-03-29 | 1986-10-04 | Yokogawa Electric Corp | 二重化計算機システム |
| JPS62114047A (ja) * | 1985-11-14 | 1987-05-25 | Nec Corp | 記憶装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007304921A (ja) * | 2006-05-12 | 2007-11-22 | Toshiba Mitsubishi-Electric Industrial System Corp | Ｃｐｕ二重化システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2946541B2 (ja) | 1999-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001060160A (ja) | 制御装置のｃｐｕ二重化システム | |
| JPH0375837A (ja) | 二重化制御システム | |
| JPH0223120B2 (ja) | ||
| KR0176085B1 (ko) | 병렬처리 컴퓨터 시스템에서의 프로세서 노드 및 노드연결망의 에러 검출방법 | |
| JPS6256538B2 (ja) | ||
| JPS6321217B2 (ja) | ||
| JPH06290066A (ja) | 二重化装置 | |
| JPH0662114A (ja) | プロセッサ間診断処理方式 | |
| JPH07325792A (ja) | Ｃｐｕ監視装置 | |
| JPH079636B2 (ja) | バス診断装置 | |
| JPS5941345B2 (ja) | 電子交換機の緊急制御回路 | |
| KR950010559B1 (ko) | 원격 정보처리 시스템의 이상 위치 감지방법 | |
| JPH1145190A (ja) | 多重系計算機システム | |
| JP3843388B2 (ja) | プロセス制御装置 | |
| JPH01149549A (ja) | 通信システムの診断方式 | |
| JPH0697989A (ja) | 二重系処理装置のプロセス系用回線への切替方法及び装置 | |
| JPH08314843A (ja) | 計算機システム | |
| JPH04252344A (ja) | コンピュータシステム | |
| JPH0716218B2 (ja) | 電子交換機二重化方式 | |
| JPH07271626A (ja) | ディジタル制御システム | |
| JPH0337734A (ja) | 二重化構成装置 | |
| JPH01209564A (ja) | 情報処理装置 | |
| JPH0934854A (ja) | 多重系計算機システム | |
| JPH02284247A (ja) | 共用メモリのアクセス切り替え方式およびそれを用いた制御システム | |
| JPH04103241A (ja) | 監視回線二重化方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |