JPH02116933A - 発停機器制御方式 - Google Patents
発停機器制御方式Info
- Publication number
- JPH02116933A JPH02116933A JP63271356A JP27135688A JPH02116933A JP H02116933 A JPH02116933 A JP H02116933A JP 63271356 A JP63271356 A JP 63271356A JP 27135688 A JP27135688 A JP 27135688A JP H02116933 A JPH02116933 A JP H02116933A
- Authority
- JP
- Japan
- Prior art keywords
- written
- code
- output register
- starting
- terminal device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 9
- 230000007257 malfunction Effects 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 description 4
- 238000004378 air conditioning Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
親装置に端末装置が接続され、該端末装置には発停機器
が接続され、該親装置よりの命令にて、該端末装置の制
御部が該発停機器をオンオフする発停機器制御システム
の発停機器制御方式に関し、端末装置のプロセッサが暴
走しても、又出力レジスタに雑音により発停機器をオン
オフする符号が一度書き込まれても又書き込まれた符号
が雑音により書き換えられても、誤動作をしない発停機
器制御方式の提供を目的とし、 親装置より出力する発停機器をオンオフする命令を、各
符号が複数ビットよりなる少なくとも３個の連続符号Ａ
、Ｂ、Ｃとして該端末装置に送信し、該端末装置では受
信した譲歩なくとも３個の連続符号Ａ、Ｂ、Ｃをメモリ
の該当発停機器のコマンド格納領域に格納し、書込みチ
ェック手段にて、１個づつ読み出し、該当発停機器の出
力レジスタに書込みその都度チェックして間違いない場
合有効とし、該制御部では、該該当発停機器の出力レジ
スタに符号が連続して少なくとも３個書き込まれると、
書き込まれた符号の示す内容に該当する動作を行なわさ
せる構成とする。
が接続され、該親装置よりの命令にて、該端末装置の制
御部が該発停機器をオンオフする発停機器制御システム
の発停機器制御方式に関し、端末装置のプロセッサが暴
走しても、又出力レジスタに雑音により発停機器をオン
オフする符号が一度書き込まれても又書き込まれた符号
が雑音により書き換えられても、誤動作をしない発停機
器制御方式の提供を目的とし、 親装置より出力する発停機器をオンオフする命令を、各
符号が複数ビットよりなる少なくとも３個の連続符号Ａ
、Ｂ、Ｃとして該端末装置に送信し、該端末装置では受
信した譲歩なくとも３個の連続符号Ａ、Ｂ、Ｃをメモリ
の該当発停機器のコマンド格納領域に格納し、書込みチ
ェック手段にて、１個づつ読み出し、該当発停機器の出
力レジスタに書込みその都度チェックして間違いない場
合有効とし、該制御部では、該該当発停機器の出力レジ
スタに符号が連続して少なくとも３個書き込まれると、
書き込まれた符号の示す内容に該当する動作を行なわさ
せる構成とする。
本発明は、ビル管理システム等の、ｇｔ装置に端末装置
が接続され、該端末装置には発停機器が接続され、該親
装置よりの命令にて該端末装置の出力レジスタに書き込
まれた符号により、制御部が該発停機器をオンオフする
発停機器制御システムの、誤動作の許されない発停機器
の発停機器制御方式に関する。
が接続され、該端末装置には発停機器が接続され、該親
装置よりの命令にて該端末装置の出力レジスタに書き込
まれた符号により、制御部が該発停機器をオンオフする
発停機器制御システムの、誤動作の許されない発停機器
の発停機器制御方式に関する。
ビル管理システムの発停機器としては、空調設備や電力
設備等があり、これらの設備の中には誤動作の許されな
いものがあり、誤動作の許されない発停機器に対しては
充分な対応が望まれている。
設備等があり、これらの設備の中には誤動作の許されな
いものがあり、誤動作の許されない発停機器に対しては
充分な対応が望まれている。
１例のビル管理システム及び端末装置のプロ・ツク図を
示すと第３図（Ａ）（Ｂ）に示す如くである。
示すと第３図（Ａ）（Ｂ）に示す如くである。
システムとしては、（Ａ）に示す如く、親装置（１）に
は四線１３を介して端末装置２−１゜２−２．２−３が
接続され、端末装置２−１゜２−２．２−３には夫々発
停機器３−１．３−２．３−３．３−４．３−５．３−
６が接続されている。
は四線１３を介して端末装置２−１゜２−２．２−３が
接続され、端末装置２−１゜２−２．２−３には夫々発
停機器３−１．３−２．３−３．３−４．３−５．３−
６が接続されている。
端末装置として２−１を代表例として示すと、（Ｂ）に
示す如く、プロセッサ１０．！Ｊｌ装置１とやりとりす
るインタフェース部１１．ＲＡ、Ｍ６プログラムを記４
ＢているＲＯＭ １２．発停ｎ、器毎に設けられている
出力レジスタ４−１．４−２、夫々の出力レジスタに書
き込まれた内容により発停機器３−１．３−２を夫々オ
ンオフする制御部５−１．５−２よりなっている。
示す如く、プロセッサ１０．！Ｊｌ装置１とやりとりす
るインタフェース部１１．ＲＡ、Ｍ６プログラムを記４
ＢているＲＯＭ １２．発停ｎ、器毎に設けられている
出力レジスタ４−１．４−２、夫々の出力レジスタに書
き込まれた内容により発停機器３−１．３−２を夫々オ
ンオフする制御部５−１．５−２よりなっている。
従来の発停機器制御方式では、親装置１より、オンオフ
すべき発停機器例えば３−１の接続されている端末装置
２−１に対し、発停機器３−１をオンしろとの命令を送
信する。
すべき発停機器例えば３−１の接続されている端末装置
２−１に対し、発停機器３−１をオンしろとの命令を送
信する。
端末装置２−１では、ＲＯＭ１２に格納しているプログ
ラムにより、オンしろとの命令に対し、雑音による誤動
作を防ぐ為にビット数を増加した例えば８ビツトよりな
る符号に変換して出力レジスタ４−１に書き込む。
ラムにより、オンしろとの命令に対し、雑音による誤動
作を防ぐ為にビット数を増加した例えば８ビツトよりな
る符号に変換して出力レジスタ４−１に書き込む。
すると、制御部５−１は書き込まれた符号の示す内容通
り発停機器３−１をオンとする。
り発停機器３−１をオンとする。
〔発明が解決しようとする課題］
しかしながら、端末装置では、発停機器をオンオフする
為の符号変換のプログラムを持っている為に、プロセッ
サ１０が暴走すると、発停機器をオンオフしてはならな
い時に、該プログラムにより発停機器をオンオフする符
号を出力レジスタに書き込むことがあり、発停ａ器を誤
動作する問題点がある。
為の符号変換のプログラムを持っている為に、プロセッ
サ１０が暴走すると、発停機器をオンオフしてはならな
い時に、該プログラムにより発停機器をオンオフする符
号を出力レジスタに書き込むことがあり、発停ａ器を誤
動作する問題点がある。
又出力レジスタに書き込まれた、誤動作を防ぐ為に例え
ば８ビツトとした発停機器をオンオフする符号が、少な
い確率であるが、雑音により発生した場合は誤動作し又
は書き換えられると、例えばオンの時オフと誤動作を起
こすことが生ずる問題点がある。
ば８ビツトとした発停機器をオンオフする符号が、少な
い確率であるが、雑音により発生した場合は誤動作し又
は書き換えられると、例えばオンの時オフと誤動作を起
こすことが生ずる問題点がある。
本発明は、端末装置のプロセッサ１０が暴走しても、又
出力レジスタに雑音により発停機器をオンオフする符号
が一度書き込まれても又書き込まれた符号が雑音により
書き換えられても、誤動作をしない発停機器制御方式の
提供を目的としている。
出力レジスタに雑音により発停機器をオンオフする符号
が一度書き込まれても又書き込まれた符号が雑音により
書き換えられても、誤動作をしない発停機器制御方式の
提供を目的としている。
第１図は本発明の原理プロ・ツク図である。
親装置１に、メモリ （６）及びＲＯＭ （１２）を持
つコンピュウタを有する端末装置２が接続され、該端末
装置２には発停機器３が接続され、該親装置１よりの命
令にて該端末装置２の出力レジスタ４に書き込まれた符
号の示す内容通り、制御部５が該発停機器３をオンオフ
する発停機器制御システムにおいて、 該親装置１より出力する発停機器をオンオフする命令を
、各符号が複数ビットよりなる少な（とも３個の連続符
号Ａ、Ｂ、Ｃとして該端末装置２に送信するようにする
。
つコンピュウタを有する端末装置２が接続され、該端末
装置２には発停機器３が接続され、該親装置１よりの命
令にて該端末装置２の出力レジスタ４に書き込まれた符
号の示す内容通り、制御部５が該発停機器３をオンオフ
する発停機器制御システムにおいて、 該親装置１より出力する発停機器をオンオフする命令を
、各符号が複数ビットよりなる少な（とも３個の連続符
号Ａ、Ｂ、Ｃとして該端末装置２に送信するようにする
。
そして、該端末装置２では受信した譲歩なくとも３個の
連続符号Ａ、Ｂ、Ｃをメモリ６の該当発停機器のコマン
ド格納領域７に格納し、該ＲＯＭ１２内に格納した書込
みチェック手段８にて、１個づつ読み出し、該当発停機
器の出力レジスタ４に書込みその都度チェックして間違
いない場合有効とし、該制御部５では、該該当発停機器
の出力レジスタ４に符号が連続して少なくとも３個書き
込まれると、書き込まれた符号の示す内容に該当する動
作を行なわさせる。
連続符号Ａ、Ｂ、Ｃをメモリ６の該当発停機器のコマン
ド格納領域７に格納し、該ＲＯＭ１２内に格納した書込
みチェック手段８にて、１個づつ読み出し、該当発停機
器の出力レジスタ４に書込みその都度チェックして間違
いない場合有効とし、該制御部５では、該該当発停機器
の出力レジスタ４に符号が連続して少なくとも３個書き
込まれると、書き込まれた符号の示す内容に該当する動
作を行なわさせる。
本発明によれば、端末装置には、ビット数変換のプログ
ラムは持たず、発停機器をオンオフする場合は、親装置
１より、各符号が複数ビットよりなる少なくとも３個の
連続符号Ａ、Ｂ、Ｃとして該端末装置２に送信するので
、端末装置のプロセッサ１０が暴走しても、発停機器を
オンオフする符号を出力レジスタに書き込むことはなく
なる。
ラムは持たず、発停機器をオンオフする場合は、親装置
１より、各符号が複数ビットよりなる少なくとも３個の
連続符号Ａ、Ｂ、Ｃとして該端末装置２に送信するので
、端末装置のプロセッサ１０が暴走しても、発停機器を
オンオフする符号を出力レジスタに書き込むことはなく
なる。
又端末装置では、親装置１よりの少なくとも３個の連続
符号Ａ、Ｂ、Ｃは一旦メモリ６の該当発停機器のコマン
ド格納領域７に書込み、書込みチェック手段８にて、１
個づつ読み出し、該当発停機器の出力レジスタ４に書込
まれた都度ヂエソクし、間違いない場合有効とし、間違
っている場合は以後の書込みを中断する。
符号Ａ、Ｂ、Ｃは一旦メモリ６の該当発停機器のコマン
ド格納領域７に書込み、書込みチェック手段８にて、１
個づつ読み出し、該当発停機器の出力レジスタ４に書込
まれた都度ヂエソクし、間違いない場合有効とし、間違
っている場合は以後の書込みを中断する。
制御部５では、該該当発停機器の出力レジスタ４に符号
が連続して少なくとも３個書き込まれると、言き込まれ
た符号に該当する動作を行うようにする。
が連続して少なくとも３個書き込まれると、言き込まれ
た符号に該当する動作を行うようにする。
即ち、出力レジスタ４に書き込まれた符号が雑音により
変換されると、メモリ６の該当発停機器のコマンド格納
領域７に書込まれた内容と異なるので、書込みチェック
手段８にて発見されて有効とされず、又雑音により出力
レジスタ４に、３回も発停機器をオンオフする複数ビッ
トの符号（Ａ。
変換されると、メモリ６の該当発停機器のコマンド格納
領域７に書込まれた内容と異なるので、書込みチェック
手段８にて発見されて有効とされず、又雑音により出力
レジスタ４に、３回も発停機器をオンオフする複数ビッ
トの符号（Ａ。
Ｂ、Ｃ）を発生ずることはないので雑音による誤動作は
なくなる。
なくなる。
第２図は本発明の実施例の書込みチエ・ツクプログラム
のフローチャートであり、本発明の場合は第３図の端末
装置のＲＯＭ１２に格納してあり、プロセッサ１０が読
み出して実行するものである。
のフローチャートであり、本発明の場合は第３図の端末
装置のＲＯＭ１２に格納してあり、プロセッサ１０が読
み出して実行するものである。
第３図に示す親装置１より、端末装置２−１にＩｆｆｍ
され°ζいる発停機器３−１をオンする命令を、各符号
が複数ビット（例えば８ビ・ノド）よりなる３個の連続
符号Ａ、Ｂ、Ｃとし、この連続符号Ａ。
され°ζいる発停機器３−１をオンする命令を、各符号
が複数ビット（例えば８ビ・ノド）よりなる３個の連続
符号Ａ、Ｂ、Ｃとし、この連続符号Ａ。
Ｂ、Ｃを端末装置２−１に送信した場合を例として、第
２図のプログラムのフローチャートに従つて、第３図（
Ｂ）を用いて説明する。
２図のプログラムのフローチャートに従つて、第３図（
Ｂ）を用いて説明する。
ステップ１にて、発停機器３−１の名前と、出力コード
Ａ、Ｂ、Ｃの制御コマンド°を受信する。
Ａ、Ｂ、Ｃの制御コマンド°を受信する。
すると、ステップ２にて、ＲＡＭ６の発停機器３−１の
コマンド格納領域に出力コードＡ、 ＢＣを書き込む
。
コマンド格納領域に出力コードＡ、 ＢＣを書き込む
。
次に、ステップ３にて、該コマンド格納領域からＡを読
み出しステップ４にて発停機器３−１の出力レジスタ４
−１にＡを書き込む。
み出しステップ４にて発停機器３−１の出力レジスタ４
−１にＡを書き込む。
次は、ステップ５にて、出力レジスタ４−１より書き込
まれている内容を読み出し、Ａであるかを確認し、正し
ければステップ６に進み、該コマンド格納領域からＢを
読み出しステップ７にて発停機器３−１の出力レジスタ
４−１にＢを書き込む。
まれている内容を読み出し、Ａであるかを確認し、正し
ければステップ６に進み、該コマンド格納領域からＢを
読み出しステップ７にて発停機器３−１の出力レジスタ
４−１にＢを書き込む。
尚ステップ５にて、確認した内容がＡでなければステッ
プ１３に進みリセ・ノドする。
プ１３に進みリセ・ノドする。
次は、ステップ８にて、出力レジスタ４−１より書き込
まれている内容を読み出し、Ｂであるかを確認し、正し
ければステップ９に進み、該コマンド格納領域からＣを
読み出しステップ１０にて発停機器３−１の出力レジス
タ４−１にＣを書き込む。
まれている内容を読み出し、Ｂであるかを確認し、正し
ければステップ９に進み、該コマンド格納領域からＣを
読み出しステップ１０にて発停機器３−１の出力レジス
タ４−１にＣを書き込む。
尚ステップ８にて、確認した内容がＢでなければステッ
プ１４に進みリセットする。
プ１４に進みリセットする。
次は、ステップ１１にて、出力レジスタ４−１より書き
込まれている内容を読み出し、ＣであるかをｌＩｎ認し
、正しければステップ１２に進み、ＲＡＭ６の該コマン
ド格納領域の出力コードＡ、Ｂ。
込まれている内容を読み出し、ＣであるかをｌＩｎ認し
、正しければステップ１２に進み、ＲＡＭ６の該コマン
ド格納領域の出力コードＡ、Ｂ。
Ｃをリセットするが、ステップ１１にて正しいと確認さ
れた時は、出力レジスタ４−１にはリセットされずにＡ
、Ｂ、Ｃと３回で書き込まれたので、ステップ１６に示
す如く制御部５−１は発停機器３−１をＡ、Ｂ、Ｃの示
す内容に従ってオンとする。
れた時は、出力レジスタ４−１にはリセットされずにＡ
、Ｂ、Ｃと３回で書き込まれたので、ステップ１６に示
す如く制御部５−１は発停機器３−１をＡ、Ｂ、Ｃの示
す内容に従ってオンとする。
尚ステップ１１にて、確認した内容がＣでなければステ
ップ１５に進みリセットする。
ップ１５に進みリセットする。
即ち、端末装置には、ビット数変換のプログラムは持た
ないので、端末装置のプロセッサ１ｏが暴走しても、発
停機器をオンオフする符号を出力レジスタに書き込むこ
とはないので誤動作することはな（、又出力レジスタ４
に書き込まれた符号が雑音により変換されると、ＲＡＭ
６の該当発停機器のコマンド格納領域７に書込まれた内
容と異なるので、書込みチェックプログラムにて発見さ
れてリセットされ、又雑音により出力レジスタ４に、３
回も発停機器をオンオフする複数ビットの符号（Ａ、Ｂ
、Ｃ）を発生することはないので雑音による誤動作はな
くなる。
ないので、端末装置のプロセッサ１ｏが暴走しても、発
停機器をオンオフする符号を出力レジスタに書き込むこ
とはないので誤動作することはな（、又出力レジスタ４
に書き込まれた符号が雑音により変換されると、ＲＡＭ
６の該当発停機器のコマンド格納領域７に書込まれた内
容と異なるので、書込みチェックプログラムにて発見さ
れてリセットされ、又雑音により出力レジスタ４に、３
回も発停機器をオンオフする複数ビットの符号（Ａ、Ｂ
、Ｃ）を発生することはないので雑音による誤動作はな
くなる。
以上詳細に説明せる如く本発明によれば、端末装置のプ
ロセッサの暴走及び雑音による誤動作がなくなるので、
誤動作の許されない発停機器を制御出来る効果がある。
ロセッサの暴走及び雑音による誤動作がなくなるので、
誤動作の許されない発停機器を制御出来る効果がある。
第１図は本発明の原理ブロック図、
第２図は本発明の実施例の書込みチェックプログラムの
フローチャート、 第３図は１例のビル管理システム及び端末装置のブロッ
ク図である。 図において、 １は親装置、 ２．２−１．２−２．２−３は端末装置、３−１〜３−
６は発停機器、 ４．４−１．４−２は出力レジスタ、 ５．５−１．５−２は制御部、 ６はメモリ、ＲＡＭ、 ７はコマンド格納領域、 ８は書込みチェック手段、 １０はプロセッサ、 １１はインタフェース部、 １２はＲＯＭを示す。
フローチャート、 第３図は１例のビル管理システム及び端末装置のブロッ
ク図である。 図において、 １は親装置、 ２．２−１．２−２．２−３は端末装置、３−１〜３−
６は発停機器、 ４．４−１．４−２は出力レジスタ、 ５．５−１．５−２は制御部、 ６はメモリ、ＲＡＭ、 ７はコマンド格納領域、 ８は書込みチェック手段、 １０はプロセッサ、 １１はインタフェース部、 １２はＲＯＭを示す。
Claims (1)
- 【特許請求の範囲】 親装置（１）に、メモリ（６）及びＲＯＭ（１２）を持
つコンピュウタを有する端末装置（２）が接続され、該
端末装置（２）には発停機器（３）が接続され、該親装
置（１）よりの命令にて該端末装置（２）の出力レジス
タ（４）に書き込まれた符号の示す内容通り、制御部（
５）が該発停機器（３）をオンオフする発停機器制御シ
ステムにおいて、 該親装置（１）より出力する発停機器をオンオフする命
令を、各符号が複数ビットよりなる少なくとも３個の連
続符号Ａ、Ｂ、Ｃとして該端末装置（２）に送信し、該
端末装置（２）では受信した該少なくとも３個の連続符
号Ａ、Ｂ、Ｃを該メモリ（６）の該当発停機器のコマン
ド格納領域（７）に格納し、該ＲＯＭ（１２）内に格納
した書込みチェック手段（８）にて、１個づつ読み出し
、該当発停機器の出力レジスタ（４）に書込みその都度
チェックして間違いない場合有効とし、該制御部（５）
では、該該当発停機器の出力レジスタ（４）に符号が連
続して少なくとも３個書き込まれると、書き込まれた符
号の示す内容に該当する動作を行なわさせるようにした
ことを特徴とする発停機器制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63271356A JPH02116933A (ja) | 1988-10-27 | 1988-10-27 | 発停機器制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63271356A JPH02116933A (ja) | 1988-10-27 | 1988-10-27 | 発停機器制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02116933A true JPH02116933A (ja) | 1990-05-01 |
Family
ID=17498930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63271356A Pending JPH02116933A (ja) | 1988-10-27 | 1988-10-27 | 発停機器制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02116933A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05143032A (ja) * | 1991-11-22 | 1993-06-11 | Toshiba Corp | 操作装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5134320B1 (ja) * | 1970-12-30 | 1976-09-25 | ||
| JPS5710844A (en) * | 1980-06-25 | 1982-01-20 | Toshiba Corp | Control device of compound computer |
-
1988
- 1988-10-27 JP JP63271356A patent/JPH02116933A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5134320B1 (ja) * | 1970-12-30 | 1976-09-25 | ||
| JPS5710844A (en) * | 1980-06-25 | 1982-01-20 | Toshiba Corp | Control device of compound computer |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05143032A (ja) * | 1991-11-22 | 1993-06-11 | Toshiba Corp | 操作装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02189663A (ja) | 入出力データ転送方式 | |
| JPH02116933A (ja) | 発停機器制御方式 | |
| JPH02500692A (ja) | マルチプロセッサコンピュータにおける演算要素の統合 | |
| JP2888654B2 (ja) | データ入力制御方式 | |
| JPS58141500A (ja) | メモリ管理保護方式 | |
| JPS62117054A (ja) | 入出力装置状態確認方式 | |
| JPS6020779B2 (ja) | 複合形電子計算機システム | |
| JPH11338712A (ja) | 割込順序保存回路 | |
| JPS6253046A (ja) | 産業用ロボツトのデ−タ通信装置 | |
| JPS597971B2 (ja) | 入出力装置の制御方式 | |
| JPH02173843A (ja) | メモリ構成設定方法 | |
| JPH0576821B2 (ja) | ||
| JPS61264435A (ja) | 遠隔制御方式 | |
| JPS62114047A (ja) | 記憶装置 | |
| JPH01250118A (ja) | データ処理システム | |
| JPH02148156A (ja) | 入出力制御方式 | |
| JPS63249243A (ja) | 二次記憶情報セ−ブ方式 | |
| JPH03154951A (ja) | データ処理装置 | |
| JPH03246604A (ja) | プログラマブルコントローラシステムの入出力情報伝送方式 | |
| JPS6121556A (ja) | バス選択装置 | |
| JPH01131932A (ja) | データ転送装置 | |
| JPH0255819B2 (ja) | ||
| JPS63268333A (ja) | デ−タ受信制御装置 | |
| JPS59189462A (ja) | システム構成状態読出し方式による情報処理システム | |
| JPH01113838A (ja) | チエツク方式 |