JPH02148156A - 入出力制御方式 - Google Patents

入出力制御方式

Info

Publication number
JPH02148156A
JPH02148156A JP30173088A JP30173088A JPH02148156A JP H02148156 A JPH02148156 A JP H02148156A JP 30173088 A JP30173088 A JP 30173088A JP 30173088 A JP30173088 A JP 30173088A JP H02148156 A JPH02148156 A JP H02148156A
Authority
JP
Japan
Prior art keywords
command
input
output control
data
block data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30173088A
Other languages
English (en)
Inventor
Yoshio Murayama
村山 義雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP30173088A priority Critical patent/JPH02148156A/ja
Publication of JPH02148156A publication Critical patent/JPH02148156A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、ホストCPUからのコマンドの内容に応じ
た入出力制御を行なう入出力制御方式(従来の技術) 一般に、入出力装置の制御は、ホストCPUの制御の下
で入出力(Ilo)コントローラによって行なわれてい
る。すなわち、I10コントローラは、ホストCPUか
らコマンドを受取り、そのコマンドの内容に応じた入出
力制御を実行する。
この場合、転送すべきデータがある場合は、そのコマン
ド処理に続いてデータ転送を行なう。そして、このよう
なコマンド処理が終了すると、I10コントローラはC
PUに対して処理の終了通知を行ない、CPUから次の
コマンドが送られるのを待つ。CPUでは、I10コン
トローラにコマンドを渡した後、I10コントローラか
らそのコマンド処理の終了通知が送られて来るのを待つ
。そして、終了通知を受取ると、次のコマンドをI10
コントローラに渡すための処理を行なう。
このように、従来の入出力制御方式においては、夏10
コントローラの起動、および!10コントローラからの
終了通知に対する処理を各コマンド毎に行なう必要があ
る。このため、CPUが110コントローラを監視する
時間が長くなるので、CPUによるデータ処理効率が低
下される欠点があった。
そこで、最近ではCPUがコマンドおよびデータを複数
個まとめてI10コントローラに渡し、I10コントロ
ーラがそれを1個づつ切り分けしながら入出力制御を行
なう方式が採用され始めている。この方式では、1回の
起動で複数のコマンドに応じた入出力制御を実行でき、
CPUによるデータ処理効率を高めることができる。し
かしながら、I10コントローラがコマンドを1個づつ
切り分けるためには、各コマンド毎にそのコマンドに対
陣するデータの長さを示すレングス情報を付加する必要
があり、データ形式が複雑化される。
このため、ホストCPUがデータの対陣しないコマンド
に対して別のコマンドのデータを付加する等のブロッキ
ングのミスが発生し易くなると共に、I10コントロー
ラによるコマンドの切り分は処理に誤りが発生すること
がある。したがって、コマンドおよびデータをまとめて
I10コントロラに送出する場合には、入出力制御の誤
動作が発生し易く、信頼性が低い欠点があった。
(発明が解決しようとする課題) この発明は前述の事情に鑑みなされたもので、従来では
コマンドおよびデータを複数個まとめて人出力制御装置
に送出するとブロッキングのミス等によって入出力制御
に誤動作が生じた点を改善し、正しいコマンドに応じた
入出力制御のみを実行できるようにして、信頼性の高い
入出力制御を実現できる入出力制御方式を提供すること
を目的とする。
[発明の構成] (課題を解決するための手段) この発明による入出力制御方式は、コマンドとそのコマ
ンドに対陣するデータの長さを示すレングス情報とを含
むブロックデータを複数個一度に出力するホストCPU
と、このホストCPUから一度に出力された複数のブロ
ックデータを記憶し、各ブロックデータに含まれるレン
グス情報に基づいてその複数のブロックデータからブロ
ックデータを1個づつ取出してそのブロックデータにで
あって、前記入出力制御装置は、前記各コマンドの内容
に基づいて各コマンドをデータの対陣するコマンドとデ
ータの対陣しないコマンドとに種別できるようにしたコ
マンドテーブルを具備し、このコマンドテーブルによる
コマンドの種別結果とそのコマンドに対応したレングス
情報によるコマンドの種別結果が一致した場合のみ前記
入出力制御の実行が許可されることを特徴とする。
(作用) この入出力制御方式にあっては、コマンドテーブルによ
って各コマンドをデータの対陣するコマンドとデータの
対陣しないコマンドとに種別することができる。このコ
マンドテーブルによるコマンドの種別結果とそのコマン
ドに対応したレングス情報によるコマンドの種別結果が
一致しない場合は、ブロッキングにミスが生じたと見な
すことができる。したがって、コマンドテーブルとレン
グス情報の種別結果が一致した場合のみ人出力制御装置
を許可することによって、信頼性の高い入出力制御方式
が実現できる。
(実施例) 以下、図面を参照してこの発明の詳細な説明する。
第1図にこの発明の一実施例に係る入出力制御方式のシ
ステム構成を示す。第1図において、■はシステム全体
の制御を司るホストCPUであり、このホストCPUI
はシステムバス2を介してメインメモリ3およびI10
コントローラ4に接続されている。メインメモリ3には
、ホストCPU1の制御動作を実行するための種々のプ
ログラムやデータが格納されている。I10コントロー
ラ4は、ホストCPUIからの指示に基づき入出力装置
12の動作制御すなわち入出力制御を行なう。
I10コントローラ4は、チャネルインターフェース5
、マイクロプロセッサ6、ローカルメモリ7、ローカル
バス8、デバイス制御部9、およびドライバ/レシーバ
10により構成されている。
このI10コントローラ4内の各種装置の制御を司るマ
イクロプロセッサ6は、ローカルバス8を介してチャネ
ルインターフェース5、ローカルメモリ7、デバイス制
御部9に接続されている。チャネルインターフェース5
は、ホストCPUIまたはメインメモリ3と!10コン
トローラ4間におけるコマンド、ステータス、割込み、
およびデータの転送を制御する。ローカルメモリ7は、
マイクロプロセッサ6を動かすためのプログラムやホス
トCPUIからのコマンドおよびデータを格納すると共
に、後述するコマンドテーブルを格納している。デバイ
ス制御部9は、マイクロプロセッサ6の指示に基づいて
I10コントローラ4と110装置12間におけるコマ
ンド、ステータス、およびデータ等の転送を制御する。
ドライバ/レシーバlOは、I10インターフェース1
1を介してI10コントローラ4とI10装置12間の
信号の送受を行なう。
このシステムにおいて、ホストCPUIは、レングス情
報/コマンド/データ、あるいはレングス情報/コマン
ドを1ブロツクとした複数のブロックデータを一度にI
10コントローラ4に出力する。この場合、レングス情
報はブロックブタに含まれるデータのデータ長を示して
いる。
110コントローラ4は、ホストcputから1度に出
力された複数のブロックデータ(ルコード分)をローカ
ルメモリ7に格納する。そして、その各ブロックデータ
に含まれるレングス情報に基づいてルコード分のブロッ
クデータからブロックデータを1個づつ切り分ける。
第2図には、■10コントローラ4にスタックされた状
態のルコード分のブロックデータのデータフォーマット
が示されている。第2図において、レングス情報LL/
コマンドCtは第1番目のブロックデータを構成するも
のであり、またレングス情報Ln−1/コマンドCn−
1/データD n−1は第n−1番目のブロックデータ
を構成している。
第3図にはローカルメモリ7に格納されているコマンド
テーブルが示されている。このコマンドテーブルは、各
コマンドの内容すなわちコマンドコードに基づいて各コ
マンドをデータが附随するコマンド、データが附随しな
いコマンド、あるいはI10装置12に受付けられない
不当コマンドに種別するものである。第2図においては
、コマンドテーブルCTが「00」の場合を不当コマン
ド、CTが「01」の場合をデータ無しコマンド、CT
が「02」の場合をデータ有りコマンドとして割当てて
いる。すなわち、コマンドコードCが「00」、「OA
」〜「OF」、「FE」、「FF」のコマンドは不当コ
マンドであり、またコマンドコードCがr01J〜「0
9」のコマンドはデータ無しコマンドであり、コマンド
コードCが「10」〜「16Jのコマンドはデータ有り
コマンドである。このようなコマンドコードによるコマ
ンドの種別割当てはシステムの制御内容によって予め決
定されるものであり、第3図の割当てはその一例である
次に、第1図に示したシステムの入出力制御動作を説明
する。まず、ホストCPUIから第2図に示したような
ルコード分のブロックデータが一度に出力され、そのル
コード分のブロックデータがI10コントローラ4のロ
ーカルメモリ7に格納される。次いで、デバイス制御部
9はI10装置12から送られるステータスをチエツク
し、I10装置12がコマンドおよびデータを受入れら
れる状態になっているか否かを判別する。受入れられる
状態になっている時には、I10コントローラ4は!1
0装置12に対して入出力制御のサービスを開始する。
通常、I10装置12へのサービスは、コマンドの送出
から始められるが、このシステムにおいてはコマンドの
送出に先立って前述のコマンドテーブルとレングス情報
とを利用したコマンドの真偽の判定処理が実行される。
この判定処理のフローチャートを第4図に示す。
第4図のフローチャートに示されているように、I10
コントローラ4は、レングス情報に基ツいてブロックデ
ータを切り分けた後、まずそのレングス情報りが0であ
るか否かを判断する(ステップAt)。L−0であれば
データ無しを意味しているので、コマンドコードでコマ
ンドテーブルをアクセスすることによってそのコマンド
の種別がCT−01であるか否かが判断される(ステッ
プA2)。CT−01であれば、ステップAIにおける
コマンドの種別結果とステップA2おけるコマンドの種
別結果が一致することになるので、ステップA5のコマ
ンド処理が実行される。また、CT−01でない場合に
は、誤ったコマンドと判断できるので、そのコマンドに
対する処理は実行せずにステップA4のエラー処理、例
えばホストCPUIへの異常報告が行われる。
また、ステップAtの判断の結果、L−0でない場合に
はデータ有りを意味しているので、コマンドコードでコ
マンドテーブルをアクセスすることによってそのコマン
ドの種別がCT−02であるか否かが判断される(ステ
ップA3)。CT−02であれば、ステップAlにおけ
るコマンドの種別結果とステップA3おけるコマンドの
種別結果が一致することになるので、ステップA5のコ
マンド処理が実行される。また、CT−02でない場合
には、誤ったコマンドと判断できるので、そのコマンド
に対する処理は実行せずにステップA4のエラー処理、
例えばホストCPUIへの異常報告が行われる。
このようにこのシステムにおいては、コマンド処理の実
行に先立ち、コマンドテーブルとレングス情報とを利用
して各ブロックデータの内容の真偽が判定される。そし
て、正しいブロックデータに含まれるコマンドだけが入
出力処理の対象になる。したがって、ブロッキングのミ
ス等が発生しても誤った入出力制御が行われなくなり、
信頼性の高い入出力制御システムが実現できる。
尚、第4図のフローチャートでは、コマンドテーブルC
Tが「00」すなわちコマンドが不当コマンドか否かの
判定処理については示してないが、この判定処理は例え
ばステップAIの前に実行することができる。この場合
、CTが「00」の場合はステップA4のエラー処理が
実行され、CTが「00」でない場合にはステップAI
の処理が実行される。
[発明の効果] 以上のようにこの発明によれば、正しいコマンドに応じ
た入出力制御のみを実行できるようになり、信頼性の高
い入出力制御を実現することができる。
【図面の簡単な説明】
第1図はこの発明の一実施例に係る入出力制御方式を実
現するためのシステム構成を示すブロック図、第2図は
第1図に示したシステムで使用されるブロックデータの
データフォーマットを説明するための図、第3図は第1
図に示したシステムに設けられたローカルメモリに格納
されるコマンドテーブルを示す図、第4図は第1図に示
したシステムの入出力制御動作を説明するフローチャー
トである。 l・・・ホストCPU、4・・・I10コントローラ、
6・・・マイクロプロセッサ、7・・・ローカルメモリ
、9・・・デバイス制御部、12・・・I10装置。 出願人代理人 弁理士 鈴江武彦 第 図

Claims (1)

  1. 【特許請求の範囲】 コマンドとそのコマンドに附随するデータの長さを示す
    レングス情報とを含むブロックデータを複数個一度に出
    力するホストCPUと、このホストCPUから一度に出
    力された複数のブロックデータを記憶し、各ブロックデ
    ータに含まれるレングス情報に基づいてその複数のブロ
    ックデータからブロックデータを1個づつ取出してその
    ブロックデータに含まれるコマンドの内容に応じた入出
    力制御を順次実行する入出力制御装置とを含む入出力制
    御方式であって、 前記入出力制御装置は、前記各コマンドの内容に基づい
    て各コマンドをデータの附随するコマンドとデータの附
    随しないコマンドとに種別できるようにしたコマンドテ
    ーブルを具備し、このコマンドテーブルによるコマンド
    の種別結果とそのコマンドに対応したレングス情報によ
    るコマンドの種別結果が一致した場合のみ前記入出力制
    御の実行が許可されることを特徴とする入出力制御方式
JP30173088A 1988-11-29 1988-11-29 入出力制御方式 Pending JPH02148156A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30173088A JPH02148156A (ja) 1988-11-29 1988-11-29 入出力制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30173088A JPH02148156A (ja) 1988-11-29 1988-11-29 入出力制御方式

Publications (1)

Publication Number Publication Date
JPH02148156A true JPH02148156A (ja) 1990-06-07

Family

ID=17900468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30173088A Pending JPH02148156A (ja) 1988-11-29 1988-11-29 入出力制御方式

Country Status (1)

Country Link
JP (1) JPH02148156A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59113542A (ja) * 1982-12-21 1984-06-30 Mitsubishi Electric Corp 磁気記録再生装置
JPS62263787A (ja) * 1986-05-10 1987-11-16 Sony Corp 再生装置
JPH07143433A (ja) * 1993-11-16 1995-06-02 Canon Inc 再生装置及び記録再生装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59113542A (ja) * 1982-12-21 1984-06-30 Mitsubishi Electric Corp 磁気記録再生装置
JPS62263787A (ja) * 1986-05-10 1987-11-16 Sony Corp 再生装置
JPH07143433A (ja) * 1993-11-16 1995-06-02 Canon Inc 再生装置及び記録再生装置

Similar Documents

Publication Publication Date Title
US9473273B2 (en) Memory system capable of increasing data transfer efficiency
JPH02148156A (ja) 入出力制御方式
JPS6146543A (ja) 転送装置の障害処理方式
US5652837A (en) Mechanism for screening commands issued over a communications bus for selective execution by a processor
JPS62117054A (ja) 入出力装置状態確認方式
JPH06202879A (ja) 割込み処理方法
JPS6111867A (ja) インタフエ−ス制御における異常処理方式
JPS59119451A (ja) 電子計算機システムの診断方式
JPS58195915A (ja) チヤネル装置のエラ−処理方式
JP2646002B2 (ja) 入出力装置の機番誤り検出方式
JPH0431947A (ja) インタフェース制御装置
JPH06266648A (ja) データ転送制御方式
JPH01312658A (ja) 計算機システム
JPH05100968A (ja) 入出力処理装置
JPS60178544A (ja) プログラムエラ−処理方式
JPS62114047A (ja) 記憶装置
JPS648379B2 (ja)
JPH05225112A (ja) 情報処理装置
JPS6230464B2 (ja)
JPS5850055A (ja) 記憶装置の障害処理方式
JPS61267152A (ja) エラ−原因表示方式
JPS6322339B2 (ja)
JPS63304356A (ja) Dmaデ−タ転送の正常性検査方式
JPH0619727A (ja) パッケージ実装チェック制御方式
JPS62182952A (ja) 磁気デイスク制御装置