JP7012915B2 - コントローラ - Google Patents
コントローラ Download PDFInfo
- Publication number
- JP7012915B2 JP7012915B2 JP2021558771A JP2021558771A JP7012915B2 JP 7012915 B2 JP7012915 B2 JP 7012915B2 JP 2021558771 A JP2021558771 A JP 2021558771A JP 2021558771 A JP2021558771 A JP 2021558771A JP 7012915 B2 JP7012915 B2 JP 7012915B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- cpu
- unit
- authority
- peripheral device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/079—Root cause analysis, i.e. error or fault diagnosis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/27—Built-in tests
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
Description
コントローラとは例えば、PLC(Programmable Logic Controller)である。
なお、複数のCPU装置による一斉の並列実行の場合であっても、周辺装置に対する書き込みについては、いずれか1つのCPU装置、すなわち管理装置のみ行うことが一般的である。この理由は次のようである。複数のCPU装置が、周辺装置へ書き込みをできる場合、書き込みのタイミング如何によっては、いずれかのCPU装置が書き込んだ指令が実行されないまま、別のCPU装置がその指令を上書きする可能性があるためである。
複数のセントラル・プロセッシング・ユニット装置と、
複数のセントラル・プロセッシング・ユニット装置からデータが読み出される周辺装置と、
を備える。
前記複数のセントラル・プロセッシング・ユニット装置は、
前記周辺装置を管理する第1権限を持つセントラル・プロセッシング・ユニット装置である管理装置と、エラーが発生した前記周辺装置の前記エラーを診断する権限であって、前記第1権限よりも下位の権限である第2権限を持つセントラル・プロセッシング・ユニット装置である一般装置とを含み、
前記一般装置は、
前記周辺装置からデータを読み出す読み出し部と、
前記周辺装置からのデータ読み出しが失敗したときに、前記周辺装置の診断を前記第2権限に基づいて実行する診断部と、
を備え、
前記管理装置は、
前記診断を契機として、前記周辺装置のエラーを示すエラー通知を受信する通信部と、
前記エラー通知を受信したときに、前記周辺装置のエラーに前記第1権限に基づき対処する対処部と、
を備える。
(1)管理装置とは、周辺装置を管理する第1権限を持つCPU装置である。
(2)一般装置とは、エラーが発生した周辺装置のエラーを診断する権限であって、第1権限よりも下位の権限である第2権限を持つCPU装置である。
例えば、第1権限は周辺装置への書き込みが認められる権限である。第2権限は周辺装置への書き込みはできない権限であり、周辺装置からエラーコードの読み出しが認められる権限である。
図1~図6を参照して実施の形態1のコントローラ10を説明する。実施の形態1のコントローラでは、元になる制御プログラムから分割された制御プログラム121を各CPU装置が並列実行する際に、周辺装置のエラーを検出したCPU装置100は、他のCPU装置100に対してエラーを通知する。これにより管理装置は、迅速に周辺装置のエラー発生を知ることができる。以下に図を参照してコントローラ10を説明する。
図1は、実施の形態1のコントローラ10のハードウェア構成を示す。コントローラ10は、複数のCPU装置100と、複数のCPU装置100からデータが読み出される周辺装置200と、を備える。コントローラ10では、後述する制御プログラムを格納した複数のCPU装置100と、複数の周辺装置とが、バス400を介して接続されている。CPU装置とは、格納している制御プログラムを周期的に実行する装置である。周辺装置とは、CPU装置とは異なる装置との通信により、データの入出力をおこなう装置である。図1では、3台のCPU装置100が、識別子である#1、#2及び#3で識別されている。以下、CPU装置100をCPU装置#1のように表記する場合がある。図1では、2台の周辺装置200が、識別子である#1及び#2で識別されている。
(1)エラーコードの読み出し。
(2)エラーコードの内容がaaである場合には、CPU装置100は管理装置であるCPU装置#1に、割込みを伴うエラー通知を送信する。エラーコードの「aa」は、ある特定のエラーコードを意味する。
(3)読み出されたエラーコードが「aa」以外の場合には、CPU装置100は、管理装置であるCPU装置#1にエラー通知を送信せず、処理を継続する。
(1)エラーコードの読み出し。
(2)エラーコードの内容がbbである場合には、CPU装置100は、すべてのCPU装置100に、割込みを伴うエラー通知を送信する。「bb」とは、「aa」と異なる、ある特定のエラーコードを意味する。
(3)読み出されたエラーコードが「bb」以外の場合には、CPU装置100は、エラー通知を送信せず、処理を継続する。
図5は、エラー検出部112の動作を示すフローチャートである。
図6は、実施の形態1のコントローラ10の動作を示す。図6の枠711,712,713,714,715,716で示すイベントは、周期的でない処理を示している。後述する図8の枠721,722,723,724,725で示すイベント、図9の枠731,732,733,734,735,736,737,738,739で示すイベント、及び図14の枠741,742,743,744,745,746で示すイベントも、周期的でない処理を示している。
図5及び図6を参照して、コントローラ10の動作を説明する。以下の説明では、図1において、I/O装置#1にエラーが発生した場合を想定し、コントローラ10の動作を説明する。
ステップS11において、エラー検出部112が、読み出し部111のデータ読み出しが成功したかどうかを判定する。成功の場合、処理は終了し、失敗の場合、処理はステップS12に進む。
ステップS12において、エラー検出部112は、自身のCPU装置が、I/O装置#1の管理装置かどうかを、エラー処理情報122を参照して判定する。管理装置の場合、処理はステップS13に進み、管理装置でない場合、処理はステップS14に進む。
ステップS13において、管理装置のエラー検出部112は、予め設定されているエラー対処方法を実行する。
ステップS14において、一般装置のエラー検出部112は、エラー処理情報122の「簡易診断処理」を参照して、I/O装置#1に簡易診断処理を実行する。
CPU装置100に格納する制御プログラム121の設計者は、予めI/O装置のエラーによる、コントローラ10が使用されるシステムへの影響を考慮して、ステップS13で述べた、管理装置が行うべきエラー対処方法を決定しておく。また、制御プログラム121の設計者は、エラー処理情報122の内容を予め定義し、各CPU装置100の補助記憶装置130に設定しておく。システムが稼働した後、各CPU装置100のエラー検出部112は、図5の処理を周期的に実行する。図5のステップS14の簡易診断処理の内容は、図4のエラー処理情報122の「簡易診断処理」である。ステップS14の簡易診断処理は、一般装置のCPU装置100に許容される第2権限の範囲内で可能な、簡易な処理である。
ステップS21において、CPU装置#1の読み出し部111が、I/O装置#1の外部入出力装置250の読み出しに成功する。
ステップS22において、CPU装置#1による読み出しに成功の直後に、I/O装置#1にエラーが発生する。エラー発生以前では、CPU装置#1、CPU装置#2及びCPU装置#3は、I/O装置#1の外部入出力装置250に入力される入力情報を順番に参照する。この状態では、CPU装置#1、CPU装置#2及びCPU装置#3は、それぞれの有する制御プログラム121を並列に実行している。
ステップS23において、エラー発生後に、CPU装置#2の読み出し部111が、I/O装置#1の入力情報を参照する。I/O装置#1にはエラーが発生しているので、CPU装置#2の読み出し部111は読み出しに失敗する。CPU装置#2のエラー検出部112は、読み出し部111の読み出しの失敗を検出する。エラー処理情報122に示すように、CPU装置#2はI/O装置#1の管理装置ではない。
ステップS24において、一般装置であるCPU装置#2のエラー検出部112は、簡易診断処理による診断の実行として、周辺装置200であるI/O装置#1からエラーコードの読み出しを実行し、エラーコードを読み出したときに、エラー通知を管理装置であるCPU装置#1に送信する。具体的には以下のようである。CPU装置#2では、診断部であるエラー検出部112は、I/O装置#1の読み出しの失敗を検出すると、図5のフローチャートに示すように、エラー処理情報122に従って、I/O装置#1に対する簡易診断処理を実行する。ステップS24では、エラー検出部112は、I/O装置#1から、エラーコード「aa」を取得したとする。
ステップS25において、エラーコードが「aa」であるので、CPU装置#2のエラー検出部112は、I/O装置#1の管理装置であるCPU装置#1に、エラーの発生を知らせるエラー通知601を送信する。通信部113は、一般装置であるCPU装置#2による簡易診断処理による診断を契機として、周辺装置200であるI/O装置#1のエラーを示すエラー通知601を受信する。
ステップS26において、管理装置であるCPU装置#1では、エラー通知601の受信を契機として、制御プログラム121の実行中に割り込みが発生し、CPU装置#1のエラー検出部112は、I/O装置#1のエラー対処方法を最優先で実行する。管理装置によるエラー対処方法は、周辺装置の諸元あるいはエラー内容によって様々である。図6では、管理装置であるCPU装置#1は、I/O装置#1のエラーコード内容を確認した上で、対処方法を決定する。
コントローラ10では、すべてのCPU装置100がエラー処理情報122を有している。エラー処理情報122には、一般装置に許容される第2権限の範囲内で実行の可能な簡易診断処理が定義されている。簡易診断処理によりエラー通知601が管理装置に送信される。
よって一般装置のCPU装置100が、エラー処理情報122に基づく簡易診断処理を行うことで、周辺装置がエラー発生した際に、管理装置は次の読み出し周期を待つことなく、周辺装置のエラーを知ることができる。
したがって、複数のCPU装置が、並列化技術で分割された比較的結合度が高い制御プログラムを並列実行する際に、周辺装置にエラー発生がしてから、管理装置であるCPU装置が周辺装置のエラーを検出するまでの時間を、短縮できる。
図7及び図8を参照して、実施の形態2を説明する。
図7は、実施の形態2のI/O装置の構成を示す。
図8は、実施の形態2のコントローラ10の動作を示す。図7のI/O装置200は、図3のI/O装置200と比較すると、機能要素として同報送信部212を備えている。CPU装置100の構成は実施の形態1の図2と同じである。またコントローラ10の構成は図1と同じである。
図8を参照して、コントローラ10の動作を説明する。図8のステップS31からステップS34は、図6のステップS31からステップS34と、同一である。なお、CPU装置#1,CPU装置#2及びCPU装置#3は、図5の処理を実行する。
ステップS32において、CPU装置#1による読み出しに成功の直後に、I/O装置#1にエラーが発生する。
ステップS33において、エラー発生後に、一般装置であるCPU装置#2の読み出し部111が、I/O装置#1の読み出しとして、I/O装置#1の入力情報を参照する。
ステップS34において、CPU装置#2のエラー検出部112は、読み出し部111による読み出しの失敗を検出し、エラー処理情報122の定義に従って、簡易診断処理を実行する。エラー処理情報122に従って、CPU装置#2のエラー検出部112は、I/O装置#1にエラーコード読み出し要求を送信する。
ステップS35において、周辺装置であるI/O装置#1の同報送信部212は、一般装置によって簡易診断処理による診断が実行されたときに、エラー通知601を、複数のCPU装置100に同報送信する。I/O装置#1の同報送信部212は、エラーコード読み出し要求を受信すると、すべてのCPU装置100に、エラー通知601に相当するエラーコードの読み出し結果を、通信インタフェース装置240を介して同報送信する。このとき、I/O装置#1の同報送信部212は、自身のエラー状況に応じて、同報送信するCPU装置100を限定しても良いし、管理装置であるCPU装置#1に、直接、エラー通知601を送信しても良い。エラー通知601が、割り込みを伴っても良い。
実施の形態2のコントローラ10ではI/O装置が、エラーコードの読み出し結果を、エラー通知601として、すべてのCPU装置に同報送信する。よって、I/O装置が応答可能な状況では、管理装置は一般装置からエラー通知601を待つことなく、I/O装置からエラー通知を受信できるので、実施の形態1に対して、更に、管理装置のエラー検出時間を短縮できる。
図9を参照して実施の形態3のコントローラ10を説明する。実施の形態3のコントローラ10の構成は、実施の形態1のコントローラ10と同一である。実施の形態3では管理装置が、一般装置の送信するエラー通知601の示す内容を集約する。管理装置は、集約結果に基づき、エラーの発生したI/O装置に、エラー対処方法を実行する。
このとき、管理装置のエラー検出部112は、すべてのCPU装置100からエラー通知601を受信するまで待つことなく、自身がエラー対処可能な状態に到達したときに、エラーに対処しても良い。
図9は実施の形態3のコントローラ10の動作を示す。図9を参照して、コントローラ10の動作を説明する。図9のステップS41からステップS44は、図6のステップS21からステップS24と同一である。CPU装置#1,CPU装置#2及びCPU装置#3は、図5の処理を実行する。
ステップS41において、CPU装置#1の読み出し部111が、I/O装置#1の外部入出力装置250の読み出しに成功する。
ステップS42において、CPU装置#1による読み出しに成功の直後に、I/O装置#1にエラーが発生する。
ステップS43において、I/O装置#1にエラー発生後に、一般装置であるCPU装置#2の読み出し部111が、データ読み出しにより、I/O装置#1の入力情報を参照する。
ステップS44において、CPU装置#2のエラー検出部112は、読み出し部111による読み出しの失敗を検出し、エラー処理情報122に基づき、I/O装置#1に、簡易診断処理を実行する。
ステップS45において、CPU装置#2のエラー検出部112は、エラーコードを含むエラー通知601を、管理装置であるCPU装置#1に送信する。
ステップS46において、CPU装置#1のエラー検出部112は、CPU装置#2及びCPU装置#3に、管理通知602を送信する。
ステップS47において、I/O装置#1のエラーは重篤なエラーに遷移する。
ステップS48において、CPU装置#3の読み出し部111が、I/O装置#1のデータ読み出しを実行する。I/O装置#1にはエラーが発生しているので、読み出し部111は読み出しに失敗する。
ステップS49において、CPU装置#3のエラー検出部112は、読み出し部111によるデータ読み出しの失敗を検出し、エラー処理情報122に従って、I/O装置#1に、簡易診断処理を実行する。
ステップS50において、CPU装置#3のエラー検出部112は、エラーコードを含むエラー通知601を、管理装置であるCPU装置#1に送信する。
ステップS50aにおいて、管理装置であるCPU装置#1のエラー検出部112は、複数の一般装置からエラー通知601を受信し、受信した複数のエラー通知601に基づいて、周辺装置200のエラーに対処する。具体的には、CPU装置#1のエラー検出部112は、CPU装置#2及びCPU装置#3から受信したエラー通知601のエラーコードの内容を集約し、集約結果に基づいて、I/O装置#1へのエラー対処方法を決定する。
実施の形態3では、一般装置は、他の一般装置からのエラー通知601の受信及び管理装置からの管理通知602の受信に関わらず、簡易診断処理を実行し、簡易診断処理の結果を管理装置に通知する。管理装置は、すべての一般装置から受け取った簡易診断処理の結果であるエラー通知に基づいて、エラーの発生した周辺装置のエラー対処方法を決定する。よって、管理装置は、時間の経過に伴って変化する周辺装置のエラー状況に、迅速かつ柔軟に対処できる。つまり、管理装置は、時間の経過に伴って生じる周辺装置の重篤なエラーまたは最新のエラーに対処できる。
図10から図14を参照して実施の形態4を説明する。実施の形態1から実施の形態3では、I/O装置200のエラー発生後の、復旧処理または退避処理のようなI/O装置200へのエラー対処は、I/O装置200への書き込み権限を持つ、管理装置のみが実行できる。このため、管理装置の制御プログラム121の実行状況によっては、I/O装置200へのエラー対処の開始が遅延するおそれがある。また、管理装置はエラー通知601の受信後にエラーに対処するので、このことからも、エラー対処の開始が遅延するおそれがある。
CPU装置#1、CPU装置#2及びI/O装置#1を例に説明する。CPU装置#1及びCPU装置#2は、I/O装置#1の管理装置に相当するとする。CPU装置#1がI/O装置#1の復旧処理を行っている最中に、CPU装置#2がI/O装置#1の読み出しに失敗する。そうするとCPU装置#2は、I/O装置#1の復旧処理を開始するため、CPU装置#1の復旧処理とCPU装置#2の復旧処理とが発生し、処理が冗長になる。
実施の形態4では、I/O装置200に対するエラー対処の開始を迅速に行うとともに、復旧処理の冗長化をなくすことを目的とする。
ステップS51において、エラー検出部112は、読み出し部111がI/O装置200の読み出しに成功したかを判定する。成功ならば、処理は終了する。読み出し部111が周辺装置の読み出しに失敗した場合、処理はS52に進む。
ステップS52において、CPU装置100のエラー検出部112は、権限装置300に、I/O装置200の管理権限の獲得を試みる。具体的には、エラー検出部112は、付与部11に管理権限の付与を要求する。エラー検出部112に付与部311から管理権限が付与された場合、処理はS53に進む。エラー検出部112に付与部311から管理権限が付与されない場合、処理は終了する。
ステップS53において、エラー検出部112は、獲得した管理権限に基づき、エラーの発生した周辺装置のエラー対処方法を実行する。ここで管理権限が第1権限に相当する。
ステップS65において、付与部311の初期状態は管理可能状態であるので、CPU装置#2のエラー検出部112は、付与部311から管理権限を獲得する。
ステップS66において、CPU装置#2のエラー検出部112は、管理権限を獲得したので、I/O装置#1に、エラー対処方法を実行する。
ステップS68において、CPU装置#3では、エラー検出部112が、読み出し部111の読み出し失敗を検出し、付与部311に対して、管理権限の獲得を要求する。しかし、付与部311は管理不可状態であるので、CPU装置#3のエラー検出部112は、管理権限の獲得に失敗し、I/O装置#1のエラー対処方法は実行しない。
実施の形態4では、すべてのCPU装置が、すべての周辺装置のエラー対処方法を持つ。つまり、すべてのCPU装置が、どの周辺装置に対しても、実施の形態1から実施の形態3の管理装置になることができる。実施の形態4では実施の形態1から実施の形態3で使用される、管理装置エラー通知601は不要である。また、一台の周辺装置に対して、同時に複数のCPU装置が管理装置になることない。よって、実施の形態4によれば、周辺装置200のエラーに迅速に対応できるとともに、複数のCPU装置が同一の周辺装置にエラー対処するという冗長性を排除することができる。
CPU装置100、I/O装置200及び権限装置300のハードウェア構成を補足しておく。図2のCPU装置#1、図3のI/O装置200、図7のI/O装置200及び図11の権限装置300では、各装置の機能がソフトウェアで実現されるが、各の機能がハードウェアで実現されてもよい。
図15は、読み出し部111、エラー検出部112及び通信部113がハードウェアで実現される構成を示す。図15の電子回路90は、読み出し部111、エラー検出部112、通信部113、主記憶装置120、補助記憶装置130、通信インタフェース装置140の機能を実現する専用の電子回路である。電子回路90は、信号線91に接続している。
Claims (5)
- 複数のセントラル・プロセッシング・ユニット装置と、
複数のセントラル・プロセッシング・ユニット装置からデータが読み出される周辺装置と、
を備えるコントローラにおいて、
前記複数のセントラル・プロセッシング・ユニット装置は、
前記周辺装置を管理する第1権限を持つセントラル・プロセッシング・ユニット装置である管理装置と、エラーが発生した前記周辺装置の前記エラーを診断する権限であって、前記第1権限よりも下位の権限である第2権限を持つセントラル・プロセッシング・ユニット装置である一般装置とを含み、
前記一般装置は、
前記周辺装置からデータを読み出す読み出し部と、
前記周辺装置からのデータ読み出しが失敗したときに、前記周辺装置の診断を前記第2権限に基づいて実行する診断部と、
を備え、
前記管理装置は、
前記診断を契機として、前記周辺装置のエラーを示すエラー通知を受信する通信部と、
前記エラー通知を受信したときに、前記周辺装置のエラーに前記第1権限に基づき対処する対処部と、
を備えるコントローラ。 - 前記一般装置の前記診断部は、
前記診断の実行として前記周辺装置からエラーコードの読み出しを実行し、前記エラーコードを読み出したときに、前記エラー通知を前記管理装置に送信する請求項1に記載のコントローラ。 - 前記周辺装置は、
前記一般装置によって前記診断が実行されたときに、前記エラー通知を、前記複数のセントラル・プロセッシング・ユニット装置に同報送信する同報送信部を備える請求項1または請求項2に記載のコントローラ。 - 前記管理装置の前記対処部は、
複数の一般装置から前記エラー通知を受信し、受信した複数のエラー通知に基づいて、前記周辺装置のエラーに対処する請求項2に記載のコントローラ。 - 読み出し部と、対処部とを有する複数のセントラル・プロセッシング・ユニット装置と、
前記複数のセントラル・プロセッシング・ユニット装置の各セントラル・プロセッシング・ユニット装置の前記読み出し部からデータが読み出される周辺装置に対するデータ読み出しに失敗した前記セントラル・プロセッシング・ユニット装置から、前記周辺装置を管理する権限の付与を要求する要求情報を受信する通信部と、前記要求情報を受信したときに、他の前記セントラル・プロセッシング・ユニット装置に前記権限を与えていない場合に限り、前記権限の付与を要求する前記セントラル・プロセッシング・ユニット装置に前記権限を与え、前記対処部による前記周辺装置への対処を前記権限に基づき認める付与部とを有する権限装置と、
を備えるコントローラ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/047960 WO2021111639A1 (ja) | 2019-12-06 | 2019-12-06 | コントローラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2021111639A1 JPWO2021111639A1 (ja) | 2021-06-10 |
JP7012915B2 true JP7012915B2 (ja) | 2022-01-28 |
Family
ID=76221187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021558771A Active JP7012915B2 (ja) | 2019-12-06 | 2019-12-06 | コントローラ |
Country Status (7)
Country | Link |
---|---|
US (1) | US20220222187A1 (ja) |
JP (1) | JP7012915B2 (ja) |
KR (1) | KR20220074993A (ja) |
CN (1) | CN114761935A (ja) |
DE (1) | DE112019007853T5 (ja) |
TW (1) | TW202122997A (ja) |
WO (1) | WO2021111639A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7204057B1 (ja) * | 2022-03-08 | 2023-01-13 | 三菱電機株式会社 | プログラマブルロジックコントローラ、cpuユニット、制御方法及びプログラム |
CN117665726A (zh) * | 2022-08-26 | 2024-03-08 | 上海禾赛科技有限公司 | 异常监控系统及方法、装置、处理方法、雷达及监控方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000242617A (ja) | 1999-02-18 | 2000-09-08 | Nippon Telegr & Teleph Corp <Ntt> | マルチプロセッサ通信機構の故障処理方法 |
JP2017102633A (ja) | 2015-12-01 | 2017-06-08 | ルネサスエレクトロニクス株式会社 | 情報処理装置および半導体集積回路装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0993308A (ja) | 1995-09-27 | 1997-04-04 | Seiko Instr Inc | 注文管理システムにおける通信回線の故障診断システム |
JP5440673B1 (ja) * | 2012-09-18 | 2014-03-12 | 日本電気株式会社 | プログラマブルロジックデバイス、情報処理装置、被疑箇所指摘方法およびプログラム |
JP6264155B2 (ja) * | 2014-03-31 | 2018-01-24 | 富士通株式会社 | 情報処理装置、情報処理装置の制御方法及び情報処理装置の制御プログラム |
US20220358019A1 (en) * | 2017-03-10 | 2022-11-10 | Pure Storage, Inc. | Initiating Recovery Actions When A Dataset Ceases To Be Synchronously Replicated Across A Set Of Storage Systems |
KR102398201B1 (ko) * | 2017-06-30 | 2022-05-17 | 삼성전자주식회사 | 프로세서의 개입 없이 단순 작업을 관리하는 스토리지 장치 |
US10872009B2 (en) * | 2018-02-08 | 2020-12-22 | Micron Technology, Inc. | Mitigating a voltage condition of a memory cell in a memory sub-system |
US10817363B2 (en) * | 2018-03-19 | 2020-10-27 | Micron Technology, Inc. | Health characteristics of a memory device |
DE102018215783A1 (de) * | 2018-09-18 | 2020-03-19 | Robert Bosch Gmbh | Positionserfassungssystem und Verfahren zur Erfassung einer Bewegung einer Maschine |
-
2019
- 2019-12-06 JP JP2021558771A patent/JP7012915B2/ja active Active
- 2019-12-06 CN CN201980102700.2A patent/CN114761935A/zh active Pending
- 2019-12-06 WO PCT/JP2019/047960 patent/WO2021111639A1/ja active Application Filing
- 2019-12-06 KR KR1020227017549A patent/KR20220074993A/ko active IP Right Grant
- 2019-12-06 DE DE112019007853.4T patent/DE112019007853T5/de active Pending
-
2020
- 2020-04-09 TW TW109111943A patent/TW202122997A/zh unknown
-
2022
- 2022-04-04 US US17/712,577 patent/US20220222187A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000242617A (ja) | 1999-02-18 | 2000-09-08 | Nippon Telegr & Teleph Corp <Ntt> | マルチプロセッサ通信機構の故障処理方法 |
JP2017102633A (ja) | 2015-12-01 | 2017-06-08 | ルネサスエレクトロニクス株式会社 | 情報処理装置および半導体集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
TW202122997A (zh) | 2021-06-16 |
US20220222187A1 (en) | 2022-07-14 |
DE112019007853T5 (de) | 2022-08-04 |
KR20220074993A (ko) | 2022-06-03 |
WO2021111639A1 (ja) | 2021-06-10 |
JPWO2021111639A1 (ja) | 2021-06-10 |
CN114761935A (zh) | 2022-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8656228B2 (en) | Memory error isolation and recovery in a multiprocessor computer system | |
JP5167844B2 (ja) | プロセッサ、電子機器、割込み制御方法及び割込み制御プログラム | |
US20180111626A1 (en) | Method and device for handling safety critical errors | |
US20220222187A1 (en) | Controller | |
US7966536B2 (en) | Method and apparatus for automatic scan completion in the event of a system checkstop | |
US5438675A (en) | Initialization system for input/output processing units | |
CN110704228B (zh) | 一种固态硬盘异常处理方法及系统 | |
KR102167393B1 (ko) | 메모리 공유 환경에서 데이터 무결성 감시 장치 및 방법 | |
CN104346306B (zh) | 高完整性dma操作的系统和方法 | |
WO2016033755A1 (zh) | 任务处理装置、电子设备及方法 | |
JP2019159992A (ja) | 機能安全システム、機能安全システムの安全制御方法及び機能安全プログラム | |
JP4218538B2 (ja) | コンピュータシステム、バスコントローラ及びそれらに用いるバス障害処理方法 | |
JPH06139207A (ja) | システムバス制御方式 | |
US10318466B2 (en) | Method and apparatus for handling outstanding interconnect transactions | |
US8151028B2 (en) | Information processing apparatus and control method thereof | |
US20180068501A1 (en) | Multiprocessor system and vehicle control system | |
KR101576848B1 (ko) | 에러 상태 신호를 출력하기 위한 에러 신호 처리 유닛, 장치 및 방법 | |
JP2937857B2 (ja) | 共通記憶装置のロックフラグ解除方式および方法 | |
WO2018003560A1 (ja) | 電子制御装置 | |
JPH09160840A (ja) | バス通信装置 | |
JP7295780B2 (ja) | 半導体装置及びその動作方法 | |
WO2023119652A1 (ja) | 電子制御装置、及びアクセス制御方法 | |
EP3907614A1 (en) | Semiconductor device | |
JP6992295B2 (ja) | 電子装置 | |
KR102475879B1 (ko) | Mdps mcu 코어 고장 감지 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210930 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210930 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20210930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7012915 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |