JP2646002B2 - 入出力装置の機番誤り検出方式 - Google Patents
入出力装置の機番誤り検出方式Info
- Publication number
- JP2646002B2 JP2646002B2 JP63047790A JP4779088A JP2646002B2 JP 2646002 B2 JP2646002 B2 JP 2646002B2 JP 63047790 A JP63047790 A JP 63047790A JP 4779088 A JP4779088 A JP 4779088A JP 2646002 B2 JP2646002 B2 JP 2646002B2
- Authority
- JP
- Japan
- Prior art keywords
- command
- input
- channel
- output device
- device number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】 〔概要〕 本発明は、CPUからチヤネルコマンド語（CCW）を受
け、該CCWをコマンド解析部で解析し、指定機番の入出
力装置を処理させるチヤネル装置における機番誤りの検
出方式に関し、 前記チヤネル装置に処理中の入出力機番の正当性を確
認する機番誤りの検出方式を提供することを目的とし、 前記コマンド解析部に、チヤネル自身が制御するコマ
ンドとして入出力機番をチエツクするためのチエツクモ
ードを設け、 前記CCWの未定義フイールドに入出力機番を指定する
とともに、 前記チエツクモード時該未定義フイールドに指定され
た入出力機番と処理中チヤネルの機番とを比較する手段
を具えた構成とする。
け、該CCWをコマンド解析部で解析し、指定機番の入出
力装置を処理させるチヤネル装置における機番誤りの検
出方式に関し、 前記チヤネル装置に処理中の入出力機番の正当性を確
認する機番誤りの検出方式を提供することを目的とし、 前記コマンド解析部に、チヤネル自身が制御するコマ
ンドとして入出力機番をチエツクするためのチエツクモ
ードを設け、 前記CCWの未定義フイールドに入出力機番を指定する
とともに、 前記チエツクモード時該未定義フイールドに指定され
た入出力機番と処理中チヤネルの機番とを比較する手段
を具えた構成とする。
本発明は、CPUからのCCWを受け、該CCWをコマンド解
析部で解析し、指定機番の入出力装置を処理させるチヤ
ネル装置における機番誤りの検出方式に関するものであ
る。
析部で解析し、指定機番の入出力装置を処理させるチヤ
ネル装置における機番誤りの検出方式に関するものであ
る。
従来の情報処理システムにおいては、データ処理の信
頼性を確保するために、処理装置ハードウエア内部で種
々の対策がとられている。たとえば、パリテイチエツク
やECCチエツク等が用いられる。しかし、すべてのハー
ドウエア部分にチエツク回路を設けると高価になりかつ
装置が大きくなつてしまうので、現在は部分的にチエツ
ク回路を付加している。また、チエツク回路が付加され
ていても、複数ビツトの壊れに対しては完全でなく、誤
りを検出できない場合があり、誤つたデータ処理が実行
されることがある。
頼性を確保するために、処理装置ハードウエア内部で種
々の対策がとられている。たとえば、パリテイチエツク
やECCチエツク等が用いられる。しかし、すべてのハー
ドウエア部分にチエツク回路を設けると高価になりかつ
装置が大きくなつてしまうので、現在は部分的にチエツ
ク回路を付加している。また、チエツク回路が付加され
ていても、複数ビツトの壊れに対しては完全でなく、誤
りを検出できない場合があり、誤つたデータ処理が実行
されることがある。
通常の情報処理装置で最も多用される構成を第４図に
示す。すなわち、主記憶２付CPU1と入出力装置（I/O）
４間にチヤネル装置３を設け、チヤネル装置３は図示の
ごとく、４部分より成り、CPU1からのコマンドを入出力
処理受付部３−１で受付け、この内容をコマンド解析部
３−２で解析処理し、チヤネル自身で制御するTIC（Tra
nsfer−in−channel）コマンドを実行する。この場合、
データ転送処理部３−３により所要のデータを主記憶２
より読出し、I/O制御３−４の制御でI/O 4に転送し、逆
にI/O 4よりチヤネル装置３を通して主記憶２に転送す
る。
示す。すなわち、主記憶２付CPU1と入出力装置（I/O）
４間にチヤネル装置３を設け、チヤネル装置３は図示の
ごとく、４部分より成り、CPU1からのコマンドを入出力
処理受付部３−１で受付け、この内容をコマンド解析部
３−２で解析処理し、チヤネル自身で制御するTIC（Tra
nsfer−in−channel）コマンドを実行する。この場合、
データ転送処理部３−３により所要のデータを主記憶２
より読出し、I/O制御３−４の制御でI/O 4に転送し、逆
にI/O 4よりチヤネル装置３を通して主記憶２に転送す
る。
第５図（ａ），（ｂ）は上記TICコマンドの従来形式
と、コマンド解析部の構成の概要を示したものである。
同図（ａ）はTICコマンド形式を示す。これはCPU1より
チヤネル装置３に送られるチヤネルコマンド語（CCW）
の１種で８バイト構成である。先頭１バイトがコマンド
コード（M8）、次の３バイトがデータアドレス、下位４
バイトは未定義領域（×印）であり、たとえば制御フラ
グとバイトカウント部に使用される。
と、コマンド解析部の構成の概要を示したものである。
同図（ａ）はTICコマンド形式を示す。これはCPU1より
チヤネル装置３に送られるチヤネルコマンド語（CCW）
の１種で８バイト構成である。先頭１バイトがコマンド
コード（M8）、次の３バイトがデータアドレス、下位４
バイトは未定義領域（×印）であり、たとえば制御フラ
グとバイトカウント部に使用される。
同図（ｂ）はコマンド解析部３−２の構成を示し、CP
U1からのCCWは一時CCWレジスタ10に保持された後、デコ
ーダ11を通して、コマンド，データアドレス，フラグ，
バイトカウント毎に分別メモリ部12に格納されこのコマ
ンド内容が16進表示のM8であればコマンド判定部13でチ
ヤネル装置自身で制御するTICであると判断し、それ以
外ならばそれぞれ決められたコマンドであると判断して
対応する処理を行なう。
U1からのCCWは一時CCWレジスタ10に保持された後、デコ
ーダ11を通して、コマンド，データアドレス，フラグ，
バイトカウント毎に分別メモリ部12に格納されこのコマ
ンド内容が16進表示のM8であればコマンド判定部13でチ
ヤネル装置自身で制御するTICであると判断し、それ以
外ならばそれぞれ決められたコマンドであると判断して
対応する処理を行なう。
最近情報量の増大に伴い、入出力装置へのアクセス頻
度は高く、入出力装置の誤りは大きな被害を与える。上
記従来方式による入出力装置へのアクセスでは、CPU1で
指定した入出力機番がチヤネル装置３で受理されるまで
の過程でパリテイチエツク等のチエツクは行なわれてい
るが、入出力機番のチエツクは行なわれていなかつた。
すなわち、コマンドおよびこれに関連するアドレス，デ
ータに対しては通常のパリテイチエツクやECCチエツク
が行なわれているのに対し、I/O機番に対し実際処理のI
/Oの機番とのチエツクが看過されていた。
度は高く、入出力装置の誤りは大きな被害を与える。上
記従来方式による入出力装置へのアクセスでは、CPU1で
指定した入出力機番がチヤネル装置３で受理されるまで
の過程でパリテイチエツク等のチエツクは行なわれてい
るが、入出力機番のチエツクは行なわれていなかつた。
すなわち、コマンドおよびこれに関連するアドレス，デ
ータに対しては通常のパリテイチエツクやECCチエツク
が行なわれているのに対し、I/O機番に対し実際処理のI
/Oの機番とのチエツクが看過されていた。
本発明の目的は、CPUからのチヤネル装置に送信する
入出力機番の誤りチエツク手段を設け、指定機番の正当
性を保証することにある。
入出力機番の誤りチエツク手段を設け、指定機番の正当
性を保証することにある。
前記目的を達成するため、本発明においては、CPUか
らチヤネルコマンド語（CCW）を受け、該CCWをコマンド
解析部で解析し指定機番の入出力装置を処理させるチヤ
ネル装置において、 前記コマンド解析部に、チヤネル自身が制御するコマ
ンドに入出力機番をチエツクするためのチエツクモード
を設け、 前記CCWの未定義フイールドに入出力機番を指定する
とともに、 前記チエツクモード時、該未定義フイールドに指定さ
れた入出力機番と処理中チヤネルの機番とを比較する手
段を具えたものである。
らチヤネルコマンド語（CCW）を受け、該CCWをコマンド
解析部で解析し指定機番の入出力装置を処理させるチヤ
ネル装置において、 前記コマンド解析部に、チヤネル自身が制御するコマ
ンドに入出力機番をチエツクするためのチエツクモード
を設け、 前記CCWの未定義フイールドに入出力機番を指定する
とともに、 前記チエツクモード時、該未定義フイールドに指定さ
れた入出力機番と処理中チヤネルの機番とを比較する手
段を具えたものである。
第１図の原理説明図（ａ），（ｂ）に第５図（ａ），
（ｂ）に対応して示すように、同図（ａ）のTICコマン
ド形式において、先頭のコマンドコード（88）に機番チ
エツクモードを付加したものとする。すなわち、本発明
のTICコマンドコード（88）は、従来方式のTICコマンド
コード（M8）のＭ部（0000）の代りにＭ部（1000）に置
き換え、従来のTIC処理の８部（1000）と併せその外に
機番チェックを付加することを示す。さらに従来の未定
義領域の後半部のバイトカウント部にI/O機番を与え
る。
（ｂ）に対応して示すように、同図（ａ）のTICコマン
ド形式において、先頭のコマンドコード（88）に機番チ
エツクモードを付加したものとする。すなわち、本発明
のTICコマンドコード（88）は、従来方式のTICコマンド
コード（M8）のＭ部（0000）の代りにＭ部（1000）に置
き換え、従来のTIC処理の８部（1000）と併せその外に
機番チェックを付加することを示す。さらに従来の未定
義領域の後半部のバイトカウント部にI/O機番を与え
る。
そして、同図（ｂ）に示すように分別メモリ部12のコ
マンド部の情報をコマンド判定部13で判定し、一方バイ
トカウント部から機番チエツク部14で指定機番を検出
し、予め設定された処理中のI/O機番と照合し、一致し
たときはコマンド判定部13に通知し正常なコマンドとし
てコマンドレジスタ15に読出す。不一致の場合には異常
通知を出す。すなわち、従来のコマンド解析部に機番チ
エツク機能を付加したものである。
マンド部の情報をコマンド判定部13で判定し、一方バイ
トカウント部から機番チエツク部14で指定機番を検出
し、予め設定された処理中のI/O機番と照合し、一致し
たときはコマンド判定部13に通知し正常なコマンドとし
てコマンドレジスタ15に読出す。不一致の場合には異常
通知を出す。すなわち、従来のコマンド解析部に機番チ
エツク機能を付加したものである。
第２図は本発明の実施例の構成説明図である。同図は
第１図の原理説明図の要部であるコマンド判定部13と機
番チエツク部14の具体回路を示したものである。
第１図の原理説明図の要部であるコマンド判定部13と機
番チエツク部14の具体回路を示したものである。
分別メモリ部12のうちコマンド部から第１図（ａ）の
コマンド“88"を読出し、予め設定されたTICコマンドコ
ードレジスタ21の内容とともにコマンド比較器22に入れ
て比較する。一方分別メモリ部12のバイトカウントに格
納された機番を読出し、機番保持レジスタ23からの処理
I/Oの実際の機番とを機番比較器24に入れて比較し、こ
の一致信号を前記コマンド部の一致を条件としてコマン
ドレジスタ15に送り、コマンドの内容を読出す。なお、
コマンド部が不一致の場合は不一致信号をコマンドレジ
スタ15に送り処理完了とする。またコマンド部の一致を
条件として機能比較器24が不一致の場合は異常通知を出
力する。
コマンド“88"を読出し、予め設定されたTICコマンドコ
ードレジスタ21の内容とともにコマンド比較器22に入れ
て比較する。一方分別メモリ部12のバイトカウントに格
納された機番を読出し、機番保持レジスタ23からの処理
I/Oの実際の機番とを機番比較器24に入れて比較し、こ
の一致信号を前記コマンド部の一致を条件としてコマン
ドレジスタ15に送り、コマンドの内容を読出す。なお、
コマンド部が不一致の場合は不一致信号をコマンドレジ
スタ15に送り処理完了とする。またコマンド部の一致を
条件として機能比較器24が不一致の場合は異常通知を出
力する。
第３図は実施例の動作を示す流れ図である。すなわ
ち、チヤネル装置３はCPU1からコマンドを受理すると、
コマンド解析部３−２で下記の処理を行なう。
ち、チヤネル装置３はCPU1からコマンドを受理すると、
コマンド解析部３−２で下記の処理を行なう。
まず、コマンドコードがTICコマンド（M8）か否かを
調べ、TICコマンドでなければ、TIC以外のコマンド処理
を行なう。TICコマンド（M8）であれば、従来のTICコマ
ンド（M8）の機能を実施する。次にＭ部が“8"か否かを
調べる。Ｍ部が“8"以外の場合はTICコマンド処理を終
了する。Ｍ部が“8"の場合には、CCWの機番部分と処理
中のI/Oの実際の機番のチエツクを行なう。一致してい
れば処理を終了し、不一致の場合はチヤネル装置は異常
処理通知を行なう。
調べ、TICコマンドでなければ、TIC以外のコマンド処理
を行なう。TICコマンド（M8）であれば、従来のTICコマ
ンド（M8）の機能を実施する。次にＭ部が“8"か否かを
調べる。Ｍ部が“8"以外の場合はTICコマンド処理を終
了する。Ｍ部が“8"の場合には、CCWの機番部分と処理
中のI/Oの実際の機番のチエツクを行なう。一致してい
れば処理を終了し、不一致の場合はチヤネル装置は異常
処理通知を行なう。
以上説明したように、本発明によれば、CPUからチヤ
ネル装置に送信された入出力機番に誤りがあつても、チ
ヤネル装置のコマンド解析部で、コマンドと機番の一致
をチエツクする手段を設け、チヤネルで異常を検出でき
るから、従来のチヤネルでチエツクしないため発生する
データ化けやフアイル破壊を未然に防止できる。
ネル装置に送信された入出力機番に誤りがあつても、チ
ヤネル装置のコマンド解析部で、コマンドと機番の一致
をチエツクする手段を設け、チヤネルで異常を検出でき
るから、従来のチヤネルでチエツクしないため発生する
データ化けやフアイル破壊を未然に防止できる。
また、処理プログラムのバグにより、誤つて異なる入
出力機番で入出力起動を要求した時に、チヤネルで異常
を検出し、報告してくれるので処理プログラムのデバツ
クが容易になるという利点もある。
出力機番で入出力起動を要求した時に、チヤネルで異常
を検出し、報告してくれるので処理プログラムのデバツ
クが容易になるという利点もある。
第１図（ａ），（ｂ）は本発明の原理説明図、第２図は
本発明の実施例の構成説明図、第３図は実施例の動作を
示す流れ図、第４図はチヤネル装置の一般説明図、第５
図（ａ），（ｂ）は従来例の説明図であり、図中、10は
CCWレジスタ、11はデコーダ、12は分別メモリ部、13は
コマンド判定部、14は機番チエツク部、15はコマンドレ
ジスタ、21はTICコマンドコードレジスタ、22はコマン
ド比較器、23は機番保持レジスタ、24は機番比較器を示
す。
本発明の実施例の構成説明図、第３図は実施例の動作を
示す流れ図、第４図はチヤネル装置の一般説明図、第５
図（ａ），（ｂ）は従来例の説明図であり、図中、10は
CCWレジスタ、11はデコーダ、12は分別メモリ部、13は
コマンド判定部、14は機番チエツク部、15はコマンドレ
ジスタ、21はTICコマンドコードレジスタ、22はコマン
ド比較器、23は機番保持レジスタ、24は機番比較器を示
す。
Claims (1)
- 【請求項１】CPUからチヤネルコマンド語（CCW）を受
け、該CCWをコマンド解析部で解析し指定機番の入出力
装置を処理させるチヤネル装置において、 前記コマンド解析部に、チヤネル自身が制御するコマン
ドとして入出力機番をチエツクするためのチエツクモー
ドを設け、 前記CCWの未定義フイールドに入出力機番を指定すると
ともに、 前記チエツクモード時、該未定義フイールドに指定され
た入出力機番と処理中チヤネルの機番とを比較する手段
を具え、 処理中チヤネルの入出力機番の誤りを検出するようにし
たことを特徴とする入出力装置の機番誤り検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63047790A JP2646002B2 (ja) | 1988-03-01 | 1988-03-01 | 入出力装置の機番誤り検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63047790A JP2646002B2 (ja) | 1988-03-01 | 1988-03-01 | 入出力装置の機番誤り検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01222358A JPH01222358A (ja) | 1989-09-05 |
| JP2646002B2 true JP2646002B2 (ja) | 1997-08-25 |
Family
ID=12785169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63047790A Expired - Fee Related JP2646002B2 (ja) | 1988-03-01 | 1988-03-01 | 入出力装置の機番誤り検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2646002B2 (ja) |
-
1988
- 1988-03-01 JP JP63047790A patent/JP2646002B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01222358A (ja) | 1989-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5851292B2 (ja) | 診断／デバツク計算システム | |
| EP1224548B1 (en) | System and method improving fault isolation and diagnosis in computers | |
| JPH0481932A (ja) | 割込みコントローラ | |
| US4858236A (en) | Method for error correction in memory system | |
| US4745605A (en) | Control word error detection and classification | |
| JP2646002B2 (ja) | 入出力装置の機番誤り検出方式 | |
| US6243823B1 (en) | Method and system for boot-time deconfiguration of a memory in a processing system | |
| EP0529557A2 (en) | Apparatus for preventing computer data destructively read out from storage unit | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| JPS6111853A (ja) | 情報処理装置 | |
| JPH03132829A (ja) | パリテイ検査システム | |
| JPS60122426A (ja) | 書込みデ−タチエック方式 | |
| JPS6327940A (ja) | 記憶制御装置 | |
| JPH03191437A (ja) | データ処理装置 | |
| JPS6023379B2 (ja) | デ−タ処理システム | |
| JPH0198033A (ja) | データ誤り検出回路 | |
| JPH02301836A (ja) | データ処理システム | |
| JPS6142033A (ja) | 情報処理装置 | |
| JPS61208134A (ja) | 情報処理装置におけるエラ−検出方式 | |
| JPH0230060B2 (ja) | ||
| JPH07160539A (ja) | マイクロコンピュータ | |
| JPH0498329A (ja) | 障害処理方式 | |
| JPS60238933A (ja) | 制御記憶装置のエラ−処理方式 | |
| JPH0496844A (ja) | キャッシュメモリ制御回路 | |
| JPH0371236A (ja) | エラー検出システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |