JPH0431947A - インタフェース制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は複数の周辺装置をシステムバスに接続するシス
テムインタフェースにおける動作を制御するインタフェ
ース制御装置に関するものである。

［従来の技術］ 最近では、前記システムインタフェースとして、５Ｃ５
Ｉ（スモール・コンピュータ・システム・インタフェー
スの略）か普及しつつある。

この５ｃｓｉは、小型コンピュータ用の入出力ハスとし
てＡＮＳ　Ｉ規格で規格化されたインタフェースである
。

第２図は、前記ＳＣ３Ｉを使用して複数の周辺装置をシ
ステムバスに接続した小型コンピュータシステムのシス
テム形態の一例を示したものである。

このシステムは、ホストコンピュータである第１および
第２のＣＰＵＩ、２と、記憶装置（ＭＥＭ）３と、これ
らに共有されるシステムバス４と、インタフェース制御
装置５によって動作が制御される５Ｃ３Ｉ６と、前記イ
ンタフェース制御装置５およびＳＣ３Ｉ　６を介して前
記システムバス４に接続された２つの５ｃｓｒ仕様の周
辺装置（ＳＣ３Ｉテバイス）７，８とで構成されている
。

前記インタフェース制御装置５は、その７１−ドウエア
内部に格納されたマイクロプログラムによって所定の処
理を行うもので、例えば、前記周辺装置７．８に対する
命令を受けた場合に、その命令をシステムバス４に出し
たＣＰＵが前記第１および第２のＣＰＵＩ、２のいずれ
であるかの判別等を行う。

また、インタフェース制御装置５は、個識別情報である
ＩＤ　（ＳＣ３Ｉ　−ＩＤ）を所有している。

このインタフェース制御装置５におけるＩＤは、従来で
は、当該装置に付属のデイノブスイッチ等のハードウェ
アによって一義的に決定する固定値で、この決定したＩ
Ｄは、電源投入又はリセット直後に当該装置内部のマイ
クロプログラムによりＩＤセット用レジスタに書き込ん
で、周辺装置７゜８との通信に使用することとしていた
。

［発明が解決しようとする課題］ ところで、前述のようなシステムでは、第１のＣＰＵ　
１により処理されるプログラムでは第１の周辺装置７に
アクセスさせ、第２のＣＰＵ２により処理されるプログ
ラムでは第２の周辺装置Ｂをアクセスさせるというよう
に、ＣＰＵ毎にアクセス対象となる周辺装置を限定して
使用する場合があり、このような場合、ＩＤを一義的に
固定してしまう従来の制御装置５では、次のような問題
が生じる。

即ち、制御装置５と周辺装置７，８との間では、相互の
ＩＤを認識し、その認識結果を元に５Ｃ８Ｉプロトコル
に基づく動作を行う。

ところが、制御装置５のＩＤはいずれの周辺装置７．８
に対しても一義的に固定された同一のものであるから、
それぞれの周辺装置７，８は、制御装置５からアクセス
されたという判断はできても、第１および第２のＣＰＵ
Ｉ、２のいずれにより処理されたプログラムでアクセス
されたかは判断てきない。

そのため、第１のＣＰＵＩにより処理されたプログラム
が誤って第２の周辺装置８をアクセスしても、第２の周
辺装置８が誤動作してしまって、ＣＰＵＩのプログラム
に対してアクセスエラーの報告がなされないため、第１
のＣＰＵＩによる処理が乱れてという問題が生じる。

さらに、このように一方の周辺装置８が誤動作した場合
には、該周辺装置８に対して正当なアクセス権を持つ第
２のＣＰＵ２のプログラムにおいても、ＣＰＵ２による
処理が乱れ、結局、システム全体がタウンする虞れがあ
った。

本発明は、前記事情に鑑みてなされたもので、複数の周
辺装置を７ステムバスに接続するシステムインタフェー
スにおける動作を制御するインタフェース制御装置であ
って、ＣＰＵかアクセス権を持たない周辺装置に対して
誤アクセスした場合に、周辺装置かその誤アクセスによ
って動作することを回避して、誤アクセスに起因したＣ
ＰＵの処理の乱れや、システム全体かダウンするという
不具合を防止することのできるインタフェース制御装置
を提供することを目的とする。

［課題を解決するための手段］ 本発明に係るインタフェース制御装置は、複数の周辺装
置をシステムバスに接続するシステムインタフェースに
おいて前記システムバスに接続されたＣＰＵの命令を確
実に所定の周辺装置に伝えるために、各周辺装置に対す
るアクセスがあった場合に各周辺装置に対しては自己の
ＩＤ情報の認識等を行わせて前記システムインタフェー
スにおける動作を制御するタイプのものである。

具体的には、前記周辺装置に対する命令を受けた場合に
その命令をシステムバスに出したＣＰＵを判別するシス
テムバス制御部と、システムバスに接続された各ＣＰＵ
毎に異なるＩＤを割り付けたＩＤテーブルと、ＣＰＵ毎
にアクセス対象となる周辺装置が限定される場合に、各
ＣＰＵ毎にアクセス対象となる周辺装置を定めたアクセ
ス対象情報テーブルとを具備している。

そして、電源の投入またはリセットが行われると、まず
、前記ＩＤテーブルおよびアクセス対象情報テーブルの
情報に基づき、各周辺装置に対して、その周辺装置をア
クセス対象とするＣＰＵに対するＩＤでリザーブを行う
。

次いで、周辺装置に対する命令を受けると、前記システ
ムバス制御部によってその命令の発行元であるＣＰＵの
判別を行い、判別したＣＰＵに対するＩＤを当該制御装
置のＩＤとして設定して、周辺装置へのアクセス処理を
行う。

［作用］ 本発明のインタフェース制御装置では、装置内部のＩＤ
テーブルに複数のＩＤを保有していて、該インタフェー
ス制御装置を介して周辺装置にアクセスするそれぞれの
ＣＰＵ毎に、使用するＩＤを設定切替する。

そのため、アクセスされる各周辺装置は、どのＣＰＵか
アクセスしているかを当該インタフェース制御装置にセ
ットされたＩＤから判断することかできる。

しかも、各周辺装置は、ＣＰＵからのアクセスを受ける
前に、予めアクセス権を持つＣＰＵに対するＩＤによっ
てリザーブされ、それ以外のＣＰＵからのアクセスを受
は付けることのできない状態に設定されているため、一
部のＣＰＵがアクセス権のない周辺装置に誤ってアクセ
スしたとしても、周辺装置がその誤アクセスによって動
作することがなく、誤アクセスに起因したＣＰＵの処理
の乱れや、システム全体かタウンするという不具合の発
生を防止することができる。

また、各周辺装置は、ＣＰＵからのアクセスを受ける前
に、予めアクセス権を持つＣＰＵに対するＩＤによって
リザーブしておくため、アクセス時のＩＤがリザーブし
たものと同一か否かを判断することによって、誤アクセ
スの発生を検出することができ、さらにその誤アクセス
をしたＣＰＵのプログラムに対してエラー報告して、障
害からの復旧を図ることも可能になる。

［実施例］ 第５図は、本発明の一実施例を使用した小型コンピュー
タシステムのシステム形態の一例ヲ示シたものである。

このシステムは、ホストコンビコータである第１および
第２のＣＰＵＩＩ、１２と、記憶装置（ＭＥＭ）＋３と
、これらに共有されるシステムバス１４と、インタフェ
ース制御装置１５によって動作が制御される／ステムイ
ンタフェース１６と、前記インタフェース制御装置１５
およびシステムインタフェース１６を介して前記システ
ムバス１４に接続された２つの周辺装置１７．１８とで
構成されており、システム形態としては、第２図のもの
と同じである。

また、前記システムインタフェース１６は、複数の周辺
装置１７．１８をンステムノ＼ス１４に接続し得るもの
で、この一実施例の場合は、先に従来例の項で説明した
５Ｃ３Ｉ（スモール・コンピュータ・システム・インタ
フェース）である。従って、前記インタフェース制御装
置１５はいわゆるＳＣ５Ｉ制御装置であり、また、周辺
装置１７゜１８はいずれもｓｃｓ　ｉ仕様のものである
。なお、前記周辺装置１７．１８の具体例としては、例
えば、ハードディスク、光磁気記憶装置、ＣＤ−ＲＯＭ
等のデバイス等を挙げることができる。

前記インタフェース制御装置１５は、第３図に示すよう
に、前記システムバス１４に対してデータの入出力ポー
トとなるシステムバス制御部２】と、周辺装置１７．１
８が接続されたインタフェース１６に対してデータの入
出力ボートとなるシステムインタフェース制御部２２と
、／％−ドウエア内部に格納されたマイクロプログラム
を使って周辺装置１７．１８に対するアクセス動作に対
して所定の処理を行うマイクロプログラム制御用プロセ
、す２３と、前記プロセッサ２３に動作制御されて前記
制御部２１と制御部２２との間でのデータの転送を行う
データ転送制御部２４と、前記プロセッサ２３の使用す
るマイクロプログラムを格納したプログラム格納用メモ
リ２５と、マイクロプログラムによって処理する場合の
諸データを格納しておくレジスタ２６とを具備した構成
とされている。

ここに、前記システムバス制御部２１は、ＣＰＵ　］、
　１または１２が命令発行時にシステムバス規定によっ
てシステムバス１４上に送出するＣＰＵ番号（識別番号
）を検出して、いずれのＣＰＵから命令が発行されたか
を判別し、判別結果をプロセッサ２３に通知する。また
、検出したＣＰＵ番号は、該制御部２１に内蔵するＣＰ
Ｕ番号格納レジスタ２１ａに格納する。なお、この実施
例の場合、第４図にも示すように、第１のＣＰＵＩＩの
ＣＰＵ番号はＡ１第２のＣＰＵ１２のＣＰＵ番号はＢと
している。

前記レジスタ２６は、ＩＤテーブル２６ａと、アクセス
対象情報テーブル２６ｂとを具備している。

ここに、ＩＤテーブル２６ａは、システムバス１４に接
続されたＣＰＵの台数骨の複数個（この実施例の場合は
２個）のＩＤを当該制御装置１５のＩＤ（ＳＣ８Ｉ・Ｉ
Ｄ）として用意し、各ＣＰＵ毎に異なるＩＤを割り付け
たものである。

第４図は、前記ＩＤテーブル２６ａの内容を具体的に示
したもので、ＣＰＵ番号ＡのＣＰＵ　（即ち、第１のＣ
ＰＵＩＩ）に対してのＩＤはＸ５ＣＰＵ番号ＢのＣＰＵ
　（即ち、第２のＣＰＵ１２）に対してのＩＤはＹとし
ている。

また、前記第５図に示したシステムは、システムの運用
上で各ＣＰＵ毎にアクセス対象となる周辺装置を限定し
たもので、ＣＰＵ番号ＡのＣＰＵ１１が処理するプログ
ラムでは第１の周辺装置ｌ１７のみアクセスさせ、ＣＰ
Ｕ番号ＢのＣＰＵ１２が処理するプログラムでは第２の
周辺装置１８のみアクセスさせることとしている。

前記アクセス対象情報テーブル２６ｂは、このように、
各ＣＰＵ毎にアクセス対象となる周辺装置か限定される
場合に、各ＣＰＵ毎にアクセス対象となる周辺装置を割
り付けたものである。

前記／ステムインタフェース制御部２２には、ＩＤ用レ
ジスタ２２ａか設けられていて、周辺装置１７．１８へ
のアクセス時に前記プロセッサ２３か前記ＩＤテーブル
２６ａから抽出したＩＤを保持する。

次に、前記プロセッサ２３における処理を、第１図に基
づいて、具体的に説明する。

システムのｉｉｉの投入またはリセットが行われる（ス
テップ１０１）と、まず、前記ＩＤテーブル２６ａおよ
びアクセス対象情報テーブル２６ｂの情報に基づき、各
周辺装置に対して、リザーブ処理を行う。

このリザーブ処理は、各周辺装置毎にその周辺装置をア
クセス対象とするＣＰＵに対するＩＤでリザーブを行う
もので、この実施例の場合では、まず、前記ＩＤ用レジ
スタ２２ａにＣＰＵ番号ＡのＣＰＵに対するＩＤである
Ｘをセットしくステップ１０２）、このＣＰＵ番号Ａの
ＣＰＵかアクセス権を持つ第１の周辺装置１７に対して
リザーブを行う（ステップ１０３）。

次いで、前記ＩＤ用レジスタ２２ａにＣＰＵ番号ＢのＣ
ＰＵに対するＩＤであるＹをセットしくステップ１０４
）、このＣＰＵ番号ＢのＣＰＵかアクセス権を持つ第２
の周辺装置１８に対してリザーブを行う（ステップ１０
５）。

以上によって、各周辺装置に対するリザーブ処理が終了
する。

リザーブされた各周辺装置は、リザーブに使用されたＩ
Ｄ以外では動作することかできない。

次いで、ＣＰＵからの命令待ちとなり（ステップ１０６
）、周辺装置に対する命令を受けると、前記システムバ
ス制御部２１におけるＣＰＵ番号格納レジスタ２１ａに
格納されているＣＰＵ番号を読み出して（ステップ１０
７）、その命令を発行したＣＰＵを判別する（ステップ
１０８）。

次いで、判別したＣＰＵが第１のＣＰＵＩＩてあれば、
前記ＩＤテーブル２６ａの情報に基づき、前記システム
インタフェース制御部２２におけるＩＤ用レジスタ２２
ａに保持するＩＤをＸとして、周辺装置１７．１８側へ
のアクセス処理を行う（ステップ１０９）。

また、判別したＣＰＵか第２のＣＰＵ１２であれば、前
記ＩＤテーブル２６ａの情報に基づき、前記システムイ
ンタフェース制御部２２におけるＩＤ用レジスタ２２ａ
に保持するＩＤｆ！：Ｙとして、周辺装置１７．１８側
へのアクセス処理を行う（ステップ１１０）。

以上の如きインタフェース制御装置１５では、ＣＰＵＩ
Ｉ、１２から周辺装置１７．１８に対してアクセスがあ
った場合に、前記インタフェース制御部２２のＩＤ用レ
ジスタ２２ａにセットされる制御装置１５自体のＩＤが
、ＣＰＵ毎に異なる。

そのため、周辺装置１７．１８は、とのＣＰＵがアクセ
スしているかをインタフェース制御部２２のＩＤ用レジ
スタ２２ａにセットされたＩＤから判断することができ
る。

しかも、第１図のステップ１０２〜１０５の処理によっ
て、各周辺装置１７．１８は、ＣＰＵからのアクセスを
受ける前に、予めアクセス権を持つＣＰＵに対するＩＤ
によってリザーブされ、それ以外のＣＰＵからのアクセ
スを受は付けることのできない状態に設定されているた
め、ＣＰＬＪｌｌ、１２がアクセス権のない周辺装置１
７．１８に誤ってアクセスしたとしても、周辺装置１７
゜１８がその誤アクセスによって動作することかなく、
誤アクセスに起因したＣＰＵの処理の乱れや、システム
全体かダウンするという不具合の発生を防止することが
できる。

また、各周辺装置１７．１８は、ＣＰＵからのアクセス
を受ける前に、予めアクセス権を持つＣＰＵに対するＩ
Ｄによってリザーブしておくため、アクセス時のＩＤが
リザーブしたものと同一か否かを判断することによって
、誤アクセスの発生を検出することができ、さらにその
誤アクセスをしたＣＰＵのプログラムに対してエラー報
告して、障害からの復旧を図ることも可能になる。

なお、本発明の対象となるシステムインタフェースは、
前述のＳＣ３Ｉの場合と同様にＩＤを周辺装置との間で
認識し合う形式のシステムインタフェースであれば、５
Ｃ８Ｉ以外のものであっても良い。

また、／ステムバスＩ４に接続されるＣＰＵの台数や、
インタフェース制御装置１５を介してシステムバス１４
に接続される周辺装置の台数は、前記実施例に限定する
ものではない。

［発明の効果］ 以上の説明から明らかなように、本発明のインタフェー
ス制御装置では、装置内部のＩＤテーブルに複数のＩＤ
を保有していて、該インタフェース制御装置を介して周
辺装置にアクセスするそれぞれのＣＰＵ毎に、使用する
ＩＤを設定切替する。

そのため、アクセスされる各周辺装置は、どのＣＰＵが
アクセスしているかを当該インタフェース制御装置にセ
ットされたＩＤから判断することができる。

しかも、各周辺装置は、ＣＰＵからのアクセスを受ける
前に、予めアクセス権を持っＣＰＵに対するＩＤによっ
てリザーブされ、それ以外のＣＰＵからのアクセスを受
は付けることのできない状態に設定されているため、一
部のＣＰＵかアクセス権のない周辺装置に誤ってアクセ
スしたとしても、周辺装置がその誤アクセスによって動
作することがなく、誤アクセスに起因したＣＰＵの処理
の乱れや、７ステム全体がタウンするという不具合の発
生を防止することができる。

また、各周辺装置は、ＣＰＵからのアクセスを受ける前
に、予めアクセス権を持つＣＰＵに対するＩＤによって
リザーブしておくため、アクセス時のＩＤがりサーブし
たものと同一か否かを判断することによって、誤アクセ
スの発生を検出することができ、さらにその誤アクセス
をしたＣＰＵのプログラムに対してエラー報告して、障
害からの復旧を図ることも可能になる。

【図面の簡単な説明】

第１図は本発明の一実施例の処理を示す流れ図、第２図
は従来装置を使ったシステム構成図、第３図は一実施例
の構成を示すブロック図、第４図は一実施例におけるＩ
Ｄテーブルの説明図、第５図は一実施例を使ったシステ
ム構成図である。 １１・・・・・第１のＣＰＵ、１２・・・・・・第２の
ＣＰＵ。 １４・・・・・・ンステムハス、１５・・・・・・イン
タフェース制御装置、１６・・・・・・システムインタ
フェース、１７・・・・・・第１の周辺装置、１８・・
・・・第２の周辺装置、２１・・・・・・システムバス
制御部、２１ａ・・・・・・ＣＰＵ番号格納レジスタ、
２２・・・・・・システムインタフェース制御部、２２
ａ・・・・・・ＩＤ用レジスタ、２３・・・・マイクロ
プログラム制御用プロセッサ、２４・・・・・・データ
転送制御部、２５・・・・・・プログラム格納用メモリ
、２６・・・・・・レジスタ、２６ａ・・・・・・ＩＤ
テーブル。 第２図 第１図 一実施例のＩ叶−フ゛ル 第４図 第５図

Claims (1)

1. 【特許請求の範囲】 　複数の周辺装置をシステムバスに接続するシステムイ
   ンタフェースにおいて前記システムバスに接続されたＣ
   ＰＵの命令を確実に所定の周辺装置に伝えるために、各
   周辺装置に対するアクセスがあった場合に各周辺装置に
   対しては自己のＩＤ情報の認識等を行わせて前記システ
   ムインタフェースにおける動作を制御するインタフェー
   ス制御装置であって、 前記周辺装置に対する命令を受けた場合にその命令をシ
   ステムバスに出したＣＰＵを判別するシステムバス制御
   部と、システムバスに接続された各ＣＰＵ毎に異なるＩ
   Ｄを割り付けたＩＤテーブルと、ＣＰＵ毎にアクセス対
   象となる周辺装置が限定される場合に、各ＣＰＵ毎にア
   クセス対象となる周辺装置を定めたアクセス対象情報テ
   ーブルとを具備し、 電源の投入またはリセットが行われると、まず、前記Ｉ
   Ｄテーブルおよびアクセス対象情報テーブルの情報に基
   づき、各周辺装置に対して、その周辺装置をアクセス対
   象とするＣＰＵに対するＩＤでリザーブを行い、 次いで、周辺装置に対する命令を受けると、前記システ
   ムバス制御部によってその命令の発行元であるＣＰＵの
   判別を行い、 判別したＣＰＵに対するＩＤを当該制御装置のＩＤとし
   て設定して、周辺装置へのアクセス処理を行うことを特
   徴とするインタフェース制御装置。