JPH06214782A - プロセッサ制御コード導入システムおよび方法 - Google Patents
プロセッサ制御コード導入システムおよび方法Info
- Publication number
- JPH06214782A JPH06214782A JP5307004A JP30700493A JPH06214782A JP H06214782 A JPH06214782 A JP H06214782A JP 5307004 A JP5307004 A JP 5307004A JP 30700493 A JP30700493 A JP 30700493A JP H06214782 A JPH06214782 A JP H06214782A
- Authority
- JP
- Japan
- Prior art keywords
- new
- code
- microcode
- storage
- control code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 20
- 230000008859 change Effects 0.000 claims description 8
- 230000007246 mechanism Effects 0.000 abstract description 16
- 238000012546 transfer Methods 0.000 abstract description 15
- 230000006870 function Effects 0.000 description 9
- 238000011900 installation process Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 238000007726 management method Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000009434 installation Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000012423 maintenance Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000004886 head movement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
- G06F8/656—Updates while running
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Multi Processors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【目的】本発明は、古いプロセッサ制御コードを稼働し
ているコンピュータ・システムにおいてそのオペレーシ
ョンの中断を最小限に抑えつつ新しいプロセッサ制御コ
ードを自動的に導入するためのシステムを開示する。 【構成】本発明のシステムにおいては、新しいプロセッ
サ制御コードがコンピュータ・システムにロードされ、
その新しいコードは、複数の更新変数を識別するため古
いコードと比較される。識別された更新変数の値に基づ
きオペレーションの中断なしにコンピュータ・システム
のオペレーションの変更が実施される。
ているコンピュータ・システムにおいてそのオペレーシ
ョンの中断を最小限に抑えつつ新しいプロセッサ制御コ
ードを自動的に導入するためのシステムを開示する。 【構成】本発明のシステムにおいては、新しいプロセッ
サ制御コードがコンピュータ・システムにロードされ、
その新しいコードは、複数の更新変数を識別するため古
いコードと比較される。識別された更新変数の値に基づ
きオペレーションの中断なしにコンピュータ・システム
のオペレーションの変更が実施される。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータ・システ
ム、特に、コンピュータ・システムを更新するためのシ
ステムおよび技術に関する。
ム、特に、コンピュータ・システムを更新するためのシ
ステムおよび技術に関する。
【０００２】
【従来の技術】コンピュータ・システムは、典型的に
は、それに関連づけられるメモリ上のマイクロコードと
して記憶される方式（またはＢＩＯＳ「基本入出力シス
テム」）に従って、多数の関連周辺装置の入出力オペレ
ーションを制御するマイクロプロセッサを含む。入出力
制御方式を変更する必要性が変化するにつれて、これら
の機能をマイクロプロセッサ上で実行するマイクロコー
ドの変更が必要とされる。典型的には、これは、該プロ
セッサを制御するマイクロコードを変更することによっ
て、達成される。しかし、これにはいくぶん問題があ
る。
は、それに関連づけられるメモリ上のマイクロコードと
して記憶される方式（またはＢＩＯＳ「基本入出力シス
テム」）に従って、多数の関連周辺装置の入出力オペレ
ーションを制御するマイクロプロセッサを含む。入出力
制御方式を変更する必要性が変化するにつれて、これら
の機能をマイクロプロセッサ上で実行するマイクロコー
ドの変更が必要とされる。典型的には、これは、該プロ
セッサを制御するマイクロコードを変更することによっ
て、達成される。しかし、これにはいくぶん問題があ
る。
【０００３】
【発明が解決しようとする課題】例えば、ＩＢＭ社が発
売の３９９０装置のような記憶装置コントローラ（また
は「外部記憶制御装置」）は、典型的には、直接アクセ
ス記憶装置（ＤＡＳＤ）の単一セットへのアクセスを可
能にする２つのクラスタ（集合体）を含む。各クラスタ
は、別々の電源系統を持ち、各々それ自身のマイクロコ
ードをロードする能力を持つ。各クラスタは２つのマイ
クロプロセッサを持ち、各マイクロプロセッサはその記
憶装置への別々の経路を提供する。各マイクロプロセッ
サの範囲内で、マイクロコードはそのホストによる記憶
装置へのアクセスを統制する。各クラスタのマイクロコ
ードを更新する伝統的方法は、マイクロコードがロード
され、クラスタが再初期化される間、そのクラスタのオ
ペレーションの中断を伴う。このプロシージャでは、従
来システムのクラスタ当たり最高０.５時間を必要とす
ることもある。本明細書において、「中断」とは、新し
いマイクロコードが電源オン／リセットを用いて両クラ
スタにロードされるまでユーザが制御装置の背後のデー
タにアクセスすることができないことを意味する。従っ
て、長いサービス中断は、一般に望ましくない。
売の３９９０装置のような記憶装置コントローラ（また
は「外部記憶制御装置」）は、典型的には、直接アクセ
ス記憶装置（ＤＡＳＤ）の単一セットへのアクセスを可
能にする２つのクラスタ（集合体）を含む。各クラスタ
は、別々の電源系統を持ち、各々それ自身のマイクロコ
ードをロードする能力を持つ。各クラスタは２つのマイ
クロプロセッサを持ち、各マイクロプロセッサはその記
憶装置への別々の経路を提供する。各マイクロプロセッ
サの範囲内で、マイクロコードはそのホストによる記憶
装置へのアクセスを統制する。各クラスタのマイクロコ
ードを更新する伝統的方法は、マイクロコードがロード
され、クラスタが再初期化される間、そのクラスタのオ
ペレーションの中断を伴う。このプロシージャでは、従
来システムのクラスタ当たり最高０.５時間を必要とす
ることもある。本明細書において、「中断」とは、新し
いマイクロコードが電源オン／リセットを用いて両クラ
スタにロードされるまでユーザが制御装置の背後のデー
タにアクセスすることができないことを意味する。従っ
て、長いサービス中断は、一般に望ましくない。
【０００４】さほど望ましいことではないが、代替的ア
プローチは、更新するマイクロコードを小幅の変更に制
限することである。しかし、これは、マイクロコードに
おける重要で大幅な変更が必要な場合、実際的でない。
プローチは、更新するマイクロコードを小幅の変更に制
限することである。しかし、これは、マイクロコードに
おける重要で大幅な変更が必要な場合、実際的でない。
【０００５】かくして、制御プロセッサのオペレーショ
ンにおける最小限の中断をもってマイクロコードを大幅
に更新する技術の必要性が当業界に存在する。
ンにおける最小限の中断をもってマイクロコードを大幅
に更新する技術の必要性が当業界に存在する。
【０００６】
【課題を解決するための手段】上記必要性を満たすた
め、本発明は、古いプロセッサ制御コードを稼働させて
いるコンピュータ・システムに、最小限のオペレーショ
ン中断で、新しいプロセッサ制御コードを自動的に導入
するシステムを提供する。新しいコードはコンピュータ
・システムにロードされ、複数の更新変数の値を識別す
るため古いコードと比較される。コンピュータ・システ
ムのオペレーションの変更は、更新変数の値を基に、オ
ペレーションの中断なしに有効となる。
め、本発明は、古いプロセッサ制御コードを稼働させて
いるコンピュータ・システムに、最小限のオペレーショ
ン中断で、新しいプロセッサ制御コードを自動的に導入
するシステムを提供する。新しいコードはコンピュータ
・システムにロードされ、複数の更新変数の値を識別す
るため古いコードと比較される。コンピュータ・システ
ムのオペレーションの変更は、更新変数の値を基に、オ
ペレーションの中断なしに有効となる。
【０００７】本発明の特定の実施例においては、資源管
理変数にラベルがつけられ、あらかじめ決められた値が
与えられるマイクロコードが含められる。資源管理変数
は、当該システムの更新を有効とさせるためどの資源を
制御するかを決定するため古いコード中の対応する変数
と比較される。このようにして、マイクロコードにおけ
る大幅な変更が、自動的にかつ中断なしに、実施され
る。
理変数にラベルがつけられ、あらかじめ決められた値が
与えられるマイクロコードが含められる。資源管理変数
は、当該システムの更新を有効とさせるためどの資源を
制御するかを決定するため古いコード中の対応する変数
と比較される。このようにして、マイクロコードにおけ
る大幅な変更が、自動的にかつ中断なしに、実施され
る。
【０００８】
【実施例】典型的従来のメインフレーム・コンピュータ
・システムを、管理されなければならない資源の観点か
ら、理解することによって、本発明の評価がなされる。
これにより、資源を管理するプロセッサ制御コード（マ
イクロコード）の変更または更新の必要性の理解を容易
にするであろう。
・システムを、管理されなければならない資源の観点か
ら、理解することによって、本発明の評価がなされる。
これにより、資源を管理するプロセッサ制御コード（マ
イクロコード）の変更または更新の必要性の理解を容易
にするであろう。
【０００９】図１は、データ処理システム１０の概略ブ
ロック図を示す。システム１０は、記憶装置コントロー
ラ１２、複数のホスト・コンピュータ１４、１６、１８
および２０および複数の直接アクセス記憶装置（ＤＡＳ
Ｄ）２２ー３２を含む。現在、ディスク駆動装置は、Ｄ
ＡＳＤの最も一般的型である。大規模な複数コンピュー
タ・データ処理システムにおいては、多数の直接アクセ
ス記憶装置が、複数のコンピュータに接続する。
ロック図を示す。システム１０は、記憶装置コントロー
ラ１２、複数のホスト・コンピュータ１４、１６、１８
および２０および複数の直接アクセス記憶装置（ＤＡＳ
Ｄ）２２ー３２を含む。現在、ディスク駆動装置は、Ｄ
ＡＳＤの最も一般的型である。大規模な複数コンピュー
タ・データ処理システムにおいては、多数の直接アクセ
ス記憶装置が、複数のコンピュータに接続する。
【００１０】記憶装置コントローラ１２は、ホストコン
ピュータ１４ー２０とＤＡＳＤ２２ー３２との間に論理
上位置する。記憶装置コントローラ１２は、データ・レ
コードの転送のため特定のコンピュータと磁気ディスク
装置との間の接続および切断を取り扱う。
ピュータ１４ー２０とＤＡＳＤ２２ー３２との間に論理
上位置する。記憶装置コントローラ１２は、データ・レ
コードの転送のため特定のコンピュータと磁気ディスク
装置との間の接続および切断を取り扱う。
【００１１】ＩＢＭ３９９０型記憶装置コントローラ
は、磁気ディスク装置およびホストコンピュータとの間
の接続を制御するために使用される記憶装置コントロー
ラの１つの例である。ホスト・コンピュータ１４ー２０
は、典型的には、ＩＢＭ３０９０、ＥＳ９０００または
その他の同等のシステムのようなメイン・フレーム・シ
ステムである。
は、磁気ディスク装置およびホストコンピュータとの間
の接続を制御するために使用される記憶装置コントロー
ラの１つの例である。ホスト・コンピュータ１４ー２０
は、典型的には、ＩＢＭ３０９０、ＥＳ９０００または
その他の同等のシステムのようなメイン・フレーム・シ
ステムである。
【００１２】ＩＢＭ３９９０モデル３コントローラはホ
スト・コンピューターからの最高１６個のチャネルと最
高６４個の磁気記憶装置を扱うことができる。それゆ
え、ホスト・コンピュータ１４ー２０は、最低１個最高
４個のチャネルで記憶装置コントローラ１２に接続す
る。例えば、ホスト・コンピューター２０は、チャネル
３４（ａ）、３４（ｂ）、３４（ｃ）および３４（ｄ）
によって記憶装置コントローラ１２に接続している。図
１では、４個のホスト・コンピュータ・システムおよび
６個の直接記憶装置がで示されているが、記憶装置コン
トローラ１２は、更に追加のチャネルおよび直接アクセ
ス記憶装置を扱うことができる。
スト・コンピューターからの最高１６個のチャネルと最
高６４個の磁気記憶装置を扱うことができる。それゆ
え、ホスト・コンピュータ１４ー２０は、最低１個最高
４個のチャネルで記憶装置コントローラ１２に接続す
る。例えば、ホスト・コンピューター２０は、チャネル
３４（ａ）、３４（ｂ）、３４（ｃ）および３４（ｄ）
によって記憶装置コントローラ１２に接続している。図
１では、４個のホスト・コンピュータ・システムおよび
６個の直接記憶装置がで示されているが、記憶装置コン
トローラ１２は、更に追加のチャネルおよび直接アクセ
ス記憶装置を扱うことができる。
【００１３】図２は、記憶装置コントローラ１２をより
詳細に示す。記憶装置コントローラ１２は、２つの記憶
装置クラスタ３６および３８から構成され、各クラスタ
は、ホスト・コンピュータと直接アクセス記憶装置との
間の選択的接続を可能とする。クラスタ３６と３８は、
別々の電源から電力を供給されている。第１のクラスタ
３６は、関連記憶装置経路４８および５０、共用制御ア
レイ６４およびキャッシュ・メモリ５８を持つ第１の記
憶装置複数経路指示機構６２を備え持つ。第２のクラス
タ３８は、関連記憶装置経路５２および５４、共用制御
アレイ（以下ＳＣＡと呼称する）６６および不揮発性記
憶域６０を持つ第２の記憶装置複数経路指示機構６３を
備え持つ。
詳細に示す。記憶装置コントローラ１２は、２つの記憶
装置クラスタ３６および３８から構成され、各クラスタ
は、ホスト・コンピュータと直接アクセス記憶装置との
間の選択的接続を可能とする。クラスタ３６と３８は、
別々の電源から電力を供給されている。第１のクラスタ
３６は、関連記憶装置経路４８および５０、共用制御ア
レイ６４およびキャッシュ・メモリ５８を持つ第１の記
憶装置複数経路指示機構６２を備え持つ。第２のクラス
タ３８は、関連記憶装置経路５２および５４、共用制御
アレイ（以下ＳＣＡと呼称する）６６および不揮発性記
憶域６０を持つ第２の記憶装置複数経路指示機構６３を
備え持つ。
【００１４】図３は、記憶装置経路のブロック図であ
る。記憶装置経路４８は、上部ポートによって記憶装置
複数経路指示機構に、下部ポートによって複数の直接ア
クセス記憶装置に接続している。同期操作中の直接アク
セス記憶装置の１つと記憶装置複数経路指示機構６２と
の間のデータ転送は、（必要な場合）転送率変更バッフ
ァ７６によって支援される自動データ転送機構７４を通
して行われる。転送率変更バッファ７６は、ディスク駆
動型記憶装置のデータ転送速度とホスト・コンピュータ
へのチャネルの動作速度との間の相違を補完する。典型
的には、チャネルは、直接アクセス記憶装置より速い速
度でデータを扱う。
る。記憶装置経路４８は、上部ポートによって記憶装置
複数経路指示機構に、下部ポートによって複数の直接ア
クセス記憶装置に接続している。同期操作中の直接アク
セス記憶装置の１つと記憶装置複数経路指示機構６２と
の間のデータ転送は、（必要な場合）転送率変更バッフ
ァ７６によって支援される自動データ転送機構７４を通
して行われる。転送率変更バッファ７６は、ディスク駆
動型記憶装置のデータ転送速度とホスト・コンピュータ
へのチャネルの動作速度との間の相違を補完する。典型
的には、チャネルは、直接アクセス記憶装置より速い速
度でデータを扱う。
【００１５】ポート・アダプタ７２は、キャッシュ５
８、不揮発性記憶域６０および下部ポートの間のデータ
転送を制御する。ポート・アダプタ７２は、また、キャ
ッシュ５８と上部ポートとの間のデータ転送を制御す
る。上述のように、キャッシュ５８と不揮発性記憶域６
０の存在によって、ディスクおよびチャネル接続の物理
的同期を待つことなく、一定のデータ転送の論理的完結
が可能となる。記憶装置経路４８のすべてのオペレーシ
ョンは、マイクロプロセッサ７８の制御下で行われる。
プロセッサ制御マイクロコードは、記憶装置コントロー
ラのオペレーションを制御するため記憶装置経路の中の
マイクロプロセッサによって実行される。それゆえ、各
記憶装置経路は、実際にそれ自身のマイクロプロセッサ
に基づく独立型制御装置である一方、記憶装置経路は、
トランザクションに関連する接続、切断および再接続を
扱うための同期機能を実行するためＳＣＡを介してプロ
セッサ制御情報を共有する。
８、不揮発性記憶域６０および下部ポートの間のデータ
転送を制御する。ポート・アダプタ７２は、また、キャ
ッシュ５８と上部ポートとの間のデータ転送を制御す
る。上述のように、キャッシュ５８と不揮発性記憶域６
０の存在によって、ディスクおよびチャネル接続の物理
的同期を待つことなく、一定のデータ転送の論理的完結
が可能となる。記憶装置経路４８のすべてのオペレーシ
ョンは、マイクロプロセッサ７８の制御下で行われる。
プロセッサ制御マイクロコードは、記憶装置コントロー
ラのオペレーションを制御するため記憶装置経路の中の
マイクロプロセッサによって実行される。それゆえ、各
記憶装置経路は、実際にそれ自身のマイクロプロセッサ
に基づく独立型制御装置である一方、記憶装置経路は、
トランザクションに関連する接続、切断および再接続を
扱うための同期機能を実行するためＳＣＡを介してプロ
セッサ制御情報を共有する。
【００１６】図２に戻って、記憶装置コントローラ中の
各記憶装置経路は、記憶装置コントローラのオペレーシ
ョンを支援するために使われる３種のアドレス可能なメ
モリ装置へのアクセスを行う。その３種のメモリ装置
は、キャッシュ５８、不揮発性記憶域６０および共用制
御アレイ（ＳＣＡ）６４／６６である。これら３種のメ
モリ装置と非同期動作構成体が、ＩＢＭ３９９０制御装
置の共有構造を構成する。
各記憶装置経路は、記憶装置コントローラのオペレーシ
ョンを支援するために使われる３種のアドレス可能なメ
モリ装置へのアクセスを行う。その３種のメモリ装置
は、キャッシュ５８、不揮発性記憶域６０および共用制
御アレイ（ＳＣＡ）６４／６６である。これら３種のメ
モリ装置と非同期動作構成体が、ＩＢＭ３９９０制御装
置の共有構造を構成する。
【００１７】キャッシュは、頻繁にアクセスされる命令
およびデータのため高速記憶装置として使われるコンピ
ュータ・メモリの付加機構として、アプリケーションに
最もよく知られている。１レコードの最後の使用以後の
時間の長さが、使用頻度の指標として使われる。キャッ
シュは、システム・メモリの内容が最後の使用時点以後
古くなるという点でシステム・メモリと区別される。コ
ンピュータ・メモリ空間においては、プログラム・デー
タは、データがアドレス空間獲得アクセスにおいてアド
レス空間を争う前に解放されなければならない。キャッ
シュにおいては、メモリ空間に対する競争は、データが
（ＬＲＵ法で）最以前参照のデータになる時、そのキャ
ッシュから落ちるデータになる。たまにアクセスされる
データが定期的にキャッシュに入っても、それらは「古
くなる」という傾向があり、キャッシュから落ちる。キ
ャッシュの内容は、システム・メモリの中と重複する。
記憶装置コントローラ・キャッシュは、直接アクセス記
憶装置と記憶装置コントローラのために上記キャッシュ
と類似した機能を実行する。直接アクセス記憶装置の磁
気媒体とのデータ読み取りおよび書き込みは、かなり時
間を費やす。
およびデータのため高速記憶装置として使われるコンピ
ュータ・メモリの付加機構として、アプリケーションに
最もよく知られている。１レコードの最後の使用以後の
時間の長さが、使用頻度の指標として使われる。キャッ
シュは、システム・メモリの内容が最後の使用時点以後
古くなるという点でシステム・メモリと区別される。コ
ンピュータ・メモリ空間においては、プログラム・デー
タは、データがアドレス空間獲得アクセスにおいてアド
レス空間を争う前に解放されなければならない。キャッ
シュにおいては、メモリ空間に対する競争は、データが
（ＬＲＵ法で）最以前参照のデータになる時、そのキャ
ッシュから落ちるデータになる。たまにアクセスされる
データが定期的にキャッシュに入っても、それらは「古
くなる」という傾向があり、キャッシュから落ちる。キ
ャッシュの内容は、システム・メモリの中と重複する。
記憶装置コントローラ・キャッシュは、直接アクセス記
憶装置と記憶装置コントローラのために上記キャッシュ
と類似した機能を実行する。直接アクセス記憶装置の磁
気媒体とのデータ読み取りおよび書き込みは、かなり時
間を費やす。
【００１８】その読取りおよび書込み操作を遅くしてい
る要因には、レコード位置を磁気変換器と整合するよう
に合わせるために磁気ディスクが必要とする時間と、デ
ータの読み取り／書き込みに使われる磁気変換器の帯域
幅の制約とがある。頻繁にアクセスされるデータをキャ
ッシュで重複させることによって、データの読取り時間
は減らされ、データ記憶システムのスループットはかな
り改良される。記憶装置のバイト当たりの費用の観点か
ら、高速度構成要素は、特に磁気媒体記憶装置と比較す
ると、高価である。従って、キャッシュは記憶装置と比
較して非常に小さい。キャッシュが利用できなくなった
時、ホストからの「Make Cache Available」コマンドが
受け取られるまで、そのキャッシュへのアクセスは行わ
れないという点は、本発明の開示の目的のため注意され
るべきである。
る要因には、レコード位置を磁気変換器と整合するよう
に合わせるために磁気ディスクが必要とする時間と、デ
ータの読み取り／書き込みに使われる磁気変換器の帯域
幅の制約とがある。頻繁にアクセスされるデータをキャ
ッシュで重複させることによって、データの読取り時間
は減らされ、データ記憶システムのスループットはかな
り改良される。記憶装置のバイト当たりの費用の観点か
ら、高速度構成要素は、特に磁気媒体記憶装置と比較す
ると、高価である。従って、キャッシュは記憶装置と比
較して非常に小さい。キャッシュが利用できなくなった
時、ホストからの「Make Cache Available」コマンドが
受け取られるまで、そのキャッシュへのアクセスは行わ
れないという点は、本発明の開示の目的のため注意され
るべきである。
【００１９】不揮発性記憶装置（ＮＶＳ）はバッファリ
ング機能のためキャッシュのバックアップを果たす。Ｎ
ＶＳへのアクセスは、直接アクセス記憶装置へのアクセ
スより速いが、キャッシュへのアクセスより一般に遅
い。データは、電源異常の場合キャッシュをバックアッ
プするためキャッシュとＮＶＳに分けられる。ＮＶＳに
書かれるデータは磁気媒体に書かれるのと同様に安全で
あるものとしてと扱われて来た。ＮＶＳへのデータ記録
の実行時点で、データが成功裏に記憶されるという指標
がホスト・コンピュータへ与えられる。ＮＶＳはＦａｓ
ｔＷｒｉｔｅ（迅速書き込み）操作のために必要であ
り、また、ＤｕａｌＣｏｐｙ（重複複写）のペアを確立
するため必要とされる。仮にキャッシュが利用できなく
なるならば、キャッシュ利用不可プロセスの間すべての
ＦａｓｔＷｒｉｔｅデータは実行されず、キャッシュが
利用可能となるまで、新たなＦａｓｔＷｒｉｔｅデータ
はＮＶＳに書かれない。キャッシュが利用できない時で
も、ＮＶＳは、ＤｕａｌＣｏｐｙのため一次装置と二次
装置との間で同期がとれないシリンダを定義するビット
・マップを維持することを必要とされる。
ング機能のためキャッシュのバックアップを果たす。Ｎ
ＶＳへのアクセスは、直接アクセス記憶装置へのアクセ
スより速いが、キャッシュへのアクセスより一般に遅
い。データは、電源異常の場合キャッシュをバックアッ
プするためキャッシュとＮＶＳに分けられる。ＮＶＳに
書かれるデータは磁気媒体に書かれるのと同様に安全で
あるものとしてと扱われて来た。ＮＶＳへのデータ記録
の実行時点で、データが成功裏に記憶されるという指標
がホスト・コンピュータへ与えられる。ＮＶＳはＦａｓ
ｔＷｒｉｔｅ（迅速書き込み）操作のために必要であ
り、また、ＤｕａｌＣｏｐｙ（重複複写）のペアを確立
するため必要とされる。仮にキャッシュが利用できなく
なるならば、キャッシュ利用不可プロセスの間すべての
ＦａｓｔＷｒｉｔｅデータは実行されず、キャッシュが
利用可能となるまで、新たなＦａｓｔＷｒｉｔｅデータ
はＮＶＳに書かれない。キャッシュが利用できない時で
も、ＮＶＳは、ＤｕａｌＣｏｐｙのため一次装置と二次
装置との間で同期がとれないシリンダを定義するビット
・マップを維持することを必要とされる。
【００２０】共用制御アレイ（ＳＣＡ）は、すべての記
憶装置経路上で共有されるメモリ配列である。典型的Ｓ
ＣＡには２つのタイプのデータがある。その第１はＤＡ
ＳＤを支援するデータであり、第２はキャッシュとその
拡張機能（すなわち、ＦａｓｔＷｒｉｔｅとＤｕａｌＣ
ｏｐｙ）を支援するためのデータである。
憶装置経路上で共有されるメモリ配列である。典型的Ｓ
ＣＡには２つのタイプのデータがある。その第１はＤＡ
ＳＤを支援するデータであり、第２はキャッシュとその
拡張機能（すなわち、ＦａｓｔＷｒｉｔｅとＤｕａｌＣ
ｏｐｙ）を支援するためのデータである。
【００２１】メイン・フレーム・コンピュータにとって
のもうひとつの使用可能資源は、非同期動作エレメント
（ＡＷＥ）である。ＡＷＥは、データをキャッシュから
取り出し、ＤＡＳＤに書き込むか書き込み禁止を行うプ
ロセッサによって実行されるタスクである。これら構造
は、キャッシュ機能制御装置が必要とする非同期機能を
制御する内部動作エレメント、すなわち、Ｐａｃｋ Ｃ
ｈａｎｇｅ（パック変更）、実行禁止の修正データ、キ
ャッシュ空間管理等々を制御する。
のもうひとつの使用可能資源は、非同期動作エレメント
（ＡＷＥ）である。ＡＷＥは、データをキャッシュから
取り出し、ＤＡＳＤに書き込むか書き込み禁止を行うプ
ロセッサによって実行されるタスクである。これら構造
は、キャッシュ機能制御装置が必要とする非同期機能を
制御する内部動作エレメント、すなわち、Ｐａｃｋ Ｃ
ｈａｎｇｅ（パック変更）、実行禁止の修正データ、キ
ャッシュ空間管理等々を制御する。
【００２２】明きらかに、３９９０制御装置の２つのク
ラスタは、データ構造を共有する。システム変更の操作
上の要求やシステムの新しい、改善された機能が出現す
るのに伴って、特に上述の多くの資源の管理に関するシ
ステム・オペレーションの変更が必要とされる。これら
の変更は、マイクロプロセッサ７８を通してシステムの
オペレーションを制御するマイクロコードを変更するこ
とによって、実行される。
ラスタは、データ構造を共有する。システム変更の操作
上の要求やシステムの新しい、改善された機能が出現す
るのに伴って、特に上述の多くの資源の管理に関するシ
ステム・オペレーションの変更が必要とされる。これら
の変更は、マイクロプロセッサ７８を通してシステムの
オペレーションを制御するマイクロコードを変更するこ
とによって、実行される。
【００２３】上述のとおり、マイクロコードの大幅な変
更を行う従来方法では、新しいマイクロコードが典型的
には支援機構（図２のディスケット機構６８と６９）を
通してマイクロプロセサ・メモリにロードされる間、シ
ステム・オペレーションの中断が起きる。各クラスタの
マイクロコードを更新する伝統的方法は、マイクロコー
ドがロードされ、クラスターが再初期化される間、その
クラスタのオペレーションの中断を伴う。このプロシー
ジャが最高０.５時間要するので、サービス中断は、一
般的に望ましくない。
更を行う従来方法では、新しいマイクロコードが典型的
には支援機構（図２のディスケット機構６８と６９）を
通してマイクロプロセサ・メモリにロードされる間、シ
ステム・オペレーションの中断が起きる。各クラスタの
マイクロコードを更新する伝統的方法は、マイクロコー
ドがロードされ、クラスターが再初期化される間、その
クラスタのオペレーションの中断を伴う。このプロシー
ジャが最高０.５時間要するので、サービス中断は、一
般的に望ましくない。
【００２４】制御プロセッサのオペレーションにおける
最小限の中断をもってマイクロコードを大幅に更新する
技術に対する当業界の必要性が本発明によって満たされ
る。本発明は、古いプロセッサ制御コードを実行させて
いるコンピュータ・システムに、最小限のオペレーショ
ン中断で、新しいプロセッサ制御コードを自動的に導入
するシステムを提供する。
最小限の中断をもってマイクロコードを大幅に更新する
技術に対する当業界の必要性が本発明によって満たされ
る。本発明は、古いプロセッサ制御コードを実行させて
いるコンピュータ・システムに、最小限のオペレーショ
ン中断で、新しいプロセッサ制御コードを自動的に導入
するシステムを提供する。
【００２５】３９９０制御装置を接続している場合、影
響を受ける共有構造はキャッシュ・オペレーションの間
にだけ使われることを、本発明は認識する。変更を実行
する時、キャッシュを使用不可とすれば、新しいマイク
ロコードを中断なしに導入できる。詳細に以下で検討さ
れるように、一般的には、新しいコードは、コンピュー
タ・システムにロードされ、複数の更新変数の値を識別
するため古いコードと比較される。コンピュータ・シス
テムのオペレーションの変更は、更新する変数の値を基
にオペレーションの中断なしに実行される。
響を受ける共有構造はキャッシュ・オペレーションの間
にだけ使われることを、本発明は認識する。変更を実行
する時、キャッシュを使用不可とすれば、新しいマイク
ロコードを中断なしに導入できる。詳細に以下で検討さ
れるように、一般的には、新しいコードは、コンピュー
タ・システムにロードされ、複数の更新変数の値を識別
するため古いコードと比較される。コンピュータ・シス
テムのオペレーションの変更は、更新する変数の値を基
にオペレーションの中断なしに実行される。
【００２６】本発明の特定の実施例においては、資源管
理変数にラベルがつけられ、あらかじめ決められた値が
与えられるマイクロコードが含められる。資源管理変数
は、当該システムの更新を有効とさせるためどの資源を
制御するかを決定するため古いコード中の対応する変数
と比較される。このようにして、マイクロコードにおけ
る大幅な変更が、自動的にかつ中断なしに、実施され
る。
理変数にラベルがつけられ、あらかじめ決められた値が
与えられるマイクロコードが含められる。資源管理変数
は、当該システムの更新を有効とさせるためどの資源を
制御するかを決定するため古いコード中の対応する変数
と比較される。このようにして、マイクロコードにおけ
る大幅な変更が、自動的にかつ中断なしに、実施され
る。
【００２７】装置ＳＣＡの構造は、歴史的に安定してい
て、新しいマイクロコードが新しい装置の型を支持する
時のみ一般的には変更される。変更が起きる時、既存の
形式を使用する既存の装置のためＳＣＡにデータを記憶
するように、本発明に従う更新の間、新しいマイクロコ
ードが、実行される。新しい形式は、新しい装置のため
にのみ使われる。これは、ＳＣＡ上のデータの取り出し
および記憶に影響を及ぼすだけである。記憶装置経路の
範囲内の制御記憶域は共有されないので、新しいマイク
ロコードの制御記憶域で使われる構造は、単一の形式で
実行されることができる。
て、新しいマイクロコードが新しい装置の型を支持する
時のみ一般的には変更される。変更が起きる時、既存の
形式を使用する既存の装置のためＳＣＡにデータを記憶
するように、本発明に従う更新の間、新しいマイクロコ
ードが、実行される。新しい形式は、新しい装置のため
にのみ使われる。これは、ＳＣＡ上のデータの取り出し
および記憶に影響を及ぼすだけである。記憶装置経路の
範囲内の制御記憶域は共有されないので、新しいマイク
ロコードの制御記憶域で使われる構造は、単一の形式で
実行されることができる。
【００２８】以下のステップによって、本発明によって
与えられる同時並行の非中断マイクロコード導入シナリ
オが定義される。
与えられる同時並行の非中断マイクロコード導入シナリ
オが定義される。
【００２９】１．ホストからクラスタへのチャネル経路
をオフに変える。 ２．当該クラスタへのインターフェースを使用不可にす
る。 ３．使用不可のクラスタへの支援機構を使用する。 ４．新しいディスケットを読み込む。 ５．支援機構を使ってクラスタを再開する。 ６．インターフェースを使用可能とする。 ７．ホストからクラスタへのチャネル経路をオンに変え
る。 ８．他のクラスタのため上記ステップを繰り返す。
をオフに変える。 ２．当該クラスタへのインターフェースを使用不可にす
る。 ３．使用不可のクラスタへの支援機構を使用する。 ４．新しいディスケットを読み込む。 ５．支援機構を使ってクラスタを再開する。 ６．インターフェースを使用可能とする。 ７．ホストからクラスタへのチャネル経路をオンに変え
る。 ８．他のクラスタのため上記ステップを繰り返す。
【００３０】本発明の重要な点は、マイクロコード導入
変数（ＭＩＶ）の識別である。導入値は、新リリース毎
に各変数に割り当てられる。リリース間のＭＩＶ値が変
わる場合だけ、措置が講じられる。かくして、共有され
る構成が変更される場合装置に影響を及ぼさない非中断
導入が行われる。
変数（ＭＩＶ）の識別である。導入値は、新リリース毎
に各変数に割り当てられる。リリース間のＭＩＶ値が変
わる場合だけ、措置が講じられる。かくして、共有され
る構成が変更される場合装置に影響を及ぼさない非中断
導入が行われる。
【００３１】実施例で、以下の導入変数が、定義され
る。 Disruptive（中断）＝ 新しいマイクロコードは、オペ
レーションを中断する。 Cache Unavailable （キャッシュ使用不可）＝ 導入プ
ロセスの間キャッシュは使用不可とされねばならない。 NVS Unavailable （ＮＶＳ使用不可）＝ 導入プロセス
の間ＮＶＳは使用不可とされねばならない。 AWE Limiting (ＡＷＥ制約）= すべてのＡＷＥは導入プ
ロセスの間マイクロコ−ドの最新レベル上で実行できな
ければならない。 Reserved(予備）= 未定義の変数の追加のため予約され
るメモリ空間。
る。 Disruptive（中断）＝ 新しいマイクロコードは、オペ
レーションを中断する。 Cache Unavailable （キャッシュ使用不可）＝ 導入プ
ロセスの間キャッシュは使用不可とされねばならない。 NVS Unavailable （ＮＶＳ使用不可）＝ 導入プロセス
の間ＮＶＳは使用不可とされねばならない。 AWE Limiting (ＡＷＥ制約）= すべてのＡＷＥは導入プ
ロセスの間マイクロコ−ドの最新レベル上で実行できな
ければならない。 Reserved(予備）= 未定義の変数の追加のため予約され
るメモリ空間。
【００３２】実施例においては、これらの変数は、ゼロ
の値を割り当てられる。
の値を割り当てられる。
【００３３】導入の間、導入される新しいマイクロコー
ドによって、マイクロプロセッサ７０は新しいマイクロ
コードのＭＩＶ値を古いマイクロコードのＭＩＶ値と比
較する。下記リストは、新旧マイクロコード間の導入値
が等しくない場合、マイクロコードによって起動される
処理を定義する。
ドによって、マイクロプロセッサ７０は新しいマイクロ
コードのＭＩＶ値を古いマイクロコードのＭＩＶ値と比
較する。下記リストは、新旧マイクロコード間の導入値
が等しくない場合、マイクロコードによって起動される
処理を定義する。
【００３４】Disruptive 変数：プロセスは完了しな
い。メッセージが支援機構（ＳＦ）のパネル上に書かれ
る。
い。メッセージが支援機構（ＳＦ）のパネル上に書かれ
る。
【００３５】Cache Unavailable 変数：もしもキャッシ
ュが使用可能であれば、導入プロセスは止められ、キャ
ッシュは自動動作モードで使用不可とされるか、また
は、導入プロセスを再開する前にキャッシュを使用不可
とするようカストマ・エンジニア（ＣＥ）に指示するメ
ッセジがＳＦパネルに書かれる。
ュが使用可能であれば、導入プロセスは止められ、キャ
ッシュは自動動作モードで使用不可とされるか、また
は、導入プロセスを再開する前にキャッシュを使用不可
とするようカストマ・エンジニア（ＣＥ）に指示するメ
ッセジがＳＦパネルに書かれる。
【００３６】NVS Unavailable 変数:もしもＮＶＳが使
用可能であれば、導入プロセスは止められ、ＮＶＳは自
動動作モードで使用不可とされるか、または、導入プロ
セスを再開する前にＮＶＳを使用不可とするようカスト
マ・エンジニア（ＣＥ）に指示するメッセジがＳＦパネ
ルに書かれる。
用可能であれば、導入プロセスは止められ、ＮＶＳは自
動動作モードで使用不可とされるか、または、導入プロ
セスを再開する前にＮＶＳを使用不可とするようカスト
マ・エンジニア（ＣＥ）に指示するメッセジがＳＦパネ
ルに書かれる。
【００３７】AWE Limiting 変数：マイクロコードは、
直前にロードされたクラスタ上のＡＷＥのみを実行す
る。
直前にロードされたクラスタ上のＡＷＥのみを実行す
る。
【００３８】導入変数値は、各記憶装置経路のマイクロ
プロセッサ・メモリ（制御記憶域）に収納される。クラ
スタが初期マイクロコード・ロード（ＩＭＬ）を経験す
る時、他のクラスタがロードされたか否かを判断するた
めのチェックが行われる。他のクラスタがロードされて
いないならば、導入変数値は、その制御記憶域からＳＣ
Ａへ移動される。他のクラスタがロードされているなら
ば、導入変数値は、ＳＣＡに現在記憶されている値と比
較される。その差の大きさと無関係に、または、旧より
も新が小ならば、比較は、「等しくない」である。この
ことにより、改良版と同様「古いコード」の導入をも容
易とされる。
プロセッサ・メモリ（制御記憶域）に収納される。クラ
スタが初期マイクロコード・ロード（ＩＭＬ）を経験す
る時、他のクラスタがロードされたか否かを判断するた
めのチェックが行われる。他のクラスタがロードされて
いないならば、導入変数値は、その制御記憶域からＳＣ
Ａへ移動される。他のクラスタがロードされているなら
ば、導入変数値は、ＳＣＡに現在記憶されている値と比
較される。その差の大きさと無関係に、または、旧より
も新が小ならば、比較は、「等しくない」である。この
ことにより、改良版と同様「古いコード」の導入をも容
易とされる。
【００３９】本発明の１つの実施例においては、Disrup
tive（中断）変数の値が等しくないならば、記憶装置機
構が保守用制御盤上のメッセージを表示するために使わ
れ、導入プロセスは中止される。もしもCache unavaila
ble 変数値が等しくないならば、そのキャッシュの状態
が「使用不可」であることを確認するチェックが行われ
る。もしもそれが使用不可であれば、ＳＣＡ上の古い値
を新しい値に置き換え、その導入は継続する。もしもキ
ャッシュが使用可であれば、保守用制御盤上にメッセー
ジを表示するためＳＦが使われ、導入プロセスは停止さ
せられる。
tive（中断）変数の値が等しくないならば、記憶装置機
構が保守用制御盤上のメッセージを表示するために使わ
れ、導入プロセスは中止される。もしもCache unavaila
ble 変数値が等しくないならば、そのキャッシュの状態
が「使用不可」であることを確認するチェックが行われ
る。もしもそれが使用不可であれば、ＳＣＡ上の古い値
を新しい値に置き換え、その導入は継続する。もしもキ
ャッシュが使用可であれば、保守用制御盤上にメッセー
ジを表示するためＳＦが使われ、導入プロセスは停止さ
せられる。
【００４０】NVS Unavailable信号に対する処理は、Cac
he Unavailableに対する処理と同一である。
he Unavailableに対する処理と同一である。
【００４１】AWE Limiting 変数値が等しくないなら
ば、新しい値がＳＣＡに記憶され、再初期化が起動され
る。再初期化によって、ＡＷＥは一旦終了させられつぎ
に再初期化される。AWE limiting 変数値がＳＣＡ上の
値に等しい記憶装置経路（図３参照）上でのみＡＷＥは
実行される。このことが、新しいマイクロコードだけが
新しい構造に関し実行できることを可能にする。古いマ
イクロコードによる新しいＡＷＥの作成は、それらが古
い構成を使用して作成されるので、阻止される。ダウン
・レベルのＳＰ上で新しいＡＷＥを作成する試みがなさ
れる場合「in-progress(進行)」コードを返すことによ
って、これが行われる。この「in-progress」コードに
よって、当該作成プロセスは他のＳＰへ振り向けられ
る。
ば、新しい値がＳＣＡに記憶され、再初期化が起動され
る。再初期化によって、ＡＷＥは一旦終了させられつぎ
に再初期化される。AWE limiting 変数値がＳＣＡ上の
値に等しい記憶装置経路（図３参照）上でのみＡＷＥは
実行される。このことが、新しいマイクロコードだけが
新しい構造に関し実行できることを可能にする。古いマ
イクロコードによる新しいＡＷＥの作成は、それらが古
い構成を使用して作成されるので、阻止される。ダウン
・レベルのＳＰ上で新しいＡＷＥを作成する試みがなさ
れる場合「in-progress(進行)」コードを返すことによ
って、これが行われる。この「in-progress」コードに
よって、当該作成プロセスは他のＳＰへ振り向けられ
る。
【００４２】この作成機能は非ＡＷＥ作成を拒絶するた
めに修正され、（装置ヘッドの移動のような）非同期的
装置保守や（例えばPerform Subsystem Functionおよび
SetSystem Modeなどのような）チャネル・コマンドを止
める。Pack-Changes の作成は、マイクロコードのどの
レベル上でもできるが、その実行は新しいマイクロコー
ド上でのみ行なわれる。
めに修正され、（装置ヘッドの移動のような）非同期的
装置保守や（例えばPerform Subsystem Functionおよび
SetSystem Modeなどのような）チャネル・コマンドを止
める。Pack-Changes の作成は、マイクロコードのどの
レベル上でもできるが、その実行は新しいマイクロコー
ド上でのみ行なわれる。
【００４３】上記のマイクロコードは、新しいマイクロ
コードの導入において操作員のなにがしかの介入をもた
らす。図４から図５は、マイクロコード導入が自動的に
操作員の介入なしに実行される本発明の別の好ましい実
施例を示す流れ図である。下記の表１および２は、マイ
クロコードの導入を支援するための本発明の使用例を示
す。この例の中で、マイクロコード・リリースは、以下
のように定義される。
コードの導入において操作員のなにがしかの介入をもた
らす。図４から図５は、マイクロコード導入が自動的に
操作員の介入なしに実行される本発明の別の好ましい実
施例を示す流れ図である。下記の表１および２は、マイ
クロコードの導入を支援するための本発明の使用例を示
す。この例の中で、マイクロコード・リリースは、以下
のように定義される。
【００４４】 リリース６.０＝ 新しいハードウェア・プラットホーム
をサポートする３９９０マイクロコードのリリース。 リリース６.１＝ 共有される構造を更新していない改
良。 リリース７.０＝キャッシュ・アルゴリズムを変更。 リリース８.０＝新しい装置形式および変更されたＡＷ
Ｅ構成のサポートの追加。
をサポートする３９９０マイクロコードのリリース。 リリース６.１＝ 共有される構造を更新していない改
良。 リリース７.０＝キャッシュ・アルゴリズムを変更。 リリース８.０＝新しい装置形式および変更されたＡＷ
Ｅ構成のサポートの追加。
【００４５】
【表１】 ４つのマイクロコード・リリースのための変数値 リリース Disruptive Cache Unavailable NVS Unavailable AWE Limiting ６.０ ０ ０ ０ ０ ６.１ ０ ０ ０ ０ ７.０ ０ １ ０ ０ ８.０ ０ ２ １ １
【００４６】
【表２】 導入プロセス 旧レベル ６.０ ６.１ ７.０ ８.０ ６.０ 非中断 非中断 非中断 非中断 キャッシュと キャッシュ ＮＶＳ使用不可 使用不可 ＡＷＥ新レベル に限定 ６.１ 非中断 非中断 非中断 非中断 キャッシュと キャッシュ ＮＶＳ使用不可 使用不可 ＡＷＥ新レベル に限定 ７.０ 非中断 非中断 非中断 非中断 キャッシュと キャッシュ キャッシュ ＮＶＳ使用不可 使用不可 使用不可 ＡＷＥ新レベル に限定 ８.０ 非中断 非中断 非中断 非中断 キャッシュと キャッシュと キャッシュと ＮＶＳ使用不可 ＮＶＳ使用不可 ＮＶＳ使用不可 ＡＷＥ新レベル ＡＷＥ新レベル ＡＷＥ新レベル に限定 に限定 に限定 かくして、本発明は、ある特定の適用のための特定の実
施例を参照して記述された。通常の技能を持ち本発明の
内容へのアクセスを行う当業者は、本発明の範囲内で修
正や適用や実施例の追加を認めるであろう。例えば、本
発明は、記憶装置コントローラに関する使用に限定され
ない。本発明は、時々更新される制御コードを使用する
コンピュータ・システムで使われることもできる。
施例を参照して記述された。通常の技能を持ち本発明の
内容へのアクセスを行う当業者は、本発明の範囲内で修
正や適用や実施例の追加を認めるであろう。例えば、本
発明は、記憶装置コントローラに関する使用に限定され
ない。本発明は、時々更新される制御コードを使用する
コンピュータ・システムで使われることもできる。
【００４７】
【発明の効果】マイクロコードの大幅な変更を行う従来
方法では、新しいマイクロコードをマイクロプロセッサ
・メモリにロードする間、システム・オペレーションの
中断が起きた。本発明によって、古いプロセッサ制御コ
ードを稼働させているコンピュータ・システムに、新し
いプロセッサ制御コードを自動的かつ最小限のオペレー
ション中断をもって導入することが可能となる。
方法では、新しいマイクロコードをマイクロプロセッサ
・メモリにロードする間、システム・オペレーションの
中断が起きた。本発明によって、古いプロセッサ制御コ
ードを稼働させているコンピュータ・システムに、新し
いプロセッサ制御コードを自動的かつ最小限のオペレー
ション中断をもって導入することが可能となる。
【図１】データ処理システムのブロック図である。
【図２】図１のデータ処理システムの記憶装置コントロ
ーラのブロック図である。
ーラのブロック図である。
【図３】図１のデータ処理システムの記憶装置コントロ
ーラのための記憶装置経路のブロック図である。
ーラのための記憶装置経路のブロック図である。
【図４】マイクロコード導入が自動的かつ操作員介入な
しに実行される好ましい実施方法を図示している流れ図
である。
しに実行される好ましい実施方法を図示している流れ図
である。
【図５】図４の継続で、マイクロコード導入が自動的か
つ操作員介入なしに実行される好ましい実施方法を図示
している流れ図である。
つ操作員介入なしに実行される好ましい実施方法を図示
している流れ図である。
【図６】図５の継続で、マイクロコード導入が自動的か
つ操作員介入なしに実行される好ましい実施方法を図示
している流れ図である。
つ操作員介入なしに実行される好ましい実施方法を図示
している流れ図である。
１０ システム １２ 記憶装置コントローラ １４、１６、１８、２０ ホスト・コンピュータ ２２、２４、２６、２８、３０、３２ ＤＡＳＤ ３６、３８ 記憶装置クラスタ ４８、５０、５２、５４ 記憶装置経路 ５８ キャッシュ ６０ 不揮発性記憶域（ＮＶＳ） ６２、６３ 記憶装置複数経路指示機構 ６４、６６ 共用制御アレイ（ＳＣＡ） ６８、６９ 支援機構（ＳＦ） ７０、７１ ディスケット読取機構 ７２ ポート・アダプタ ７４ 自動データ転送機構 ７６ 転送率変更バッファ ７８ マイクロプロセッサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ベルン ジョン レグボルド アメリカ合衆国アリゾナ州 ツーソン ノ ース・アベニダ・エンパルム 2710番地
Claims (5)
- 【請求項１】古いプロセッサ制御コードを稼働している
コンピュータ・システムにおいてそのオペレーションの
中断を最小限に抑えつつ新しいプロセッサ制御コードを
自動的に導入するためのシステムであって、 上記コンピュータ・システムに上記新しいコードをロー
ドするための第１の手段と、 新しいコードを古いコードと比較し、複数の更新変数を
識別するための第２の手段と、 上記更新変数の値に基づき上記コンピュータ・システム
のオペレーションの変更を有効とさせるための第３の手
段と、 からなる新しいプロセッサ制御コードを自動的に導入す
るためのシステム。 - 【請求項２】上記変数が上記コンピュータ・システムに
よって管理される資源に関連する請求項１記載のシステ
ム。 - 【請求項３】上記オペレーションの変更が有効となった
後上記コンピュータ・システムを初期状態にする手段を
含む請求項２記載のシステム。 - 【請求項４】同じ装置を制御する複数のプロセッサを装
備するシステムにおいて、古いプロセッサ制御コードを
稼働している上記プロセッサ中の１つのプロセッサにお
いて自動的かつ中断することなく新しい制御コードを導
入するシステムであって、 上記古い制御コードを稼働させている上記プロセッサに
上記新しいプロセッサ・コードをロードするための第１
の手段と、 新しいプロセッサ・コードを古いプロセッサ・コードと
比較し、複数の更新変数を識別するための第２の手段
と、 上記更新変数の値に基づき上記プロセッサのオペレーシ
ョンの変更を有効とさせるための第３の手段と、 からなる新しい制御コードを自動的に導入するためのシ
ステム。 - 【請求項５】古いプロセッサ制御コードを稼働させてい
るコンピュータ・システムにおいてそのオペレーション
の中断を最小限に抑えつつ新しいプロセッサ制御コード
を自動的に導入する方法であって、 上記コンピュータ・システムへ上記新しいコードをロー
ドするステップと、 新しいコードを古いコードと比較し、複数の更新変数を
識別するステップと、 上記更新変数の値に基づき上記コンピュータ・システム
のオペレーションの変更を有効とさせるステップと、 からなる新しいプロセッサ制御コードを自動的に導入す
る方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US99076092A | 1992-12-15 | 1992-12-15 | |
| US7/990,760 | 1992-12-15 | ||
| US07/990,760 | 1992-12-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06214782A true JPH06214782A (ja) | 1994-08-05 |
| JP2710195B2 JP2710195B2 (ja) | 1998-02-10 |
Family
ID=25536512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5307004A Expired - Fee Related JP2710195B2 (ja) | 1992-12-15 | 1993-11-15 | 記憶装置コントローラ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5537598A (ja) |
| EP (1) | EP0602869B1 (ja) |
| JP (1) | JP2710195B2 (ja) |
| DE (1) | DE69325877T2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5717950A (en) * | 1994-01-11 | 1998-02-10 | Hitachi, Ltd. | Input/output device information management system for multi-computer system |
| JP2918784B2 (ja) * | 1994-03-29 | 1999-07-12 | キヤノン株式会社 | 画像処理装置及び方法 |
| US6421679B1 (en) * | 1995-10-27 | 2002-07-16 | International Business Machines Corporation | Concurrent patch to logical partition manager of a logically partitioned system |
| US5950012A (en) * | 1996-03-08 | 1999-09-07 | Texas Instruments Incorporated | Single chip microprocessor circuits, systems, and methods for self-loading patch micro-operation codes and patch microinstruction codes |
| DE19620888A1 (de) * | 1996-05-23 | 1997-11-27 | Siemens Ag | Verfahren zur Aktualisierung eines Teils eines Programmcodes, wobei der Programmcode in einer Interpreter-Programmiersprache vorliegt, während der Ausführung des Programmcodes, durch einen Rechner |
| JP3003619B2 (ja) * | 1997-04-09 | 2000-01-31 | 日本電気株式会社 | 装置内部設定情報バックアップ装置及び方法並びに装置内部設定情報バックアップ制御プログラムを記憶した記憶媒体 |
| US6189145B1 (en) | 1997-05-28 | 2001-02-13 | International Business Machines Corporation | Concurrent patch to logical partition manager of a logically partitioned system |
| US5974258A (en) * | 1997-07-18 | 1999-10-26 | International Business Machines Corporation | Method and apparatus for performing single-function software operations on a server processor for a target of one or more processors in a network of processors |
| US6460175B1 (en) | 1997-07-18 | 2002-10-01 | International Business Machines Corporation | Program product for modular, parallel, remote software installation with repeatable, externally-invocable steps |
| US5930515A (en) * | 1997-09-30 | 1999-07-27 | Scientific-Atlanta, Inc. | Apparatus and method for upgrading a computer system operating system |
| US5896527A (en) * | 1997-10-31 | 1999-04-20 | Lucent Technologies Inc. | Accessing data during the transition between program releases |
| JP2003067208A (ja) * | 2001-08-23 | 2003-03-07 | Sony Corp | 情報処理装置および方法、記録媒体、並びにプログラム |
| US20070113051A1 (en) * | 2005-10-17 | 2007-05-17 | Honeywell International Inc. | Apparatus and method for live loading of control applications in a process control environment |
| US7516293B2 (en) * | 2006-09-08 | 2009-04-07 | International Business Machines Corporation | Increased performance using mixed memory types |
| US8898653B2 (en) | 2007-06-27 | 2014-11-25 | International Business Machines Corporation | Non-disruptive code update of a single processor in a multi-processor computing system |
| US8136108B2 (en) * | 2008-09-03 | 2012-03-13 | Computime, Ltd | Updating firmware with multiple processors |
| CN103970576A (zh) * | 2014-05-23 | 2014-08-06 | 小米科技有限责任公司 | 安装信息展示方法、获取方法和装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5831439A (ja) * | 1981-08-19 | 1983-02-24 | Fujitsu Ltd | フア−ムウエアの更新方式 |
| JPH01199231A (ja) * | 1988-02-04 | 1989-08-10 | Hitachi Ltd | マイクロプログラム変更装置 |
| JPH04148235A (ja) * | 1990-10-08 | 1992-05-21 | Hitachi Ltd | マイクロプログラムの更新方式 |
| JPH05100843A (ja) * | 1991-10-09 | 1993-04-23 | Fujitsu Ltd | マイクロプログラムロード方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1052738B (it) * | 1975-12-24 | 1981-07-20 | Cselt Centro Studi Lab Telecom | Dispositivo per il caricamento automatico della memoria centrale di calcolatori elettronici |
| EP0116694B1 (en) * | 1983-02-22 | 1990-09-12 | International Business Machines Corporation | Method for dynamically reconfiguring a data processing system for added devices |
| JPH067380B2 (ja) * | 1985-08-30 | 1994-01-26 | 株式会社日立製作所 | マルチプロセッサシステム |
| JP2753706B2 (ja) * | 1987-12-09 | 1998-05-20 | 富士通株式会社 | 計算機におけるｉｐｌ方法 |
| US5155847A (en) * | 1988-08-03 | 1992-10-13 | Minicom Data Corporation | Method and apparatus for updating software at remote locations |
| US4954941A (en) * | 1988-08-31 | 1990-09-04 | Bell Communications Research, Inc. | Method and apparatus for program updating |
| US5155837A (en) * | 1989-03-02 | 1992-10-13 | Bell Communications Research, Inc. | Methods and apparatus for software retrofitting |
| US5142680A (en) * | 1989-04-26 | 1992-08-25 | Sun Microsystems, Inc. | Method for loading an operating system through a network |
| EP0463251A1 (en) * | 1990-06-28 | 1992-01-02 | International Business Machines Corporation | Software installation |
| US5202998A (en) * | 1990-08-31 | 1993-04-13 | International Business Machines Corporation | Fast, simultaneous multi-processor system status communication interface |
| US5257368A (en) * | 1991-03-28 | 1993-10-26 | International Business Machines Corp. | System for dynamically changing a system I/O configuration by determining differences between current and future configurations and describing differences to software and hardware control blocks |
| JP2582956B2 (ja) * | 1991-05-07 | 1997-02-19 | 三菱電機株式会社 | プログラマブル制御装置 |
| US5359730A (en) * | 1992-12-04 | 1994-10-25 | International Business Machines Corporation | Method of operating a data processing system having a dynamic software update facility |
-
1993
- 1993-11-15 JP JP5307004A patent/JP2710195B2/ja not_active Expired - Fee Related
- 1993-12-06 EP EP93309787A patent/EP0602869B1/en not_active Expired - Lifetime
- 1993-12-06 DE DE69325877T patent/DE69325877T2/de not_active Expired - Lifetime
-
1995
- 1995-08-17 US US08/524,139 patent/US5537598A/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5831439A (ja) * | 1981-08-19 | 1983-02-24 | Fujitsu Ltd | フア−ムウエアの更新方式 |
| JPH01199231A (ja) * | 1988-02-04 | 1989-08-10 | Hitachi Ltd | マイクロプログラム変更装置 |
| JPH04148235A (ja) * | 1990-10-08 | 1992-05-21 | Hitachi Ltd | マイクロプログラムの更新方式 |
| JPH05100843A (ja) * | 1991-10-09 | 1993-04-23 | Fujitsu Ltd | マイクロプログラムロード方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69325877T2 (de) | 2000-02-24 |
| EP0602869A2 (en) | 1994-06-22 |
| JP2710195B2 (ja) | 1998-02-10 |
| US5537598A (en) | 1996-07-16 |
| EP0602869A3 (en) | 1994-08-24 |
| DE69325877D1 (de) | 1999-09-09 |
| EP0602869B1 (en) | 1999-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5724542A (en) | Method of controlling disk control unit | |
| US6279078B1 (en) | Apparatus and method for synchronizing a cache mode in a dual controller, dual cache memory system operating in a plurality of cache modes | |
| EP0788055B1 (en) | Multipath i/o storage systems with multipath i/o request mechanisms | |
| US6216179B1 (en) | System for processing an I/O request using an old program while loading a new program which upon completion used to process the I/O request | |
| US6772306B2 (en) | Data saving method and external storage device | |
| US6272571B1 (en) | System for improving the performance of a disk storage device by reconfiguring a logical volume of data in response to the type of operations being performed | |
| JPH06214782A (ja) | プロセッサ制御コード導入システムおよび方法 | |
| US5640530A (en) | Use of configuration registers to control access to multiple caches and nonvolatile stores | |
| JP3431972B2 (ja) | 仮想ディスクシステム | |
| US5771367A (en) | Storage controller and method for improved failure recovery using cross-coupled cache memories and nonvolatile stores | |
| JPS626325A (ja) | 階層記憶装置 | |
| JPH07111713B2 (ja) | 構成変更制御方式 | |
| JPH07200191A (ja) | ディスクアレイ装置 | |
| JPH07225715A (ja) | キャッシュ内のデータにアクセスする方法およびシステム | |
| JPH04243458A (ja) | チャネルー直接アクセス記憶装置間非同期通信システム | |
| JPH09330141A (ja) | 動的再構成処理における障害回復処理方式 | |
| JPH0962499A (ja) | プログラムファイル更新装置 | |
| JP3515495B2 (ja) | ディスク制御装置及びその制御方法 | |
| KR100423812B1 (ko) | 디스크 캐쉬메모리 제어기 및 패리티 연산장치를 구비한알에이아이디 제어기 및 패리티 연산방법 | |
| JP3425355B2 (ja) | 多重書き込み記憶装置 | |
| JPH07325674A (ja) | 半導体メモリの交換方法および半導体ディスクサブシステムの制御方法 | |
| JP3124201B2 (ja) | 入出力制御装置 | |
| JP2000311112A (ja) | 情報システム | |
| KR100348566B1 (ko) | 통신시스템에서의 이중화 저장장치 | |
| JPS6259816B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |