JPH02173843A

JPH02173843A - メモリ構成設定方法

Info

Publication number: JPH02173843A
Application number: JP63329739A
Authority: JP
Inventors: Hideki Migite; 右手　秀樹
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-12-27
Filing date: 1988-12-27
Publication date: 1990-07-05
Anticipated expiration: 2014-11-29
Also published as: JP2983221B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明はメモリ構成設定方式に関し、特に複数のメモ
リボルドが実装可能なスロットを有し、この各スロット
に実装されたボードがシステムバスを介して情報を送受
するシステムに使用されるメモリ構成設定方式に関する
。

（従来の技術）ＣＰＵボード、Ｉ１０ボードの他に、複数のメモリボー
ドが実装可能なシステムにおいては、実装するメモリボ
ードの総容量がそのシステムの許容容量を越えないよう
に考慮してメモリ増設を行なう必要がある。もし、シス
テムの許容容量を越える容量のメモリボードが実装され
た場合には、システムの正常動作が阻害されて可動時に
異常動作が発生される。

メモリボードの容量はそのボード毎に異なる場合が多い
ので、各メモリボードの容量を認識するための作業は非
常に手間がかかる。このため、従来ではシステム構築、
システム据付け、メモリ増設等を効率よく行なうことが
困難であった。

（発明が解決しようとする課題）この発明は前述の事情に鑑みなされたもので、従来では
メモリ増設等を行なう度に各実装メモリボードの容量を
認識する作業が必要であった点を改善し、複数のメモリ
ボードの中でシステムの許容容量に適したメモリボード
のみを動作可能状態に自動設定できる様にし、システム
構築時、システム据付は時、メモリ増設時の各作業を簡
素化できるシステム構成設定方式を提供することを目的
とする。

［発明の構成］（課題を解決するための手段）この発明は、複数のメモリボードが実装可能なスロット
を有し、この各スロットに実装されたボードがシステム
バスを介して情報を送受するシステムにおいて、特定の
コマンド処理により実装メモリボードの容量を認識する
認識手段と、この認識手段によって得られた容量情報と
このシステムの許容容量とに基づいて前記複数の実装メ
モリボードの中からシステム内で動作可能なメモリボー
ドを選出し、その選出したメモリボードのみにスタート
アドレスを与えてそのメモリボードを動作可能に設定す
る手段とを具備することを特徴とする。

（作用）このメモリ構成設定方式あっては、複数のメモリボード
の中でシステムの許容容量に適したメモリボードのみが
動作可能状態に自動設定される。

したがって、システム構築時、システム据付は時、メモ
リ増設時において、システムの許容容量と実装するメモ
リボードの総容量との関係を認識する作業、およびメモ
リボードのスイッチ設定作業を不用とすることができる
。

（実施例）以下、図面を参照してこの発明の詳細な説明する。

第１図にこの発明の一実施例に係るメモリ構成設定方式
を実現するシステム構成を示す。図において、ｌはシス
テムバスであり、複数のメモリボードが実装可能なスロ
ットを有し、ボード相互間データの授受を可能にする。

２　、３Ａ、　３Ｂ、　４　、３Ｃはシステムバス１の
スロットに接続される機能ボードであり、２はＣＰＵボ
ード、３Ａ〜３Ｃはメモリボード、４はＩ１０コントロ
ーラボードである。

ＣＰＵボード２は、ＲＡＭ内にシステム構成管理テーブ
ル用のレジスタ（Ｒ）と、メモリ数カウンタ（ＣＴＲ）
と、イネーブルメモリ数カウンタ（ＥＭＣ）を有してお
り、スロット＃Ｏ１に接続されている。メモリボード３
＾、　３Ｂ、　３Ｃはそれぞれ後述するバスインターフ
ェース機能を有しており、スロット＃Ｑ２．　　＃Ｑ３
．　　＃Ｑ５に接続されている。

Ｉ１０コントローラボード４はシステムバスｌと１１０
装置間の入出力制御を行なうものであり、スロット＃０
４に接続されている。

第２図はシステムバスｌ上のコマンドである構成認識コ
マンドの送受データの構成を示す。第２図（Ａ）にはＣ
ＰＵボード２からシステムバス１に送出される送信デー
タＤＳが示されており、また第２図（Ｂ）にはシステム
バスｌからＣＰＵ２へ取込むまれる受信データＤＲが示
されている。

送信データＤＳ内の５ＴＡＲＴ　ＡＤＤＲは、メモリに
対してスタートアドレスと最終メモリボード識別フラグ
を設定するためのデータである。また、その５ＴＡＲＴ
　ＡＤＤＲと同時に転送されるＭＭＵ　ＥＮはメモリを
イネーブル状態に設定するためのデータであり、このＭ
ＭＵ　ＥＮが“１″の構成認識コマンドを受取ったメモ
リは、構成認識コマンド以外のメモリアクセスコマンド
に対して応答する権利が与えられる。

受信データＤＲのＣＡＰＡＣＩＴＶは各メモリボードか
ら送出される容量情報が載せられる領域であり、この容
量情報は第３図で後述するバスインターフェース回路に
設けられる容量・！Ｄ送出回路１３より読出される。Ｂ
ＯＲＤ　ＩＤは各メモリボードからのボード認識用ＩＤ
を載せる領域、５ＴＡＲＴ　ＡＤＤＲは設定されたメモ
リスタートアドレスを第３図に示すスタートアドレス設
定レジスタ１２より読出して載せる領域、５ＬＯＴＮｏ
、は各ス０　ット（５ＬＯＴ＃　０１゜５ＬＯＴ＃　０
２．５ＬＯＴ＃　０３．・・・）がスロット番号（＃　
０１゜＃０２．　　＃０３．・・・）を載せる領域であ
る。

第３図は、各実装メモリボード３Ａ、　３Ｂ、　３Ｃに
設けられたバスインターフェース（ＢＵＳ−Ｉ　Ｆ）回
路における主要構成を示すブロック図である。

図中、１１はそのメモリボードが構成認識コマンド以外
のメモリアクセスコマンドに応答してよいかどうかを識
別するためのフリップフロップ、１２はスタートアドレ
スと最終メモリボード識別用フラグが設定されるスター
トアドレス設定用レジスタ、１３はメモリ容量およびボ
ード認識用ＩＤを送出する容量・ＩＤ送出口路である。

第４図および第５図は、それぞれＣＰＵ２のＲＡＭ内に
設けられたシステム構成管理テーブルをなす構成レジス
タ（Ｒ）の状態図である。このうち、第４図は構成認識
コマンドを送出し、第１図に示すシステム構成を認識し
終えた時の構成レジスタ（Ｒ）の状態を示し、第５図は
必要なメモリ　（ここでは３Ａ、　　３Ｂ）へスタート
アドレスをセット口、メモリ動作イネーブルフラグ（Ｍ
ＭＵ　ＥＮ）を設定した後の構成レジスタ（Ｒ）の状態
をそれぞれ示している。

次に、第６図のフローチャートを参照して第１図乃至第
５図で説明したシステムの動作を説明する。

ＣＰＵ２は、システム立上げ時の自己診断が終了すると
、自己のボード認識用ＩＤとスロット番号を構成レジス
タ（Ｒ）に登録した後、構成認識コマンドをシステムバ
スＩを介してスロット類に各スロットに送出する（ステ
ップＳＬ）。

ＣＰＵ２より送出された構成認識コマンドは、まずスロ
ット＃０２に送出される。スロット＃０２の実装ボード
はメモリ３Ａであり、このメモリ３Ａからメモリ容量（
ＣＡＰＡＣＩＴＹ−“００１０”）と、メモリのボード
認識用Ｉ　Ｄ　（１３０ＲＤ　１０−１０００″）と、
スロット番号（５ＬＯＴＮｏ、−“００１０“）の各情
報がシステムバス１を介してＣＰＵ２へ返送され、構成
レジスタ（Ｒ）に登録される（ステップＳ２）。

次いで、ステップＳ３で最終ボードまたは無応答である
か否かが判断され、最終ボードでもなく無応答でもない
場合にはステップＳＬ、５２の処理が繰返し実行される
。これによって、各ボードの情報が構成レジスタ（Ｒ）
に登録される。したがって、構成レジスタ（Ｒ）には、
第４図に示す様なシステムの構成を示すデータが登録さ
れる。

次に、ＣＰＵ２は構成レジスタ（Ｒ）内のメモリ容量情
報を読出し、その情報に基づいて各ボードの種類の判別
（ステップＳ４）、およびメモリボードの総容量がシス
テムの最大容量以内かどうかを判別する（ステップＳ５
）。ここでは、ＣＡＰＡＣＩＴＶの領域が１１１１”で
あれば１１０コントローラ、“１１１１″でなければメ
モリと判定するようにしている。また、システムの動作
可能な許容メモリ容量は００１０”から“０１００″ま
でに設定されている。

ＣＰＵ２はスロット＃　０２ノＣＡＰＡＣＩＴＹが“１
１１１”であるか否かを判断する（ステップＳ４）。ス
ロット＃０２すなわち５ＬＯＴＮｏ、が“００１０″の
ボードのＣＡＰＡＣＩＴＹは−″００１０″であるので
、ＣＰＵ２はそのボードがメモリであることを認識する
。そして、そのボードの容量とシステムの最大容量“ｏ
ｔｏｏ”が比較される（ステップＳ５）。メモリボード
３への容量は最大容量以内であるので、イネーブルにで
きるメモリボードとしてその容量を所定のレジスタに移
すと共に、イネーブルメモリ数カウンタ（ＥＭＣ）がカ
ウントアツプ（＋１）される（ステップＳ８）。

次いで、イネーブルメモリ数カウンタ（ＥＭＣ）とメモ
リ数カウンタ（ＣＴＲ）を比較し、等しければ総容量が
システム許容最低容量（ここでは“００１０”）より大
きいことを確認して、メモリ容量チエツクは終了する。

また、１ボードのメモリ容量がシステムの最大容量を上
回るものや、不適切なメモリボードと認識された時は、
構成レジスタ（Ｒ）の対応するスロットのＣＡＰＡＣＩ
ＴＹを“１１１１”　として、そのスロットはスタート
アドレス、メモリイネーブルフラグのセット対象から除
外される（ステップＳＧ）。

次に、ＣＰＵ２はスロット＃０３のＣＡＰＡＣＩＴＹ−
“００１０″から、このボードもメモリであることを認
識し、システムの最大容量とこのボード容量の比較を行
なう。この場合も、システム最大容量以内なので、それ
までのメモリ容量の格納されたレジスタへ、このボード
の容量を加えてシステムの最大容量と比較する。この時
、両者は“０１００”で等しくなるため、イネーブルメ
モリ数カウンタ（ＥＭＣ）を更新（＋１）して、メモリ
容量のチエツクを終了し、メモリイネーブルフラグとス
タートアドレスと最終メモリボード識別フラグのセット
ルーチン（ステップＳ７〜Ｓ９）に入る。

この処理は、構成レジスタ（Ｒ）内のＣＡＰＡＣＩＴＶ
の内容を判断し、“１１１１″以外のボードであればイ
ネーブルメモリ数カウンタ（ＥＭＣ）をカウントダウン
（−１）して、メモリイネーブルフラグを“１”として
スタートアドレスをシステムバスｌを経由してそのメモ
リボードに送出する。

第１図の構成では、スロット＃０２に実装されたメモリ
３Ａにメモリイネーブルフラグを載せた構成認識コマン
ドを送出する際には、イネーブルメモリ数カウンタ（Ｅ
ＭＣ）は“０”ではないので、スタートアドレスを５Ｔ
ＡＲＴ　ＡＤＤＲ−“００００″として、ＣＰＵ２は送
信データＤＳをシステムバス１へ送出する。メモリ３Ａ
はシステムバスｌからメモリイネーブルフラグとスター
トアドレス“ｏｏｏｏ”を持つ受信データＤＲをシステ
ムバス１を介してＣＰＵ２へ送出する。

ＣＰＵ２は、ＤＩ？内のスタートアドレスが送信時のス
タートアドレスＤＳと等しいことを確認し、スタートア
ドレスを構成レジスタ（Ｒ）へ登録する。この時、セッ
トされたスタートアドレスとメモリ容量から、次のスタ
ートアドレス“００１０”を算出して保持しておく。

次に、スロット＃０３へ移る。ＣＡＰＡＣＩＴＹ−“ｏ
ｏｔｏ”であるので、ＣＰＵ２はメモリ３Ｂをメモリボ
ードと認識し、イネーブルメモリ数カウンタＥＭＣを−
１，する。この時、ＥＭＣ−“０”となるので、保持し
ておいたスタートアドレス“００１Ｏ”の最上位ビット
へ、最終メモリボード識別フラグ１”を付けてスタート
アドレス“１０１０１″として、メモリイネーブルフラ
グと共にシステムバスｌを介してメモリボード３Ｂへ送
出する。

以下、３Ａと同様にメモリボード３Ｂはメモリイネーブ
ルフラグとスタートアドレスをセットした後、ＣＰＵ２
へスタートアドレスと最終ボード識別フラグを含む受信
データＤ　Ｉ？を返送する。ＣＰＵ２は、このＤＩ？中
のスタートアドレスとＤＳが等しいことを確認し、３Ｂ
のスタートアドレスを構成レジスタ（Ｒ）へ登録する。

このようにして、メモリ３Ａ、　３Ｂはスタートアドレ
スが与えられ、メモリアクセスに対する応答権を持つこ
とになる。メモリボード３ｃはシステム最大許容容量を
越えるため待機状態となる。

このようにして、ＣＰＵ２はシステム内の必要なメモリ
だけを選んで動作させることができる。

ここでは、正常時を例にとって説明したが、スロット＃
０３のメモリ３Ｂでパリティエラー等が発生した場合に
は、構成レジスタ（Ｒ）内のスロット＃０３のＣＡＰＡ
ＣＩＴＶ−“１１１１”として再メモリ構成をすること
により、スロット＃０３のメモリ３Ｂの代わりに、スロ
ット＃０５のメモリ３ｃを使用することも可能になる。

また、構成認識中になんらかの障害が生じて、システム
バスに実装されたボードのうちで認識できないボードが
あっても、認識できただけのメモリでシステムを運用す
る事も可能である。

［発明の効果コ以上のように、この発明によれば、複数のメモリボード
の中でシステムの許容容量に適したメモリボードのみを
動作可能状態に自動設定でき、システム構築時、システ
ム据付は時、メモリ増設時の各作業の簡素化を実現でき
る。

【図面の簡単な説明】

第１図はこの発明の一実施例によるシステム構成を示す
図、第２図は上記実施例に使用される構成認識コマンド
の構成を示す図、第３図は上記実施例におけるメモリ側
のバスインターフェースの構成を示すブロック図、第４
図および第５図はそれぞれ上記実施例における構成レジ
スタ（Ｒ）の状態を示す図、第６図は上記実施例の動作
を説明するフローチャートである。ｌ・・・システムバス、２・・・ＣＰ　Ｕ、　３Ａ、　
３Ｂ、　３Ｃ・・・メモリ、４・・・Ｉ１０コントロー
ラ、Ｒ・・・構成レジスタ、ＣＴＲ・・・メモリ数カウ
ンタ、ＥＭＣ・・・イネーブルメモリ数カウンタ。

Claims

【特許請求の範囲】

複数のメモリボードが実装可能なスロットを有し、この
各スロットに実装されたボードがシステムバスを介して
情報を送受するシステムにおいて、特定のコマンド処理
により実装メモリボードの容量を認識する認識手段と、
この認識手段によって得られた容量情報とこのシステム
の許容容量とに基づいて前記複数の実装メモリボードの
中からシステム内で動作可能なメモリボードを選出し、
その選出したメモリボードのみにスタートアドレスを与
えてそのメモリボードを動作可能に設定する手段とを具
備することを特徴とするメモリ構成設定方式。