JPH04358230A - Ｃｐｕ間の動作確認方法 - Google Patents
Ｃｐｕ間の動作確認方法Info
- Publication number
- JPH04358230A JPH04358230A JP3132950A JP13295091A JPH04358230A JP H04358230 A JPH04358230 A JP H04358230A JP 3132950 A JP3132950 A JP 3132950A JP 13295091 A JP13295091 A JP 13295091A JP H04358230 A JPH04358230 A JP H04358230A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- data
- change
- specific address
- cpus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 230000009977 dual effect Effects 0.000 claims abstract description 11
- 238000012790 confirmation Methods 0.000 claims description 2
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はマルチＣＰＵシステムに
関し、特に２個のＣＰＵ相互間の動作確認方法に関する
。
関し、特に２個のＣＰＵ相互間の動作確認方法に関する
。
【０００２】
【従来の技術】従来、デュアルポートラムを介して２個
のＣＰＵ間でデータを交換するマルチＣＰＵシステムに
おいては、互いに相手のＣＰＵの動作が正常であるかど
うかを確認するために、デュアルポートラムを介してコ
マンドデータを相手方に送出し、それに対する相手方か
らの返答データを受領するなどの方法を行なっている。
のＣＰＵ間でデータを交換するマルチＣＰＵシステムに
おいては、互いに相手のＣＰＵの動作が正常であるかど
うかを確認するために、デュアルポートラムを介してコ
マンドデータを相手方に送出し、それに対する相手方か
らの返答データを受領するなどの方法を行なっている。
【０００３】
【発明が解決しようとする課題】上述した従来の動作確
認方法では、電源をオンとしてシステムをリセットした
ときのデュアルポートラムの内容が不定であり、偶然に
内容がコマンドデータや返答データになっていることが
ある。このときは、相手のＣＰＵが正常に動作していな
いにもかかわらず正常であると判断してしまうという欠
点がある。
認方法では、電源をオンとしてシステムをリセットした
ときのデュアルポートラムの内容が不定であり、偶然に
内容がコマンドデータや返答データになっていることが
ある。このときは、相手のＣＰＵが正常に動作していな
いにもかかわらず正常であると判断してしまうという欠
点がある。
【０００４】本発明の目的は、システムの電源をオンと
してリセットしたとき、相手のＣＰＵが正常に動作して
いることを確実に認識して、以後の通信動作を正確なも
のとすることである。
してリセットしたとき、相手のＣＰＵが正常に動作して
いることを確実に認識して、以後の通信動作を正確なも
のとすることである。
【０００５】
【課題を解決するための手段】本発明は、各ＣＰＵが、
電源がオンとされてリセットされたとき、初期ルーチン
にしたがってそれぞれに割り当てられた特定アドレスの
データを変化させ、次に、各ＣＰＵはそれぞれ、相手の
ＣＰＵに割り当てられた前記特定アドレスのデータを読
み込んでその変化の有無を調べ、そのデータに変化がな
ければ、各ＣＰＵはさらに、それぞれに割り当てられた
前記特定アドレスのデータを変化させて、相手のＣＰＵ
に割り当てられた前記特定ドレスのデータの変化の有無
を調査する動作をくり返し、相手ＣＰＵの前記データの
変化を検知したとき、各ＣＰＵは相手のＣＰＵの動作が
正常であると判断し、相手のＣＰＵの動作が正常である
と判断したＣＰＵは、その後、相手のＣＰＵが少なくと
も２回以上、上述した特定アドレスのデータの変化の有
無を調査するのに必要な所定の時間のあいだ、自身に割
り当てられた特定アドレスのデータを変化させて初期ル
ーチンを終る手段を備えている。
電源がオンとされてリセットされたとき、初期ルーチン
にしたがってそれぞれに割り当てられた特定アドレスの
データを変化させ、次に、各ＣＰＵはそれぞれ、相手の
ＣＰＵに割り当てられた前記特定アドレスのデータを読
み込んでその変化の有無を調べ、そのデータに変化がな
ければ、各ＣＰＵはさらに、それぞれに割り当てられた
前記特定アドレスのデータを変化させて、相手のＣＰＵ
に割り当てられた前記特定ドレスのデータの変化の有無
を調査する動作をくり返し、相手ＣＰＵの前記データの
変化を検知したとき、各ＣＰＵは相手のＣＰＵの動作が
正常であると判断し、相手のＣＰＵの動作が正常である
と判断したＣＰＵは、その後、相手のＣＰＵが少なくと
も２回以上、上述した特定アドレスのデータの変化の有
無を調査するのに必要な所定の時間のあいだ、自身に割
り当てられた特定アドレスのデータを変化させて初期ル
ーチンを終る手段を備えている。
【０００６】
【作用】２個のＣＰＵにはそれぞれにデュアルポートラ
ムの特定アドレスが割り当てられていて、電源がオンと
されリセットされたとき、各ＣＰＵはそれぞれの特定ア
ドレスのデータを変化させるとともに、相手方ＣＰＵの
特定アドレスのデータの変化の有無を調べる。このよう
にして、互いに相手方の特定アドレスの変化を認めたと
きに、相手方ＣＰＵの動作は正常であると判断すること
により、以後の正常な通信を行うものである。
ムの特定アドレスが割り当てられていて、電源がオンと
されリセットされたとき、各ＣＰＵはそれぞれの特定ア
ドレスのデータを変化させるとともに、相手方ＣＰＵの
特定アドレスのデータの変化の有無を調べる。このよう
にして、互いに相手方の特定アドレスの変化を認めたと
きに、相手方ＣＰＵの動作は正常であると判断すること
により、以後の正常な通信を行うものである。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００８】図１は本発明のＣＰＵ間の動作確認方法の
一実施例による処理を示す流れ図、図２は本実施例を用
いて動作する２個のＣＰＵとデュアルポートラムを含む
ＣＰＵシステムの構成図である。
一実施例による処理を示す流れ図、図２は本実施例を用
いて動作する２個のＣＰＵとデュアルポートラムを含む
ＣＰＵシステムの構成図である。
【０００９】ＣＰＵ３１およびＣＰＵ３２はそれぞれ、
デュアルポートラム３３にアドレス線およびデータ線で
接続されており、デュアルポートラム３３を介して相互
間にデータの交換を行う。
デュアルポートラム３３にアドレス線およびデータ線で
接続されており、デュアルポートラム３３を介して相互
間にデータの交換を行う。
【００１０】次に、本実施例による処理を図１を参照し
て説明する。
て説明する。
【００１１】いま、ＣＰＵシステムの電源がオンとされ
システムがリセットされたあと、ＣＰＵ３１が動作を開
始するものとすると、初期ルーチンにしたがってＣＰＵ
３１はまず、デュアルポートラム３３の自身に割り当て
られている第１の特定アドレスのデータを他のデータに
変化させる（ステップ１１）。次に、ＣＰＵ３１はＣＰ
Ｕ３２に割り当てられている第２の特定アドレスのデー
タを読み込み（ステップ１２）、そのデータが前回のデ
ータから変化しているかどうかを調べる（ステップ１３
）。この場合、ＣＰＵ３１およびＣＰＵ３２は、いずれ
も相手方ＣＰＵの特定アドレスを認識しているものとす
る。ＣＰＵ３１は、もし、第２の特定アドレスのデータ
に変化がなければ、変化があるまでステップ１１，１２
，１３の動作をくり返す。そこで、第２の特定アドレス
のデータに変化が生じたことを確認すれば、ＣＰＵ３２
は正常に動作しているものと判断し（ステップ１４）、
次に、一定時間のあいだ第１の特定アドレスのデータを
変化させて（ステップ１５）、初期ルーチンを終り、Ｃ
ＰＵ３２との間に所要の通信を行う。
システムがリセットされたあと、ＣＰＵ３１が動作を開
始するものとすると、初期ルーチンにしたがってＣＰＵ
３１はまず、デュアルポートラム３３の自身に割り当て
られている第１の特定アドレスのデータを他のデータに
変化させる（ステップ１１）。次に、ＣＰＵ３１はＣＰ
Ｕ３２に割り当てられている第２の特定アドレスのデー
タを読み込み（ステップ１２）、そのデータが前回のデ
ータから変化しているかどうかを調べる（ステップ１３
）。この場合、ＣＰＵ３１およびＣＰＵ３２は、いずれ
も相手方ＣＰＵの特定アドレスを認識しているものとす
る。ＣＰＵ３１は、もし、第２の特定アドレスのデータ
に変化がなければ、変化があるまでステップ１１，１２
，１３の動作をくり返す。そこで、第２の特定アドレス
のデータに変化が生じたことを確認すれば、ＣＰＵ３２
は正常に動作しているものと判断し（ステップ１４）、
次に、一定時間のあいだ第１の特定アドレスのデータを
変化させて（ステップ１５）、初期ルーチンを終り、Ｃ
ＰＵ３２との間に所要の通信を行う。
【００１２】他方、ＣＰＵ３２側も電源オン、リセット
時より初期ルーチンにより、まず、第２の特定のアドレ
スのデータを他のデータに変化させ（ステップ２１）、
次に第１の特定のアドレスのデータを読み込み（ステッ
プ２２）、そのデータの変化の有無を調べる（ステップ
２３）。以下、ＣＰＵ３１の場合と全く同様のアルゴリ
ズムにより動作してステップ２４，ステップ２５と進み
、初期ルーチンを終えてＣＰＵ３１との間に所要の通信
を行う。上述したステップ１５，ステップ２５での一定
時間とは、ＣＰＵ３１に対してはＣＰＵ３２がステップ
２１，２２，２３を２回以上実行できる時間とし、ＣＰ
Ｕ３２に対してはＣＰＵ３１がステップ１１，１２，１
３を２回以上実行できる時間として、それぞれに設定さ
れる時間であり、これは相手のＣＰＵにも自分の正常性
を判断させる時間的余裕を持たせるためである。
時より初期ルーチンにより、まず、第２の特定のアドレ
スのデータを他のデータに変化させ（ステップ２１）、
次に第１の特定のアドレスのデータを読み込み（ステッ
プ２２）、そのデータの変化の有無を調べる（ステップ
２３）。以下、ＣＰＵ３１の場合と全く同様のアルゴリ
ズムにより動作してステップ２４，ステップ２５と進み
、初期ルーチンを終えてＣＰＵ３１との間に所要の通信
を行う。上述したステップ１５，ステップ２５での一定
時間とは、ＣＰＵ３１に対してはＣＰＵ３２がステップ
２１，２２，２３を２回以上実行できる時間とし、ＣＰ
Ｕ３２に対してはＣＰＵ３１がステップ１１，１２，１
３を２回以上実行できる時間として、それぞれに設定さ
れる時間であり、これは相手のＣＰＵにも自分の正常性
を判断させる時間的余裕を持たせるためである。
【００１３】
【発明の効果】以上説明したように本発明は、２個のＣ
ＰＵが相互に、デュアルポートラム内のそれぞれの特定
アドレスのデータを変化させるとともに、相手方の特定
アドレスの変化の有無を探ることにより、相手ＣＰＵの
動作が正常かどうかを判断できるので、以後の通信を確
実なものとすることができる効果がある。
ＰＵが相互に、デュアルポートラム内のそれぞれの特定
アドレスのデータを変化させるとともに、相手方の特定
アドレスの変化の有無を探ることにより、相手ＣＰＵの
動作が正常かどうかを判断できるので、以後の通信を確
実なものとすることができる効果がある。
【図１】本発明の一実施例による処理を示す流れ図であ
る。
る。
【図２】図１の実施例を用いて動作する２個のＣＰＵと
デュアルポートラムを含むＣＰＵシステムの構成図であ
る。
デュアルポートラムを含むＣＰＵシステムの構成図であ
る。
Claims (1)
- 【請求項１】 デュアルポートラムを介してデータを
交換する２個のＣＰＵ間の動作確認方法であって、各Ｃ
ＰＵは、電源がオンとされてリセットされたとき、初期
ルーチンにしたがってそれぞれに割り当てられた特定ア
ドレスのデータを変化させ、次に、各ＣＰＵはそれぞれ
、相手のＣＰＵに割り当てられた前記特定アドレスのデ
ータを読み込んでその変化の有無を調べ、そのデータに
変化がなければ、各ＣＰＵはさらに、それぞれに割り当
てられた前記特定アドレスのデータを変化させ、相手の
ＣＰＵに割り当てられた前記特定アドレスのデータの変
化の有無を調査する動作をくり返し、相手ＣＰＵの前記
データの変化を検知したとき、各ＣＰＵは相手のＣＰＵ
の動作が正常であると判断し、相手のＣＰＵの動作が正
常であると判断したＣＰＵは、その後、相手のＣＰＵが
少なくとも２回以上、上述した特定アドレスのデータの
変化の有無を調査するのに必要な所定の時間のあいだ、
自身に割り当てられた特定アドレスのデータを変化させ
て初期ルーチンを終るＣＰＵ間の動作確認方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3132950A JPH04358230A (ja) | 1991-06-04 | 1991-06-04 | Ｃｐｕ間の動作確認方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3132950A JPH04358230A (ja) | 1991-06-04 | 1991-06-04 | Ｃｐｕ間の動作確認方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04358230A true JPH04358230A (ja) | 1992-12-11 |
Family
ID=15093289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3132950A Pending JPH04358230A (ja) | 1991-06-04 | 1991-06-04 | Ｃｐｕ間の動作確認方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04358230A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5737630A (en) * | 1994-09-20 | 1998-04-07 | Nippondenso Co., Ltd. | Communication device for synchronized serial communication |
-
1991
- 1991-06-04 JP JP3132950A patent/JPH04358230A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5737630A (en) * | 1994-09-20 | 1998-04-07 | Nippondenso Co., Ltd. | Communication device for synchronized serial communication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04358230A (ja) | Ｃｐｕ間の動作確認方法 | |
| JP2609078B2 (ja) | バスインタフェースユニットを利用する集中管理システム | |
| JPS61127251A (ja) | 加入者プロトコル処理方式 | |
| JPS60136855A (ja) | デ−タ処理システム | |
| JPS62135038A (ja) | スレ−ブプロセツサのデ−タ通信方式 | |
| JP3005379B2 (ja) | プログラマブルコントローラ間通信システム | |
| JP3893787B2 (ja) | 通信方法 | |
| JPS60218941A (ja) | デ−タ伝送装置 | |
| JP2584903B2 (ja) | 外部装置制御方式 | |
| JP3074719B2 (ja) | プログラマブルコントローラの通信方式 | |
| KR100271604B1 (ko) | 프레임릴레이 액세스장치 | |
| JPH047655A (ja) | プログラム評価方法および通信システム評価装置 | |
| JPH06216909A (ja) | プログラマブルコントローラ | |
| JPH01233651A (ja) | 通信制御方式 | |
| JPS6131493B2 (ja) | ||
| JPH0270142A (ja) | 通信制御方法および装置 | |
| JP2001024639A (ja) | ブロードキャスト通信試験方式 | |
| JP2002353984A (ja) | Ｉ／ｏ伝送システム | |
| JPH10320345A (ja) | バスコントローラ | |
| JPH02260061A (ja) | プロセッサ間通信応答回路 | |
| JPH021002A (ja) | プログラマブルコントローラのリンクシステム | |
| JPS61213958A (ja) | Ｃｐｕ間デ−タ伝送方式 | |
| JPS59189462A (ja) | システム構成状態読出し方式による情報処理システム | |
| JPH0272463A (ja) | コンピュータ・システム | |
| JPH033054A (ja) | 通信データ抜け防止方法 |