JPH10320345A - バスコントローラ - Google Patents
バスコントローラInfo
- Publication number
- JPH10320345A JPH10320345A JP13089197A JP13089197A JPH10320345A JP H10320345 A JPH10320345 A JP H10320345A JP 13089197 A JP13089197 A JP 13089197A JP 13089197 A JP13089197 A JP 13089197A JP H10320345 A JPH10320345 A JP H10320345A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- dma channel
- data
- message
- reservation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 claims abstract description 92
- 238000012546 transfer Methods 0.000 claims abstract description 49
- 230000005540 biological transmission Effects 0.000 claims description 237
- 238000000034 method Methods 0.000 claims description 14
- 238000012545 processing Methods 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 description 28
- 230000010365 information processing Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Abstract
(57)【要約】
【課題】ＤＭＡチャネルを用いたデータ転送において、
ＤＭＡチャネル番号に従って処理する煩雑さをなくし、
データの転送性能を向上させ、またＤＭＡチャネル数の
増加に対するハードウェアの増加を減らすことのできる
バスコントローラを提供する。 【解決手段】情報処理装置を構成する、プロセッサボー
ド等の各ボードにおいて、バスコントローラの送信制御
部にＤＭＡチャネルを制御する送信チャネル制御部を設
ける。同様に、受信制御部にも受信チャネル制御部を設
ける。送信チャネル制御部や受信チャネル制御部は、従
来ＣＰＵが行っていた使用可能なＤＭＡチャネルの確保
を行い、ＣＰＵは、ＤＭＡチャネルが確保できているか
いなかのみを取得してボード間のメッセージ送受信処理
を行うようにした。これにより、ＣＰＵの処理の負担が
軽減され、ボード間のデータ転送性能を高めることがで
きる。
ＤＭＡチャネル番号に従って処理する煩雑さをなくし、
データの転送性能を向上させ、またＤＭＡチャネル数の
増加に対するハードウェアの増加を減らすことのできる
バスコントローラを提供する。 【解決手段】情報処理装置を構成する、プロセッサボー
ド等の各ボードにおいて、バスコントローラの送信制御
部にＤＭＡチャネルを制御する送信チャネル制御部を設
ける。同様に、受信制御部にも受信チャネル制御部を設
ける。送信チャネル制御部や受信チャネル制御部は、従
来ＣＰＵが行っていた使用可能なＤＭＡチャネルの確保
を行い、ＣＰＵは、ＤＭＡチャネルが確保できているか
いなかのみを取得してボード間のメッセージ送受信処理
を行うようにした。これにより、ＣＰＵの処理の負担が
軽減され、ボード間のデータ転送性能を高めることがで
きる。
Description
【０００１】
【発明の属する技術分野】システムバスを介して複数の
ボードが接続される情報処理装置において、システムバ
スを介する各ボード間のデータ転送を制御するバスコン
トローラに関する。
ボードが接続される情報処理装置において、システムバ
スを介する各ボード間のデータ転送を制御するバスコン
トローラに関する。
【０００２】
【従来の技術】図１１は情報処理装置のシステム構成を
示すブロック図である。情報処理装置はシステムバス１
１０４を介して接続される１つまたは複数のプロセッサ
ボード１１００、１１０１、Ｉ／Ｏボード１１０２、及
びネットワークボード１１０３等で構成される。プロセ
ッサボード１１００、１１０１は送信されてきたデータ
の処理等を行うＣＰＵ等から成っており、システムバス
１１０４を介して通信を行うことにより、処理すべきデ
ータあるいは処理済みのデータの送受信を行う。例え
ば、プロセッサボード１１００で処理されたデータをプ
ロセッサボード１１０１に送信し、更に処理を加えてＩ
／Ｏボード１１２あるいはネットワークボード１１０３
に送信する。Ｉ／Ｏボード１１０２にはキーボード、プ
リンタ、及びディスプレイ等の入出力装置が接続されて
おり、Ｉ／Ｏボード１１０２は、入力装置からデータを
入力したり、出力装置に上記処理されたデータを出力す
る。ネットワークボード１１０３は、ＬＡＮ等の通信網
に処理済のデータを送信したり、該通信網から処理すべ
きデータを受信したりするものである。
示すブロック図である。情報処理装置はシステムバス１
１０４を介して接続される１つまたは複数のプロセッサ
ボード１１００、１１０１、Ｉ／Ｏボード１１０２、及
びネットワークボード１１０３等で構成される。プロセ
ッサボード１１００、１１０１は送信されてきたデータ
の処理等を行うＣＰＵ等から成っており、システムバス
１１０４を介して通信を行うことにより、処理すべきデ
ータあるいは処理済みのデータの送受信を行う。例え
ば、プロセッサボード１１００で処理されたデータをプ
ロセッサボード１１０１に送信し、更に処理を加えてＩ
／Ｏボード１１２あるいはネットワークボード１１０３
に送信する。Ｉ／Ｏボード１１０２にはキーボード、プ
リンタ、及びディスプレイ等の入出力装置が接続されて
おり、Ｉ／Ｏボード１１０２は、入力装置からデータを
入力したり、出力装置に上記処理されたデータを出力す
る。ネットワークボード１１０３は、ＬＡＮ等の通信網
に処理済のデータを送信したり、該通信網から処理すべ
きデータを受信したりするものである。
【０００３】図１２は上記各ボード１１００〜１１０３
の内部構成を示すブロック図である。ボード１２００
は、ＣＰＵ１２０１、プログラムメモリ１２０４、デー
タメモリ１２０２、バスコントローラ１２０５、さらに
は必要に応じて外部インタフェース１２０３から構成さ
れる。
の内部構成を示すブロック図である。ボード１２００
は、ＣＰＵ１２０１、プログラムメモリ１２０４、デー
タメモリ１２０２、バスコントローラ１２０５、さらに
は必要に応じて外部インタフェース１２０３から構成さ
れる。
【０００４】これらボード１２００の各構成要素１２０
１〜１２０５は、ボード内でデータ等のやり取りを行う
ためにボード内バス１２０６によって互いに接続されて
いる。ＣＰＵ１２０１は、プログラムメモリ１２０４か
らプログラムを読み込んで、そのプログラムを実行し、
データメモリ１２０２内のデータを処理する。同図のボ
ードがプロセッサボードである場合には、外部インタフ
ェース１２０３は設けられず、ＣＰＵ１２０１で処理さ
れたデータはデータメモリ１２０２に記憶された後、バ
スコントローラ１２０５を介してシステムバス１１０４
に送出される。
１〜１２０５は、ボード内でデータ等のやり取りを行う
ためにボード内バス１２０６によって互いに接続されて
いる。ＣＰＵ１２０１は、プログラムメモリ１２０４か
らプログラムを読み込んで、そのプログラムを実行し、
データメモリ１２０２内のデータを処理する。同図のボ
ードがプロセッサボードである場合には、外部インタフ
ェース１２０３は設けられず、ＣＰＵ１２０１で処理さ
れたデータはデータメモリ１２０２に記憶された後、バ
スコントローラ１２０５を介してシステムバス１１０４
に送出される。
【０００５】同図のボード１２００がＩ／Ｏボード１１
０２あるいはネットワークボード１１０３である場合に
は、外部インタフェース１２０３が設けられ、ＣＰＵ１
２０１で処理されたデータ等は所定のフォーマットに従
って外部インタフェース１２０３に送信され、ここか
ら、プリンタ、ディスプレイや、ＬＡＮ等のネットワー
クへと送出される。また、キーボード等の入力装置から
入力されたデータが、外部インタフェース１２０３を介
してＣＰＵ１２０１に入力される。
０２あるいはネットワークボード１１０３である場合に
は、外部インタフェース１２０３が設けられ、ＣＰＵ１
２０１で処理されたデータ等は所定のフォーマットに従
って外部インタフェース１２０３に送信され、ここか
ら、プリンタ、ディスプレイや、ＬＡＮ等のネットワー
クへと送出される。また、キーボード等の入力装置から
入力されたデータが、外部インタフェース１２０３を介
してＣＰＵ１２０１に入力される。
【０００６】ところで、システムバス１１０４を通して
ボードからボードへ高速に大量のデータを転送する手法
としてメッセージパッシングが一般的に知られている。
図１３にメッセージパッシングによるデータ転送プロト
コルを示す。メッセージパッシングは、送信者ボード
（以下、送信者という）１２００Ｓがデータメモリ１２
０２Ｓ中に予め送信したいデータをセットしておき、受
信者ボード（以下、受信者という）１２００Ｒへ要求メ
ッセージを送信し、受信者はデータメモリ１２０２Ｒ中
にデータを受信するためのバッファを確保して許可メッ
セージを送信者へ送信し、バッファを確保できないとき
は拒否メッセージを送信し、送信者は許可メッセージを
受信したら送信データをデータメモリ１２０２Ｓから読
み出し、データメッセージに組み込んで受信者へ送信
し、受信者は受信したデータメッセージからデータを抜
き出しデータメモリ１２０２Ｒのバッファへ格納してい
くものである。尚、送信者が受信者から拒否メッセージ
を受け取った場合には、データ送信を待機状態にしてお
き、受信者から許可メッセージが送信されてくるまで待
つ。
ボードからボードへ高速に大量のデータを転送する手法
としてメッセージパッシングが一般的に知られている。
図１３にメッセージパッシングによるデータ転送プロト
コルを示す。メッセージパッシングは、送信者ボード
（以下、送信者という）１２００Ｓがデータメモリ１２
０２Ｓ中に予め送信したいデータをセットしておき、受
信者ボード（以下、受信者という）１２００Ｒへ要求メ
ッセージを送信し、受信者はデータメモリ１２０２Ｒ中
にデータを受信するためのバッファを確保して許可メッ
セージを送信者へ送信し、バッファを確保できないとき
は拒否メッセージを送信し、送信者は許可メッセージを
受信したら送信データをデータメモリ１２０２Ｓから読
み出し、データメッセージに組み込んで受信者へ送信
し、受信者は受信したデータメッセージからデータを抜
き出しデータメモリ１２０２Ｒのバッファへ格納してい
くものである。尚、送信者が受信者から拒否メッセージ
を受け取った場合には、データ送信を待機状態にしてお
き、受信者から許可メッセージが送信されてくるまで待
つ。
【０００７】図１４（ａ）〜（ｄ）はメッセージパッシ
ングによるデータ転送のために用いられる各メッセージ
１３０１〜１３０４のフォーマットである。ボードＩＤ
は、ボードを識別する固有のＩＤである。相手ボードＩ
Ｄは、各メッセージの宛先のボードを指定するもので、
メッセージを受信することの出来るすべてのボードは、
メッセージがシステムバスに送信されると、自己のボー
ドＩＤと比較し、一致していたらそのメッセージを受信
する。自己ボードＩＤは、各メッセージの発信者自身の
ボードＩＤである。従って、図１４（ａ）の要求メッセ
ージ１３０１及び図１４（ｄ）のデータメッセージ１３
０４では、相手ボードＩＤは受信者ボードＩＤで、自己
ボードＩＤは送信者ボードＩＤであり、図１４（ｂ）の
許可メッセージ１３０２及び図１４（ｃ）の拒否メッセ
ージ１３０４では、相手ボードＩＤは送信者ボードＩＤ
で、自己ボードＩＤは受信者ボードＩＤである。
ングによるデータ転送のために用いられる各メッセージ
１３０１〜１３０４のフォーマットである。ボードＩＤ
は、ボードを識別する固有のＩＤである。相手ボードＩ
Ｄは、各メッセージの宛先のボードを指定するもので、
メッセージを受信することの出来るすべてのボードは、
メッセージがシステムバスに送信されると、自己のボー
ドＩＤと比較し、一致していたらそのメッセージを受信
する。自己ボードＩＤは、各メッセージの発信者自身の
ボードＩＤである。従って、図１４（ａ）の要求メッセ
ージ１３０１及び図１４（ｄ）のデータメッセージ１３
０４では、相手ボードＩＤは受信者ボードＩＤで、自己
ボードＩＤは送信者ボードＩＤであり、図１４（ｂ）の
許可メッセージ１３０２及び図１４（ｃ）の拒否メッセ
ージ１３０４では、相手ボードＩＤは送信者ボードＩＤ
で、自己ボードＩＤは受信者ボードＩＤである。
【０００８】データＩＤはデータを識別するためのＩＤ
である。送信者データＩＤは送信者から見たデータＩＤ
であり、送信者は要求メッセージ１３０１に載せて受信
者に通知し、受信者は応答する許可メッセージ１３０２
または拒否メッセージ１３０３に載せて送信者に返送
し、送信者は受信するメッセージ内の送信者データＩＤ
を基に転送しようとしたデータＩＤに対する許可メッセ
ージ１３０２または拒否メッセージ１３０３であること
を確認する。受信者データＩＤは受信者から見たデータ
ＩＤであり、受信者は許可メッセージ１３０２に載せて
送信者に通知し、送信者はデータメッセージ１３０４に
載せて受信者に返送し、受信者は受信するメッセージ内
の受信者データＩＤを基に転送を待っているデータＩＤ
に対するデータメッセージ１３０４であることを確認す
る。
である。送信者データＩＤは送信者から見たデータＩＤ
であり、送信者は要求メッセージ１３０１に載せて受信
者に通知し、受信者は応答する許可メッセージ１３０２
または拒否メッセージ１３０３に載せて送信者に返送
し、送信者は受信するメッセージ内の送信者データＩＤ
を基に転送しようとしたデータＩＤに対する許可メッセ
ージ１３０２または拒否メッセージ１３０３であること
を確認する。受信者データＩＤは受信者から見たデータ
ＩＤであり、受信者は許可メッセージ１３０２に載せて
送信者に通知し、送信者はデータメッセージ１３０４に
載せて受信者に返送し、受信者は受信するメッセージ内
の受信者データＩＤを基に転送を待っているデータＩＤ
に対するデータメッセージ１３０４であることを確認す
る。
【０００９】要求メッセージコード、許可メッセージコ
ード、拒否メッセージコード、データメッセージコード
は、それぞれ要求メッセージ、許可メッセージ、拒否メ
ッセージ、データメッセージを示すコードである。送信
データ長は送信者が送信を要求しているデータの長さで
ある。
ード、拒否メッセージコード、データメッセージコード
は、それぞれ要求メッセージ、許可メッセージ、拒否メ
ッセージ、データメッセージを示すコードである。送信
データ長は送信者が送信を要求しているデータの長さで
ある。
【００１０】図１５はメッセージパッシングを実行する
ボードのブロック図である。このボードにおけるデータ
転送のための一連の動作は以下の通りである。 （１）送信者ＣＰＵは送信データをデータメモリ中に格
納する。 （２）送信者ＣＰＵは送信ＤＭＡチャネルのステータス
レジスタを読み出して送信ＤＭＡチャネルが動作中でな
いことを確認する。動作中でないときは送信データのア
ドレスをアドレスレジスタへ、送信データのデータ長を
データ長レジスタへ格納し、スタートコマンドをスター
トレジスタへ書き込む。送信ＤＭＡチャネルが動作中な
ら動作完了まで待つ。 （３）送信者ＣＰＵは要求メッセージ送信制御部に受信
者（相手）ボードＩＤ、送信者（自己）ボードＩＤ、要
求メッセージコード、送信者（自己）データＩＤ、送信
データ長を格納する。 （４）送信者ＣＰＵは要求メッセージ送信制御部にスタ
ートコマンドを与え、要求メッセージ送信制御部は要求
メッセージをシステムバスへ送信する。 （５）受信者バスコントローラはシステムバス上の要求
メッセージの受信者ボードＩＤが自己のボードＩＤと一
致していたらその要求メッセージをシステムバスから受
信し、要求メッセージ受信制御部に格納し、受信者ＣＰ
Ｕに通知する。 （６）受信者ＣＰＵは要求メッセージ受信制御部の要求
メッセージコードから要求メッセージを受信したことを
認識し、送信データ長からその長さの受信バッファをデ
ータメモリに確保する。 （７）受信者ＣＰＵは受信ＤＭＡチャネルのステータス
レジスタを読み出して受信ＤＭＡチャネルが動作中でな
いことを確認する。動作中でないときは受信バッファの
アドレスをアドレスレジスタへ、送信データ長をデータ
長レジスタへ格納し、スタートコマンドをスタートレジ
スタへ書き込む。受信ＤＭＡチャネルが動作中なら動作
完了まで待つ。 （８）受信者ＣＰＵは許可メッセージ送信制御部に送信
者（相手）ボードＩＤ、受信者（自己）ボードＩＤ、許
可メッセージコード、受信者（自己）データＩＤ、送信
者（相手）データＩＤを格納する。ここで送信者ボード
ＩＤおよび送信者データＩＤは、上記（５）における要
求メッセージで受信したものである。 （９）受信者ＣＰＵは許可メッセージ送信制御部にスタ
ートコマンドを与え、許可メッセージ送信制御部は許可
メッセージをシステムバスへ送信する。 （１０）送信者バスコントローラはシステムバス上の許
可メッセージの送信者ボードＩＤが自己のボードＩＤと
一致していたらその許可メッセージをシステムバスから
受信し、許可メッセージ受信制御部は許可メッセージの
送信者データＩＤが要求メッセージ送信制御部の送信者
データＩＤと一致していたら許可メッセージを受信し、
送信者ボードＩＤ、受信者ボードＩＤ、受信者データＩ
Ｄをデータメッセージ送信制御部に転送する。 （１１）データメッセージ送信制御部は予め設定してお
いた送信ＤＭＡチャネルにＤＭＡ要求を与える。送信Ｄ
ＭＡチャネルは送信データをデータメモリから読み出
し、その送信データをデータメッセージ送信制御部内の
送信データバッファに格納する。データメッセージ送信
制御部はデータメッセージをシステムバスへ送信する。 （１２）送信ＤＭＡチャネルは１回のデータ転送毎にア
ドレスレジスタをインクリメント（＋１）し、データ長
レジスタをデクリメント（−１）し、データ長レジスタ
が０になると動作を停止し、ステータスレジスタに動作
完了を示すコードを設定しＣＰＵへ通知する。 （１３）受信者バスコントローラはシステムバス上のデ
ータメッセージの受信者ボードＩＤが自己のボードＩＤ
と一致していたらデータメッセージを受信し、データメ
ッセージ受信制御部はデータメッセージの受信者データ
ＩＤが許可メッセージ送信制御部の受信者データＩＤと
一致していたらデータメッセージを受信する。 （１４）データメッセージ受信制御部は予め設定してお
いた受信ＤＭＡチャネルにＤＭＡ要求を与える。受信Ｄ
ＭＡチャネルはデータメッセージ受信制御部内の受信デ
ータバッファから受信データを読み出し、その受信デー
タをデータメモリ内の受信バッファに格納する。 （１５）受信ＤＭＡチャネルは１回のデータ転送毎にア
ドレスレジスタをインクリメントし、データ長レジスタ
をデクリメントし、データ長レジスタが０になると動作
を停止し、ステータスレジスタに動作完了を示すコード
を設定し、ＣＰＵへ通知する。 （１６）送信者ＣＰＵ及び受信者ＣＰＵは、各々ステー
タスレジスタの動作完了表示によりメッセージ転送の終
了を認識し、データ転送の完了とＤＭＡチャネルの動作
完了を知る。
ボードのブロック図である。このボードにおけるデータ
転送のための一連の動作は以下の通りである。 （１）送信者ＣＰＵは送信データをデータメモリ中に格
納する。 （２）送信者ＣＰＵは送信ＤＭＡチャネルのステータス
レジスタを読み出して送信ＤＭＡチャネルが動作中でな
いことを確認する。動作中でないときは送信データのア
ドレスをアドレスレジスタへ、送信データのデータ長を
データ長レジスタへ格納し、スタートコマンドをスター
トレジスタへ書き込む。送信ＤＭＡチャネルが動作中な
ら動作完了まで待つ。 （３）送信者ＣＰＵは要求メッセージ送信制御部に受信
者（相手）ボードＩＤ、送信者（自己）ボードＩＤ、要
求メッセージコード、送信者（自己）データＩＤ、送信
データ長を格納する。 （４）送信者ＣＰＵは要求メッセージ送信制御部にスタ
ートコマンドを与え、要求メッセージ送信制御部は要求
メッセージをシステムバスへ送信する。 （５）受信者バスコントローラはシステムバス上の要求
メッセージの受信者ボードＩＤが自己のボードＩＤと一
致していたらその要求メッセージをシステムバスから受
信し、要求メッセージ受信制御部に格納し、受信者ＣＰ
Ｕに通知する。 （６）受信者ＣＰＵは要求メッセージ受信制御部の要求
メッセージコードから要求メッセージを受信したことを
認識し、送信データ長からその長さの受信バッファをデ
ータメモリに確保する。 （７）受信者ＣＰＵは受信ＤＭＡチャネルのステータス
レジスタを読み出して受信ＤＭＡチャネルが動作中でな
いことを確認する。動作中でないときは受信バッファの
アドレスをアドレスレジスタへ、送信データ長をデータ
長レジスタへ格納し、スタートコマンドをスタートレジ
スタへ書き込む。受信ＤＭＡチャネルが動作中なら動作
完了まで待つ。 （８）受信者ＣＰＵは許可メッセージ送信制御部に送信
者（相手）ボードＩＤ、受信者（自己）ボードＩＤ、許
可メッセージコード、受信者（自己）データＩＤ、送信
者（相手）データＩＤを格納する。ここで送信者ボード
ＩＤおよび送信者データＩＤは、上記（５）における要
求メッセージで受信したものである。 （９）受信者ＣＰＵは許可メッセージ送信制御部にスタ
ートコマンドを与え、許可メッセージ送信制御部は許可
メッセージをシステムバスへ送信する。 （１０）送信者バスコントローラはシステムバス上の許
可メッセージの送信者ボードＩＤが自己のボードＩＤと
一致していたらその許可メッセージをシステムバスから
受信し、許可メッセージ受信制御部は許可メッセージの
送信者データＩＤが要求メッセージ送信制御部の送信者
データＩＤと一致していたら許可メッセージを受信し、
送信者ボードＩＤ、受信者ボードＩＤ、受信者データＩ
Ｄをデータメッセージ送信制御部に転送する。 （１１）データメッセージ送信制御部は予め設定してお
いた送信ＤＭＡチャネルにＤＭＡ要求を与える。送信Ｄ
ＭＡチャネルは送信データをデータメモリから読み出
し、その送信データをデータメッセージ送信制御部内の
送信データバッファに格納する。データメッセージ送信
制御部はデータメッセージをシステムバスへ送信する。 （１２）送信ＤＭＡチャネルは１回のデータ転送毎にア
ドレスレジスタをインクリメント（＋１）し、データ長
レジスタをデクリメント（−１）し、データ長レジスタ
が０になると動作を停止し、ステータスレジスタに動作
完了を示すコードを設定しＣＰＵへ通知する。 （１３）受信者バスコントローラはシステムバス上のデ
ータメッセージの受信者ボードＩＤが自己のボードＩＤ
と一致していたらデータメッセージを受信し、データメ
ッセージ受信制御部はデータメッセージの受信者データ
ＩＤが許可メッセージ送信制御部の受信者データＩＤと
一致していたらデータメッセージを受信する。 （１４）データメッセージ受信制御部は予め設定してお
いた受信ＤＭＡチャネルにＤＭＡ要求を与える。受信Ｄ
ＭＡチャネルはデータメッセージ受信制御部内の受信デ
ータバッファから受信データを読み出し、その受信デー
タをデータメモリ内の受信バッファに格納する。 （１５）受信ＤＭＡチャネルは１回のデータ転送毎にア
ドレスレジスタをインクリメントし、データ長レジスタ
をデクリメントし、データ長レジスタが０になると動作
を停止し、ステータスレジスタに動作完了を示すコード
を設定し、ＣＰＵへ通知する。 （１６）送信者ＣＰＵ及び受信者ＣＰＵは、各々ステー
タスレジスタの動作完了表示によりメッセージ転送の終
了を認識し、データ転送の完了とＤＭＡチャネルの動作
完了を知る。
【００１１】一般にデータの転送要求は複数のボードで
多重に発生するが、以上の従来構成では、あるボードが
同一時点で１つの送信と１つの受信を実行できるだけな
ので、ボードで複数のデータ転送要求が発生した場合、
ソフトウェアでデータ転送を蓄積し、データ転送の完了
を待って逐次的に次のデータ転送を実行する必要があ
り、ソフトウェアが煩雑になる。
多重に発生するが、以上の従来構成では、あるボードが
同一時点で１つの送信と１つの受信を実行できるだけな
ので、ボードで複数のデータ転送要求が発生した場合、
ソフトウェアでデータ転送を蓄積し、データ転送の完了
を待って逐次的に次のデータ転送を実行する必要があ
り、ソフトウェアが煩雑になる。
【００１２】同様に、複数のデータ転送要求が１つのボ
ードに集中した場合２つめ以降のデータ転送要求は拒否
されるので、送信者側でデータ転送要求を蓄積しなけれ
ばならない。
ードに集中した場合２つめ以降のデータ転送要求は拒否
されるので、送信者側でデータ転送要求を蓄積しなけれ
ばならない。
【００１３】また、１データずつ逐次的にデータ転送を
実行するので、転送性能が低い。このような欠点を解決
する方法として特願平９−７０３２号の方法が知られて
いる。
実行するので、転送性能が低い。このような欠点を解決
する方法として特願平９−７０３２号の方法が知られて
いる。
【００１４】図１６、１７は、特願平９−７０３２号の
バスコントローラを搭載したボードのブロック図であ
る。図１５との違いは４つのチャネルを有するＤＭＡを
バスコントローラに内蔵し、更に、バスコントローラの
送信制御部、受信制御部に、それぞれ送信ＤＭＡチャネ
ル制御部および受信ＤＭＡチャネル制御部を追加してい
る点である。
バスコントローラを搭載したボードのブロック図であ
る。図１５との違いは４つのチャネルを有するＤＭＡを
バスコントローラに内蔵し、更に、バスコントローラの
送信制御部、受信制御部に、それぞれ送信ＤＭＡチャネ
ル制御部および受信ＤＭＡチャネル制御部を追加してい
る点である。
【００１５】図１８（ａ）〜（ｄ）は、特願平９−７０
３２号のメッセージパッシングで用いる各メッセージの
フォーマットを示す図である。図１４（ａ）〜（ｄ）に
示されているメッセージとの違いは各メッセージのデー
タＩＤ内にＤＭＡチャネル番号が追加されている点であ
る。データＩＤ内部にＤＭＡチャネル番号が含まれるの
で、メッセージを受け渡す相互のボードはＤＭＡチャネ
ル番号を認識しても良いし、ＤＭＡチャネル番号を認識
せずにデータＩＤのみとして認識しても良い。
３２号のメッセージパッシングで用いる各メッセージの
フォーマットを示す図である。図１４（ａ）〜（ｄ）に
示されているメッセージとの違いは各メッセージのデー
タＩＤ内にＤＭＡチャネル番号が追加されている点であ
る。データＩＤ内部にＤＭＡチャネル番号が含まれるの
で、メッセージを受け渡す相互のボードはＤＭＡチャネ
ル番号を認識しても良いし、ＤＭＡチャネル番号を認識
せずにデータＩＤのみとして認識しても良い。
【００１６】図１６、１７で、送信ＤＭＡチャネル制御
部は上記（１）〜（１６）で説明した動作のうち、
（２）において、送信ＤＭＡチャネルの確保を制御し、
（７）において受信ＤＭＡチャネル制御部は受信ＤＭＡ
チャネルの確保を制御する動作が新たに追加される。
部は上記（１）〜（１６）で説明した動作のうち、
（２）において、送信ＤＭＡチャネルの確保を制御し、
（７）において受信ＤＭＡチャネル制御部は受信ＤＭＡ
チャネルの確保を制御する動作が新たに追加される。
【００１７】送信者のＤＭＡチャネル確保動作は以下の
ようになる。 （１）送信者ＣＰＵはＤＭＡチャネルを確保するために
送信ＤＭＡチャネル制御部の予約送信ＤＭＡチャネル番
号レジスタを読み出す。 （２）送信ＤＭＡチャネル制御部はＤＭＡチャネルに動
作中でないものがあるかどうかを調べ、動作中でないＤ
ＭＡチャネル番号を返す。 （３）送信者ＣＰＵは読み出したＤＭＡチャネル番号を
要求メッセージ送信制御部の送信者（自己）ＤＭＡチャ
ネル番号に格納する。
ようになる。 （１）送信者ＣＰＵはＤＭＡチャネルを確保するために
送信ＤＭＡチャネル制御部の予約送信ＤＭＡチャネル番
号レジスタを読み出す。 （２）送信ＤＭＡチャネル制御部はＤＭＡチャネルに動
作中でないものがあるかどうかを調べ、動作中でないＤ
ＭＡチャネル番号を返す。 （３）送信者ＣＰＵは読み出したＤＭＡチャネル番号を
要求メッセージ送信制御部の送信者（自己）ＤＭＡチャ
ネル番号に格納する。
【００１８】送信者のデータ送信動作は以下のようにな
る。 （１）許可メッセージを受信する許可メッセージ受信制
御部は、システムバス上の許可メッセージの送信者デー
タＩＤおよび送信者ＤＭＡチャネル番号が要求メッセー
ジ送信制御部の送信者データＩＤおよび送信者ＤＭＡチ
ャネル番号と一致していたらその許可メッセージをシス
テムバスから受信し、その許可メッセージ内の送信者ボ
ードＩＤ、受信者ボードＩＤ、受信者データＩＤ、受信
者ＤＭＡチャネル番号、送信者ＤＭＡチャネル番号をデ
ータメッセージ送信制御部に転送する。 （２）データメッセージ送信制御部は、許可メッセージ
受信制御部から受信した送信者ＤＭＡチャネル番号によ
りＤＭＡチャネルを選択し、該ＤＭＡチャネルへＤＭＡ
要求を与える。
る。 （１）許可メッセージを受信する許可メッセージ受信制
御部は、システムバス上の許可メッセージの送信者デー
タＩＤおよび送信者ＤＭＡチャネル番号が要求メッセー
ジ送信制御部の送信者データＩＤおよび送信者ＤＭＡチ
ャネル番号と一致していたらその許可メッセージをシス
テムバスから受信し、その許可メッセージ内の送信者ボ
ードＩＤ、受信者ボードＩＤ、受信者データＩＤ、受信
者ＤＭＡチャネル番号、送信者ＤＭＡチャネル番号をデ
ータメッセージ送信制御部に転送する。 （２）データメッセージ送信制御部は、許可メッセージ
受信制御部から受信した送信者ＤＭＡチャネル番号によ
りＤＭＡチャネルを選択し、該ＤＭＡチャネルへＤＭＡ
要求を与える。
【００１９】受信者のＤＭＡ確保動作は以下のようにな
る。 （１）受信者ＣＰＵはＤＭＡチャネルを確保するために
受信ＤＭＡチャネル制御部の予約受信ＤＭＡチャネル番
号レジスタを読み出す。 （２）受信ＤＭＡチャネル制御部はＤＭＡチャネルに動
作中でないものがあるかどうかを調べ、動作中でないＤ
ＭＡチャネル番号を返す。 （３）受信者ＣＰＵは読み出したＤＭＡチャネル番号を
許可メッセージ送信制御部の受信者（自己）ＤＭＡチャ
ネル番号に格納する。
る。 （１）受信者ＣＰＵはＤＭＡチャネルを確保するために
受信ＤＭＡチャネル制御部の予約受信ＤＭＡチャネル番
号レジスタを読み出す。 （２）受信ＤＭＡチャネル制御部はＤＭＡチャネルに動
作中でないものがあるかどうかを調べ、動作中でないＤ
ＭＡチャネル番号を返す。 （３）受信者ＣＰＵは読み出したＤＭＡチャネル番号を
許可メッセージ送信制御部の受信者（自己）ＤＭＡチャ
ネル番号に格納する。
【００２０】受信者のデータ受信動作は以下のようにな
る。 （１）データメッセージを受信するデータメッセージ受
信制御部は、システムバス上のデータメッセージの受信
者データＩＤ及び受信者ＤＭＡチャネルが許可メッセー
ジ送信制御部の受信者データＩＤおよび受信者ＤＭＡチ
ャネル番号と一致していたら、そのデータメッセージを
システムバスから受信する。 （２）データメッセージ受信制御部は上記受信したデー
タメッセージ内の受信者ＤＭＡチャネル番号によりＤＭ
Ａチャネルを選択し、該ＤＭＡチャネルへＤＭＡ要求を
与える。
る。 （１）データメッセージを受信するデータメッセージ受
信制御部は、システムバス上のデータメッセージの受信
者データＩＤ及び受信者ＤＭＡチャネルが許可メッセー
ジ送信制御部の受信者データＩＤおよび受信者ＤＭＡチ
ャネル番号と一致していたら、そのデータメッセージを
システムバスから受信する。 （２）データメッセージ受信制御部は上記受信したデー
タメッセージ内の受信者ＤＭＡチャネル番号によりＤＭ
Ａチャネルを選択し、該ＤＭＡチャネルへＤＭＡ要求を
与える。
【００２１】以上のように特願平９−７０３２号の発明
では、バスコントローラがＤＭＡチャネル確保を自動的
に行って、そのＤＭＡチャネルの番号をＣＰＵに通知す
るため、ＣＰＵの負担が軽減され転送性能が向上する。
またＤＭＡチャネル番号を相手に通知してＤＭＡチャネ
ルの選択を自動的に行うので、複数の送信データまたは
受信バッファとＤＭＡを準備しておくことができ転送性
能が向上する。
では、バスコントローラがＤＭＡチャネル確保を自動的
に行って、そのＤＭＡチャネルの番号をＣＰＵに通知す
るため、ＣＰＵの負担が軽減され転送性能が向上する。
またＤＭＡチャネル番号を相手に通知してＤＭＡチャネ
ルの選択を自動的に行うので、複数の送信データまたは
受信バッファとＤＭＡを準備しておくことができ転送性
能が向上する。
【００２２】
【発明が解決しようとする課題】これらの方法では、送
信者ＣＰＵは確保した送信ＤＭＡチャネルのアドレスレ
ジスタにデータのアドレスを、データ長レジスタに送信
データのデータ長を格納し、また確保した送信ＤＭＡチ
ャネル番号を要求メッセージ送信制御部の送信者（自
己）ＤＭＡチャネル番号に格納するので、これらの処理
を行うために、送信者ＣＰＵは送信ＤＭＡチャネル番号
を意識する必要があり、そのため、送信者ＣＰＵの処理
が煩雑になると同時に、上記一連の処理を送信者ＣＰＵ
が実行するので転送性能が低いという欠点がある。
信者ＣＰＵは確保した送信ＤＭＡチャネルのアドレスレ
ジスタにデータのアドレスを、データ長レジスタに送信
データのデータ長を格納し、また確保した送信ＤＭＡチ
ャネル番号を要求メッセージ送信制御部の送信者（自
己）ＤＭＡチャネル番号に格納するので、これらの処理
を行うために、送信者ＣＰＵは送信ＤＭＡチャネル番号
を意識する必要があり、そのため、送信者ＣＰＵの処理
が煩雑になると同時に、上記一連の処理を送信者ＣＰＵ
が実行するので転送性能が低いという欠点がある。
【００２３】また、同様に、受信者ＣＰＵは確保した受
信ＤＭＡチャネルのアドレスレジスタに受信バッファの
アドレスを、データ長レジスタに送信データのデータ長
を格納し、また確保した受信ＤＭＡチャネル番号を許可
メッセージ送信制御部の受信者（自己）ＤＭＡチャネル
番号に格納するので、これらの処理を行うために、受信
ＣＰＵは受信ＤＭＡチャネル番号を意識する必要があ
り、そのため、受信者ＣＰＵの処理が煩雑になると同時
に、上記一連の処理を受信者ＣＰＵが処理するので転送
性能が低いという欠点がある。
信ＤＭＡチャネルのアドレスレジスタに受信バッファの
アドレスを、データ長レジスタに送信データのデータ長
を格納し、また確保した受信ＤＭＡチャネル番号を許可
メッセージ送信制御部の受信者（自己）ＤＭＡチャネル
番号に格納するので、これらの処理を行うために、受信
ＣＰＵは受信ＤＭＡチャネル番号を意識する必要があ
り、そのため、受信者ＣＰＵの処理が煩雑になると同時
に、上記一連の処理を受信者ＣＰＵが処理するので転送
性能が低いという欠点がある。
【００２４】本発明の課題は、ＤＭＡチャネル番号に従
って処理する煩雑さをなくし、システムバスを介するボ
ード間のデータ転送の性能を向上させ、またＤＭＡチャ
ネル数の増加に対するハードウェアの増加を減らすこと
のできるバスコントローラを提供することである。
って処理する煩雑さをなくし、システムバスを介するボ
ード間のデータ転送の性能を向上させ、またＤＭＡチャ
ネル数の増加に対するハードウェアの増加を減らすこと
のできるバスコントローラを提供することである。
【００２５】
【課題を解決するための手段】本発明の送信者側でのバ
スコントローラは、送信者と受信者の間でバスを介して
データメッセージの授受を行うための、送信制御部と受
信制御部とを少なくとも有するバスコントローラであっ
て、複数のＤＭＡチャネルを有し、前記送信制御部は、
前記データメッセージの送信要求を受信者に伝える要求
メッセージを記憶するための複数の要求メッセージ送信
バッファを持つ要求メッセージ送信制御部と、前記受信
者から前記データメッセージの受信が可能であることを
示す許可メッセージを受信する許可メッセージ受信制御
部と、前記受信者に送信すべき前記データメッセージを
送信するデータメッセージ送信制御部と、前記要求メッ
セージを送信するために使用する予約をした要求メッセ
ージ送信バッファを示す予約要求メッセージ送信バッフ
ァ番号と、前記要求メッセージを送信する場合に使用の
予約をした前記ＤＭＡチャネルを示す予約送信ＤＭＡチ
ャネル番号と、前記要求メッセージを送信するために使
用可能な前記ＤＭＡチャネルが予約されたか否かを示す
予約完了レジスタを持つ送信チャネル制御部を備えるこ
とを特徴とする。
スコントローラは、送信者と受信者の間でバスを介して
データメッセージの授受を行うための、送信制御部と受
信制御部とを少なくとも有するバスコントローラであっ
て、複数のＤＭＡチャネルを有し、前記送信制御部は、
前記データメッセージの送信要求を受信者に伝える要求
メッセージを記憶するための複数の要求メッセージ送信
バッファを持つ要求メッセージ送信制御部と、前記受信
者から前記データメッセージの受信が可能であることを
示す許可メッセージを受信する許可メッセージ受信制御
部と、前記受信者に送信すべき前記データメッセージを
送信するデータメッセージ送信制御部と、前記要求メッ
セージを送信するために使用する予約をした要求メッセ
ージ送信バッファを示す予約要求メッセージ送信バッフ
ァ番号と、前記要求メッセージを送信する場合に使用の
予約をした前記ＤＭＡチャネルを示す予約送信ＤＭＡチ
ャネル番号と、前記要求メッセージを送信するために使
用可能な前記ＤＭＡチャネルが予約されたか否かを示す
予約完了レジスタを持つ送信チャネル制御部を備えるこ
とを特徴とする。
【００２６】本発明の受信者側でのバスコントローラ
は、送信者と受信者の間でバスを介してデータメッセー
ジの授受を行うための、送信制御部と受信制御部とを少
なくとも有するバスコントローラであって、複数のＤＭ
Ａチャネルを有し、前記受信制御部は、前記送信者から
の前記受信者に対する前記データメッセージの送信要求
を前記受信者に通知する要求メッセージを受信する要求
メッセージ受信制御部と、前記送信者に前記データメッ
セージを受信可能であることを通知する許可メッセージ
を記憶するための複数の許可メッセージ送信バッファを
持つ許可メッセージ送信制御部と、前記送信者から送信
されてきた前記データメッセージを受信するデータメッ
セージ受信制御部と、前記許可メッセージを送信するた
めに使用する予約をした前記許可メッセージ送信バッフ
ァを示す予約許可メッセージ送信バッファ番号と、前記
許可メッセージの送信に使用する予約をした前記ＤＭＡ
チャネルを示す予約受信ＤＭＡチャネル番号と、前記許
可メッセージの送信に使用可能な前記ＤＭＡチャネルが
予約されたか否かを示す予約完了レジスタ有することを
特徴とする。
は、送信者と受信者の間でバスを介してデータメッセー
ジの授受を行うための、送信制御部と受信制御部とを少
なくとも有するバスコントローラであって、複数のＤＭ
Ａチャネルを有し、前記受信制御部は、前記送信者から
の前記受信者に対する前記データメッセージの送信要求
を前記受信者に通知する要求メッセージを受信する要求
メッセージ受信制御部と、前記送信者に前記データメッ
セージを受信可能であることを通知する許可メッセージ
を記憶するための複数の許可メッセージ送信バッファを
持つ許可メッセージ送信制御部と、前記送信者から送信
されてきた前記データメッセージを受信するデータメッ
セージ受信制御部と、前記許可メッセージを送信するた
めに使用する予約をした前記許可メッセージ送信バッフ
ァを示す予約許可メッセージ送信バッファ番号と、前記
許可メッセージの送信に使用する予約をした前記ＤＭＡ
チャネルを示す予約受信ＤＭＡチャネル番号と、前記許
可メッセージの送信に使用可能な前記ＤＭＡチャネルが
予約されたか否かを示す予約完了レジスタ有することを
特徴とする。
【００２７】本発明においては、予約したメッセージ送
信バッファ及びＤＭＡチャネルの番号をバスコントロー
ラに保持し、バスコントローラが該予約したＤＭＡチャ
ネル番号を該予約したメッセージバッファに格納し、ま
たＣＰＵが該予約されたＤＭＡチャネルにアドレス及び
データ長等を設定するとき、バスコントローラが該予約
したＤＭＡチャネル番号で上記設定を行うＤＭＡチャネ
ルを選択するようにする。
信バッファ及びＤＭＡチャネルの番号をバスコントロー
ラに保持し、バスコントローラが該予約したＤＭＡチャ
ネル番号を該予約したメッセージバッファに格納し、ま
たＣＰＵが該予約されたＤＭＡチャネルにアドレス及び
データ長等を設定するとき、バスコントローラが該予約
したＤＭＡチャネル番号で上記設定を行うＤＭＡチャネ
ルを選択するようにする。
【００２８】また本発明は、複数のＤＭＡチャネルの一
部のハードウェアをまとめて一本化し、それを、該複数
のＤＭＡチャネルで共有させる。本発明によれば、ＣＰ
ＵがＤＭＡチャネル番号を認識する必要がなく、ＣＰＵ
の処理が単純となりデータの転送性能が向上する。
部のハードウェアをまとめて一本化し、それを、該複数
のＤＭＡチャネルで共有させる。本発明によれば、ＣＰ
ＵがＤＭＡチャネル番号を認識する必要がなく、ＣＰＵ
の処理が単純となりデータの転送性能が向上する。
【００２９】また本発明によれば、ＤＭＡチャネル数の
増加に対するハードウェアの増加を削減する。
増加に対するハードウェアの増加を削減する。
【００３０】
【発明の実施の形態】図１は、本発明の第１の実施形態
である送信チャネル制御部を持つバスコントローラを搭
載したボードのブロック図である。
である送信チャネル制御部を持つバスコントローラを搭
載したボードのブロック図である。
【００３１】図１６の構成と比較すると、送信ＤＭＡチ
ャネル制御部の代わりに送信チャネル制御部が設けられ
ている。送信チャネル制御部は、送信チャネル予約完了
レジスタと、予約要求メッセージ送信バッファ番号と、
予約送信ＤＭＡチャネル番号を備えている。また、要求
メッセージ送信制御部、許可メッセージ受信制御部、及
びデータメッセージ送信制御部それぞれが、要求メッセ
ージ送信バッファ、許可メッセージ受信バッファ、デー
タメッセージ送信バッファを複数備えている。このよう
に、複数バッファを備えることにより、１つのメッセー
ジ送信の完了を待つことなく次のメッセージも送信処理
を続けて行うことが出来るようになるのでデータの転送
効率が向上するものである。
ャネル制御部の代わりに送信チャネル制御部が設けられ
ている。送信チャネル制御部は、送信チャネル予約完了
レジスタと、予約要求メッセージ送信バッファ番号と、
予約送信ＤＭＡチャネル番号を備えている。また、要求
メッセージ送信制御部、許可メッセージ受信制御部、及
びデータメッセージ送信制御部それぞれが、要求メッセ
ージ送信バッファ、許可メッセージ受信バッファ、デー
タメッセージ送信バッファを複数備えている。このよう
に、複数バッファを備えることにより、１つのメッセー
ジ送信の完了を待つことなく次のメッセージも送信処理
を続けて行うことが出来るようになるのでデータの転送
効率が向上するものである。
【００３２】第１の実施形態に基づいた送信者のＤＭＡ
チャネル確保動作は以下のようになる。 （１）送信者ＣＰＵは要求メッセージ送信バッファと送
信ＤＭＡチャネルの確保をするために送信チャネル制御
部の送信チャネル予約完了レジスタを読み出す。 （２）送信チャネル制御部は要求メッセージ送信バッフ
ァに動作中でないものがあるかどうか調べ、動作中でな
い要求メッセージ送信バッファ番号を予約要求メッセー
ジ送信バッファ番号に格納する。 （３）送信チャネル制御部はＤＭＡチャネルに動作中で
ないものがあるかどうかを調べ、動作中でないＤＭＡチ
ャネル番号を予約送信ＤＭＡチャネル番号に格納する。 （４）送信チャネル制御部は（２）、（３）が共に予約
できたときだけ送信ＣＰＵの送信チャネル予約完了レジ
スタの読み出し要求に対して“１”を返し、（２）、
（３）のいづれかが予約できないときは“０”を返す。 （５）送信者ＣＰＵは読み出した送信チャネル予約完了
レジスタの値が“１”のときメッセージ送信可能である
ことを認識する。 （６）送信チャネル制御部は予約要求メッセージ送信バ
ッファ番号が示す要求メッセージバッファの送信者（自
己）ＤＭＡチャネル番号に、予約送信ＤＭＡチャネル番
号を格納する。
チャネル確保動作は以下のようになる。 （１）送信者ＣＰＵは要求メッセージ送信バッファと送
信ＤＭＡチャネルの確保をするために送信チャネル制御
部の送信チャネル予約完了レジスタを読み出す。 （２）送信チャネル制御部は要求メッセージ送信バッフ
ァに動作中でないものがあるかどうか調べ、動作中でな
い要求メッセージ送信バッファ番号を予約要求メッセー
ジ送信バッファ番号に格納する。 （３）送信チャネル制御部はＤＭＡチャネルに動作中で
ないものがあるかどうかを調べ、動作中でないＤＭＡチ
ャネル番号を予約送信ＤＭＡチャネル番号に格納する。 （４）送信チャネル制御部は（２）、（３）が共に予約
できたときだけ送信ＣＰＵの送信チャネル予約完了レジ
スタの読み出し要求に対して“１”を返し、（２）、
（３）のいづれかが予約できないときは“０”を返す。 （５）送信者ＣＰＵは読み出した送信チャネル予約完了
レジスタの値が“１”のときメッセージ送信可能である
ことを認識する。 （６）送信チャネル制御部は予約要求メッセージ送信バ
ッファ番号が示す要求メッセージバッファの送信者（自
己）ＤＭＡチャネル番号に、予約送信ＤＭＡチャネル番
号を格納する。
【００３３】以上のように、第１の実施形態によれば、
送信者ＣＰＵは予約したＤＭＡチャネル番号を認識する
必要がなく、送信チャネル制御部が要求メッセージバッ
ファにＤＭＡチャネル番号を格納するので、送信者ＣＰ
Ｕの処理が単純になりデータの転送性能が向上する。
送信者ＣＰＵは予約したＤＭＡチャネル番号を認識する
必要がなく、送信チャネル制御部が要求メッセージバッ
ファにＤＭＡチャネル番号を格納するので、送信者ＣＰ
Ｕの処理が単純になりデータの転送性能が向上する。
【００３４】この後の送信処理は従来と同じであり、以
下に示すようになる。 （７）送信者ＣＰＵは要求メッセージ送信制御部の上記
（２）の処理で確保された要求メッセージ送信バッファ
に受信者（相手）ボードＩＤ、送信者（自己）ボードＩ
Ｄ、要求メッセージコード、送信者（自己）データＩ
Ｄ、送信データ長を格納する。 （８）送信者ＣＰＵは要求メッセージ送信制御部にスタ
ートコマンドを与え、要求メッセージ送信制御部は上記
処理で確保された要求メッセージ送信バッファの内容に
基づいて要求メッセージをシステムバスへ送信する。 （９）送信者バスコントローラはシステムバス上の許可
メッセージの送信者ボードＩＤが自己のボードＩＤと一
致していたら、その許可メッセージをシステムバスから
受信し、許可メッセージ受信制御部は許可メッセージの
送信者データＩＤが要求メッセージ送信制御部の上記
（２）の処理で確保された要求メッセージ送信バッファ
内の送信者データＩＤと一致していたら許可メッセージ
を受信し、該許可メッセージ内の送信者ボードＩＤ、受
信者ボードＩＤ、受信者データＩＤ及び受信者ＤＭＡチ
ャネル番号をデータメッセージ送信制御部に転送する。
更に、許可メッセージ受信制御部は、該許可メッセージ
内の送信者（自己）ＤＭＡチャネル番号に基づいて、該
ＤＭＡチャネル番号を有するＤＭＡチャネルへＤＭＡ要
求を出す。 （１０）該ＤＭＡ要求を受けたＤＭＡチャネルはデータ
メモリから送信データを読み出し、その送信データを
（９）で送信者ボードＩＤ、受信者ボードＩＤ、受信者
データＩＤが格納されたデータメッセージ送信バッファ
の送信データバッファに格納する。そして、データメッ
セージ送信制御部は、データメッセージをシステムバス
へ送信する。
下に示すようになる。 （７）送信者ＣＰＵは要求メッセージ送信制御部の上記
（２）の処理で確保された要求メッセージ送信バッファ
に受信者（相手）ボードＩＤ、送信者（自己）ボードＩ
Ｄ、要求メッセージコード、送信者（自己）データＩ
Ｄ、送信データ長を格納する。 （８）送信者ＣＰＵは要求メッセージ送信制御部にスタ
ートコマンドを与え、要求メッセージ送信制御部は上記
処理で確保された要求メッセージ送信バッファの内容に
基づいて要求メッセージをシステムバスへ送信する。 （９）送信者バスコントローラはシステムバス上の許可
メッセージの送信者ボードＩＤが自己のボードＩＤと一
致していたら、その許可メッセージをシステムバスから
受信し、許可メッセージ受信制御部は許可メッセージの
送信者データＩＤが要求メッセージ送信制御部の上記
（２）の処理で確保された要求メッセージ送信バッファ
内の送信者データＩＤと一致していたら許可メッセージ
を受信し、該許可メッセージ内の送信者ボードＩＤ、受
信者ボードＩＤ、受信者データＩＤ及び受信者ＤＭＡチ
ャネル番号をデータメッセージ送信制御部に転送する。
更に、許可メッセージ受信制御部は、該許可メッセージ
内の送信者（自己）ＤＭＡチャネル番号に基づいて、該
ＤＭＡチャネル番号を有するＤＭＡチャネルへＤＭＡ要
求を出す。 （１０）該ＤＭＡ要求を受けたＤＭＡチャネルはデータ
メモリから送信データを読み出し、その送信データを
（９）で送信者ボードＩＤ、受信者ボードＩＤ、受信者
データＩＤが格納されたデータメッセージ送信バッファ
の送信データバッファに格納する。そして、データメッ
セージ送信制御部は、データメッセージをシステムバス
へ送信する。
【００３５】図２は、本発明の第２の実施形態である受
信チャネル制御部を持つバスコントローラを搭載したボ
ードのブロック図である。図１７との違いは、受信ＤＭ
Ａチャネル制御部の代わりに受信チャネル制御部が設け
られている。受信チャネル制御部は、受信チャネル予約
完了レジスタと、予約許可メッセージ送信バッファ番号
と、予約受信ＤＭＡチャネル番号を備えている。
信チャネル制御部を持つバスコントローラを搭載したボ
ードのブロック図である。図１７との違いは、受信ＤＭ
Ａチャネル制御部の代わりに受信チャネル制御部が設け
られている。受信チャネル制御部は、受信チャネル予約
完了レジスタと、予約許可メッセージ送信バッファ番号
と、予約受信ＤＭＡチャネル番号を備えている。
【００３６】第２の実施形態による受信者のＤＭＡチャ
ネル確保動作は以下のようになる。 （１）受信者ＣＰＵは許可メッセージ送信バッファと受
信ＤＭＡチャネルを確保するために受信チャネル制御部
の受信チャネル予約完了レジスタを読み出す。 （２）受信チャネル制御部は許可メッセージ送信バッフ
ァに動作中でないものがあるかどうか調べ、動作中でな
い許可メッセージ送信バッファ番号を予約許可メッセー
ジ送信バッファ番号に格納する。 （３）受信チャネル制御部はＤＭＡチャネルに動作中で
ないものがあるかどうかを調べ、動作中でないＤＭＡチ
ャネル番号を予約受信ＤＭＡチャネル番号に格納する。 （４）受信チャネル制御部は（２）、（３）が共に予約
できたときだけ受信ＣＰＵの受信チャネル予約完了レジ
スタの読み出し要求に対して“１”を返し、（２）、
（３）のいづれかが予約できないときは“０”を返す。 （５）受信者ＣＰＵは読み出した受信チャネル予約完了
レジスタの値が“１”のときメッセージ受信可能である
ことを認識する。 （６）受信チャネル制御部は予約許可メッセージ送信バ
ッファ番号が示す許可メッセージバッファの受信者（自
己）ＤＭＡチャネル番号に、予約受信ＤＭＡチャネル番
号を格納する。
ネル確保動作は以下のようになる。 （１）受信者ＣＰＵは許可メッセージ送信バッファと受
信ＤＭＡチャネルを確保するために受信チャネル制御部
の受信チャネル予約完了レジスタを読み出す。 （２）受信チャネル制御部は許可メッセージ送信バッフ
ァに動作中でないものがあるかどうか調べ、動作中でな
い許可メッセージ送信バッファ番号を予約許可メッセー
ジ送信バッファ番号に格納する。 （３）受信チャネル制御部はＤＭＡチャネルに動作中で
ないものがあるかどうかを調べ、動作中でないＤＭＡチ
ャネル番号を予約受信ＤＭＡチャネル番号に格納する。 （４）受信チャネル制御部は（２）、（３）が共に予約
できたときだけ受信ＣＰＵの受信チャネル予約完了レジ
スタの読み出し要求に対して“１”を返し、（２）、
（３）のいづれかが予約できないときは“０”を返す。 （５）受信者ＣＰＵは読み出した受信チャネル予約完了
レジスタの値が“１”のときメッセージ受信可能である
ことを認識する。 （６）受信チャネル制御部は予約許可メッセージ送信バ
ッファ番号が示す許可メッセージバッファの受信者（自
己）ＤＭＡチャネル番号に、予約受信ＤＭＡチャネル番
号を格納する。
【００３７】以上のように、第２の実施形態によれば、
受信者ＣＰＵは予約したＤＭＡチャネル番号を認識する
必要がなく、受信チャネル制御部が許可メッセージバッ
ファにＤＭＡチャネル番号を格納するので、受信者ＣＰ
Ｕの処理が単純になりデータの転送性能が向上する。
受信者ＣＰＵは予約したＤＭＡチャネル番号を認識する
必要がなく、受信チャネル制御部が許可メッセージバッ
ファにＤＭＡチャネル番号を格納するので、受信者ＣＰ
Ｕの処理が単純になりデータの転送性能が向上する。
【００３８】受信者側でのその他の処理は従来と同じで
あり、以下のようになる。 （−１）受信者バスコントローラは要求メッセージの受
信者ボードＩＤが自己のボードＩＤと一致していたら要
求メッセージを受信し、その要求メッセージを要求メッ
セージ受信制御部の空いている要求メッセージ受信バッ
ファに格納し、受信者ＣＰＵに通知する。 （０）受信者ＣＰＵは要求メッセージ受信制御部の要求
メッセージコードから要求メッセージを受信したことを
認識し、送信データ長からその長さの受信バッファをデ
ータメモリに確保する。（（−１）、（０）は、（１）
より前の段階の処理であることを示している。） 上記（１）〜（６）の処理を行う。 （７）受信者ＣＰＵは許可メモリ送信制御部の上記
（２）で確保された許可メッセージ送信バッファに送信
者（相手）ボードＩＤ、受信者（自己）ボードＩＤ、許
可メッセージコード、受信者（自己）データＩＤ、送信
者（相手）データＩＤ、及び送信者ＤＭＡチャネル番号
を格納する。 （８）受信者ＣＰＵは許可メッセージ送信制御部にスタ
ートコマンドを与え、許可メッセージ送信制御部は、上
記（６）、（７）で使用された許可メッセージ送信バッ
ファに設定された許可メッセージをシステムバスへ送信
する。 （９）受信者バスコントローラは送信者から送られてき
たデータメッセージの受信者ボードＩＤが自己のボード
ＩＤと一致していたらデータメッセージを受信し、デー
タメッセージ受信制御部はデータメッセージの受信デー
タＩＤが許可メッセージ送信制御部の受信者データＩＤ
と一致していたらデータメッセージを受信する。 （１０）データメッセージ受信制御部は、上記受信した
データメッセージ内の受信者（自己）ＤＭＡチャネル番
号に対応するＤＭＡチャネルにＤＭＡ要求を出す。該Ｄ
ＭＡチャネルは、対応するデータメッセージ受信バッフ
ァの受信データバッファからデータを読み出し、そのデ
ータをデータメモリの受信バッファに格納する。
あり、以下のようになる。 （−１）受信者バスコントローラは要求メッセージの受
信者ボードＩＤが自己のボードＩＤと一致していたら要
求メッセージを受信し、その要求メッセージを要求メッ
セージ受信制御部の空いている要求メッセージ受信バッ
ファに格納し、受信者ＣＰＵに通知する。 （０）受信者ＣＰＵは要求メッセージ受信制御部の要求
メッセージコードから要求メッセージを受信したことを
認識し、送信データ長からその長さの受信バッファをデ
ータメモリに確保する。（（−１）、（０）は、（１）
より前の段階の処理であることを示している。） 上記（１）〜（６）の処理を行う。 （７）受信者ＣＰＵは許可メモリ送信制御部の上記
（２）で確保された許可メッセージ送信バッファに送信
者（相手）ボードＩＤ、受信者（自己）ボードＩＤ、許
可メッセージコード、受信者（自己）データＩＤ、送信
者（相手）データＩＤ、及び送信者ＤＭＡチャネル番号
を格納する。 （８）受信者ＣＰＵは許可メッセージ送信制御部にスタ
ートコマンドを与え、許可メッセージ送信制御部は、上
記（６）、（７）で使用された許可メッセージ送信バッ
ファに設定された許可メッセージをシステムバスへ送信
する。 （９）受信者バスコントローラは送信者から送られてき
たデータメッセージの受信者ボードＩＤが自己のボード
ＩＤと一致していたらデータメッセージを受信し、デー
タメッセージ受信制御部はデータメッセージの受信デー
タＩＤが許可メッセージ送信制御部の受信者データＩＤ
と一致していたらデータメッセージを受信する。 （１０）データメッセージ受信制御部は、上記受信した
データメッセージ内の受信者（自己）ＤＭＡチャネル番
号に対応するＤＭＡチャネルにＤＭＡ要求を出す。該Ｄ
ＭＡチャネルは、対応するデータメッセージ受信バッフ
ァの受信データバッファからデータを読み出し、そのデ
ータをデータメモリの受信バッファに格納する。
【００３９】図３は、本発明の第３の実施形態である送
信チャネルを複数持つバスコントローラを搭載したボー
ドのブロック図である。図１との違いは、送信チャネル
制御部が予約要求メッセージ送信バッファ番号と、予約
送信ＤＭＡチャネル番号を持つ送信チャネルを複数備え
ている点である。従って、複数のメッセージ送信要求が
生じたときに、１つのＤＭＡチャネル確保動作が終わる
のを待つことなく処理を続けることが出来る。
信チャネルを複数持つバスコントローラを搭載したボー
ドのブロック図である。図１との違いは、送信チャネル
制御部が予約要求メッセージ送信バッファ番号と、予約
送信ＤＭＡチャネル番号を持つ送信チャネルを複数備え
ている点である。従って、複数のメッセージ送信要求が
生じたときに、１つのＤＭＡチャネル確保動作が終わる
のを待つことなく処理を続けることが出来る。
【００４０】送信チャネル制御部の動作は、送信チャネ
ルが複数あることを除いては図１で説明したものと同じ
であるので説明を省略する。図４は、本発明の第４の実
施形態である受信チャネルを複数持つバスコントローラ
を搭載したボードのブロック図である。図２との違い
は、受信チャネル制御部が予約許可メッセージ送信バッ
ファ番号と、予約受信ＤＭＡチャネル番号を持つ受信チ
ャネルを複数備えている点である。この構成も同様に複
数の受信チャネルを有していることにより、１度に複数
のメッセージが送信されてきた場合にもＤＭＡチャネル
確保のために初めのメッセージだけを受け付けて、他を
待たせるような処理を行わなくても、１度に複数のメッ
セージを受け付けることが出来る。
ルが複数あることを除いては図１で説明したものと同じ
であるので説明を省略する。図４は、本発明の第４の実
施形態である受信チャネルを複数持つバスコントローラ
を搭載したボードのブロック図である。図２との違い
は、受信チャネル制御部が予約許可メッセージ送信バッ
ファ番号と、予約受信ＤＭＡチャネル番号を持つ受信チ
ャネルを複数備えている点である。この構成も同様に複
数の受信チャネルを有していることにより、１度に複数
のメッセージが送信されてきた場合にもＤＭＡチャネル
確保のために初めのメッセージだけを受け付けて、他を
待たせるような処理を行わなくても、１度に複数のメッ
セージを受け付けることが出来る。
【００４１】受信チャネル制御部の動作は、受信チャネ
ルば複数あることを除いては図２で説明したものと同じ
であるので説明を省略する。図５は、本発明の第５の実
施形態である予約送信ＤＭＡチャネル番号で送信データ
をデータメモリから送信データバッファに転送するＤＭ
Ａチャネルを選択するバスコントローラを搭載したボー
ドのブロック図である。図３との違いは、送信チャネル
の予約送信ＤＭＡチャネル番号で上記送信データの転送
を行うＤＭＡチャネルを選択する点である。
ルば複数あることを除いては図２で説明したものと同じ
であるので説明を省略する。図５は、本発明の第５の実
施形態である予約送信ＤＭＡチャネル番号で送信データ
をデータメモリから送信データバッファに転送するＤＭ
Ａチャネルを選択するバスコントローラを搭載したボー
ドのブロック図である。図３との違いは、送信チャネル
の予約送信ＤＭＡチャネル番号で上記送信データの転送
を行うＤＭＡチャネルを選択する点である。
【００４２】従って、送信者ＣＰＵがＤＭＡチャネルの
アドレスレジスタに送信データのアドレスを、データ長
レジスタに送信データのデータ長を書き込むとき、それ
らが書込まれるＤＭＡチャネルが予約送信ＤＭＡチャネ
ル番号によって、自動的に選択されるので、送信者ＣＰ
Ｕは予約したＤＭＡチャネル番号を認識する必要がな
く、送信者ＣＰＵの処理が単純になりデータの転送性能
が向上する。
アドレスレジスタに送信データのアドレスを、データ長
レジスタに送信データのデータ長を書き込むとき、それ
らが書込まれるＤＭＡチャネルが予約送信ＤＭＡチャネ
ル番号によって、自動的に選択されるので、送信者ＣＰ
Ｕは予約したＤＭＡチャネル番号を認識する必要がな
く、送信者ＣＰＵの処理が単純になりデータの転送性能
が向上する。
【００４３】その他の処理は図１あるいは図３で説明し
たものと同様であるので省略する。図６は、本発明の第
６の実施形態である予約受信ＤＭＡチャネル番号で受信
データをデータメッセージ受信バッファからデータメモ
リ内の受信バッファに転送するＤＭＡチャネルを選択す
るバスコントローラを搭載したボードのブロック図であ
る。図４との違いは、受信チャネルの予約受信ＤＭＡチ
ャネル番号で上記受信データの転送を行うＤＭＡチャネ
ルを選択する点である。
たものと同様であるので省略する。図６は、本発明の第
６の実施形態である予約受信ＤＭＡチャネル番号で受信
データをデータメッセージ受信バッファからデータメモ
リ内の受信バッファに転送するＤＭＡチャネルを選択す
るバスコントローラを搭載したボードのブロック図であ
る。図４との違いは、受信チャネルの予約受信ＤＭＡチ
ャネル番号で上記受信データの転送を行うＤＭＡチャネ
ルを選択する点である。
【００４４】従って、受信者ＣＰＵがＤＭＡチャネルの
アドレスレジスタに受信バッファのアドレスを、データ
長レジスタに受信バッファのデータ長を書き込むとき、
それらが書込まれるＤＭＡチャネルが予約受信ＤＭＡチ
ャネル番号によって自動的に選択されるので、受信者Ｃ
ＰＵは予約したＤＭＡチャネル番号を認識する必要がな
く、受信者ＣＰＵの処理が単純になりデータの転送性能
が向上する。
アドレスレジスタに受信バッファのアドレスを、データ
長レジスタに受信バッファのデータ長を書き込むとき、
それらが書込まれるＤＭＡチャネルが予約受信ＤＭＡチ
ャネル番号によって自動的に選択されるので、受信者Ｃ
ＰＵは予約したＤＭＡチャネル番号を認識する必要がな
く、受信者ＣＰＵの処理が単純になりデータの転送性能
が向上する。
【００４５】その他の処理は図２あるいは図４で説明し
たものと同様であるので説明を省略する。図７は、本発
明の第７の実施形態である要求メッセージ送信バッファ
の送信データ長をＤＭＡチャネルのデータ長レジスタに
転送するバスコントローラを搭載したボードのブロック
図である。図５との違いは、送信者ＣＰＵが予約した要
求メッセージ送信バッファに書き込んだ送信データ長
を、要求メッセージ送信制御部が予約したＤＭＡチャネ
ルのデータ長レジスタに転送する点である。これによ
り、送信者ＣＰＵはＤＭＡチャネルにデータ長を書き込
む必要がなく、送信者ＣＰＵの処理が単純になりデータ
の転送性能が向上する。
たものと同様であるので説明を省略する。図７は、本発
明の第７の実施形態である要求メッセージ送信バッファ
の送信データ長をＤＭＡチャネルのデータ長レジスタに
転送するバスコントローラを搭載したボードのブロック
図である。図５との違いは、送信者ＣＰＵが予約した要
求メッセージ送信バッファに書き込んだ送信データ長
を、要求メッセージ送信制御部が予約したＤＭＡチャネ
ルのデータ長レジスタに転送する点である。これによ
り、送信者ＣＰＵはＤＭＡチャネルにデータ長を書き込
む必要がなく、送信者ＣＰＵの処理が単純になりデータ
の転送性能が向上する。
【００４６】その他は、図５と同様であるので説明を省
略する。図８は、本発明の第８の実施形態であるＤＭＡ
チャネルのデータ長レジスタから、送信データ長を要求
送信メッセージバッファへ転送するバスコントローラを
搭載したボードのブロック図である。図５との違いは、
送信者ＣＰＵが予約したＤＭＡチャネルに書き込んだ送
信データ長を、該ＤＭＡチャネルが予約した要求メッセ
ージ送信バッファの送信データ長に転送する点である。
これにより送信者ＣＰＵは要求メッセージ送信バッファ
にデータ長を書き込む必要がなく、送信者ＣＰＵの処理
が単純になりデータの転送性能が向上する。
略する。図８は、本発明の第８の実施形態であるＤＭＡ
チャネルのデータ長レジスタから、送信データ長を要求
送信メッセージバッファへ転送するバスコントローラを
搭載したボードのブロック図である。図５との違いは、
送信者ＣＰＵが予約したＤＭＡチャネルに書き込んだ送
信データ長を、該ＤＭＡチャネルが予約した要求メッセ
ージ送信バッファの送信データ長に転送する点である。
これにより送信者ＣＰＵは要求メッセージ送信バッファ
にデータ長を書き込む必要がなく、送信者ＣＰＵの処理
が単純になりデータの転送性能が向上する。
【００４７】その他は、図５と同様であるので説明を省
略する。図９は、本発明の第９の実施形態であるＤＭＡ
チャネルの構成を示している。上述した第１〜第８の実
施形態では、ＤＭＡチャネルのアドレスレジスタはＤＭ
Ａ転送を行うたびに＋１する加算カウンタで構成され、
データ長レジスタはＤＭＡ転送を行う度に−１する減算
カウンタで構成される。これに対し、第９の実施形態で
は、ＤＭＡチャネルのアドレスレジスタおよびデータ長
レジスタを単純なレジスタとし、加算カウンタおよび減
算カウンタを集約している。この構成では、各ＤＭＡチ
ャネルがデータの転送を行う前に、各ＤＭＡチャネルの
アドレスレジスタの内容をアドレスカウンタへ、データ
長レジスタの内容をデータ長カウンタへ転送し、ＤＭＡ
転送を終了した後アドレスカウンタの内容を各ＤＭＡチ
ャネルのアドレスレジスタへ、データ長カウンタの内容
をデータ長レジスタへ転送する。これにより加算カウン
タ（アドレスカウンタが該当）および減算カウンタ（デ
ータ長カウンタが該当）を１組設ければよく、ハードウ
ェアを減らすことが出来る。
略する。図９は、本発明の第９の実施形態であるＤＭＡ
チャネルの構成を示している。上述した第１〜第８の実
施形態では、ＤＭＡチャネルのアドレスレジスタはＤＭ
Ａ転送を行うたびに＋１する加算カウンタで構成され、
データ長レジスタはＤＭＡ転送を行う度に−１する減算
カウンタで構成される。これに対し、第９の実施形態で
は、ＤＭＡチャネルのアドレスレジスタおよびデータ長
レジスタを単純なレジスタとし、加算カウンタおよび減
算カウンタを集約している。この構成では、各ＤＭＡチ
ャネルがデータの転送を行う前に、各ＤＭＡチャネルの
アドレスレジスタの内容をアドレスカウンタへ、データ
長レジスタの内容をデータ長カウンタへ転送し、ＤＭＡ
転送を終了した後アドレスカウンタの内容を各ＤＭＡチ
ャネルのアドレスレジスタへ、データ長カウンタの内容
をデータ長レジスタへ転送する。これにより加算カウン
タ（アドレスカウンタが該当）および減算カウンタ（デ
ータ長カウンタが該当）を１組設ければよく、ハードウ
ェアを減らすことが出来る。
【００４８】図１０は、本発明の第１０の実施形態であ
るリトライ信号で書き戻しをしないＤＭＡチャネルの構
成を示している。図９との違いは、リトライ信号が送信
制御部からＤＭＡチャネルに入力されていることであ
る。この構成では、データ転送の異常でＤＭＡ転送のや
り直しを行う必要があることを示すリトライ信号で、ア
ドレスカウンタおよびデータ長カウンタの内容のＤＭＡ
チャネルへの転送を無効にし、ＤＭＡ転送をやり直すよ
うにする。
るリトライ信号で書き戻しをしないＤＭＡチャネルの構
成を示している。図９との違いは、リトライ信号が送信
制御部からＤＭＡチャネルに入力されていることであ
る。この構成では、データ転送の異常でＤＭＡ転送のや
り直しを行う必要があることを示すリトライ信号で、ア
ドレスカウンタおよびデータ長カウンタの内容のＤＭＡ
チャネルへの転送を無効にし、ＤＭＡ転送をやり直すよ
うにする。
【００４９】
【発明の効果】本発明によれば、ＣＰＵがＤＭＡチャネ
ル番号を認識する必要がなくあるため、ＣＰＵの処理が
単純となりデータの転送性能が向上する。
ル番号を認識する必要がなくあるため、ＣＰＵの処理が
単純となりデータの転送性能が向上する。
【００５０】また複数のＤＭＡチャネルのハードウェア
をまとめたので、ハードウェアを削減できる。
をまとめたので、ハードウェアを削減できる。
【図１】本発明の第１の実施形態である送信チャネル制
御部を持つバスコントローラを搭載したボードのブロッ
ク図である。
御部を持つバスコントローラを搭載したボードのブロッ
ク図である。
【図２】本発明の第２の実施形態である受信チャネル制
御部を持つバスコントローラを搭載したボードのブロッ
ク図である。
御部を持つバスコントローラを搭載したボードのブロッ
ク図である。
【図３】本発明の第３の実施形態である送信チャネルを
複数持つバスコントローラを搭載したボードのブロック
図である。
複数持つバスコントローラを搭載したボードのブロック
図である。
【図４】本発明の第４の実施形態である受信チャネルを
複数持つバスコントローラを搭載したボードのブロック
図である。
複数持つバスコントローラを搭載したボードのブロック
図である。
【図５】本発明の第５の実施形態である予約送信ＤＭＡ
チャネル番号でＤＭＡチャネルを選択するバスコントロ
ーラを搭載したボードのブロック図である。
チャネル番号でＤＭＡチャネルを選択するバスコントロ
ーラを搭載したボードのブロック図である。
【図６】本発明の第６の実施形態である予約受信ＤＭＡ
チャネル番号でＤＭＡチャネルを選択するバスコントロ
ーラを搭載したボードのブロック図である。
チャネル番号でＤＭＡチャネルを選択するバスコントロ
ーラを搭載したボードのブロック図である。
【図７】本発明の第７の実施形態である要求メッセージ
送信バッファの送信データ長を転送するバスコントロー
ラを搭載したボードのブロック図である。
送信バッファの送信データ長を転送するバスコントロー
ラを搭載したボードのブロック図である。
【図８】本発明の第８の実施形態であるＤＭＡチャネル
の送信データ長を転送するバスコントローラを搭載した
ボードのブロック図である。
の送信データ長を転送するバスコントローラを搭載した
ボードのブロック図である。
【図９】本発明の第９の実施形態であるＤＭＡチャネル
の構成を示す図である。
の構成を示す図である。
【図１０】本発明の第１０の実施形態であるリトライ信
号で書き戻しをしないＤＭＡチャネルの構成を示す図で
ある。
号で書き戻しをしないＤＭＡチャネルの構成を示す図で
ある。
【図１１】情報処理装置のブロック図である。
【図１２】ボードのブロック図である。
【図１３】メッセージパッシングによるデータ転送プロ
トコルを示す。
トコルを示す。
【図１４】メッセージパッシングのための各メッセージ
のフォーマットである。
のフォーマットである。
【図１５】メッセージパッシングを実行するボードのブ
ロック図である。
ロック図である。
【図１６】従来のバスコントローラを搭載したボードの
ブロック図（その１）である。
ブロック図（その１）である。
【図１７】従来のバスコントローラを搭載したボードの
ブロック図（その２）である。
ブロック図（その２）である。
【図１８】従来のメッセージフォーマットである。
１１００、１１０１ プロセッサボード １１０２ Ｉ／Ｏボード １１０３ ネットワークボード １１０４ システムバス １２００ ボード １２０１ ＣＰＵ １２０２ データメモリ １２０３ 外部インタフェース １２０４ プログラムメモリ １２０５ バスコントローラ １２０６ ボード内バス
Claims (16)
- 【請求項１】送信者と受信者の間でバスを介してデータ
メッセージの授受を行うための、送信制御部と受信制御
部とを少なくとも有するバスコントローラであって、 複数のＤＭＡチャネルを有し、 前記送信制御部は、 前記データメッセージの送信要求を受信者に伝える要求
メッセージを記憶するための複数の要求メッセージ送信
バッファを持つ要求メッセージ送信制御部と、 前記受信者から前記データメッセージの受信が可能であ
ることを示す許可メッセージを受信する許可メッセージ
受信制御部と、 前記受信者に送信すべき前記データメッセージを送信す
るデータメッセージ送信制御部と、 前記要求メッセージを送信するために使用する予約をし
た要求メッセージ送信バッファを示す予約要求メッセー
ジ送信バッファ番号と、前記要求メッセージを送信する
場合に使用の予約をした前記ＤＭＡチャネルを示す予約
送信ＤＭＡチャネル番号と、前記要求メッセージを送信
するために使用可能な前記ＤＭＡチャネルが予約された
か否かを示す予約完了レジスタを持つ送信チャネル制御
部を備えることを特徴とするバスコントローラ。 - 【請求項２】前記送信チャネル制御部は、前記予約要求
メッセージ送信バッファ番号が示す前記要求メッセージ
送信バッファに、前記要求メッセージを送信するときに
使用可能な前記ＤＭＡチャネルを示す予約送信ＤＭＡチ
ャネル番号を転送することを特徴とする請求項１に記載
のバスコントローラ。 - 【請求項３】前記送信チャネル制御部は、前記予約要求
メッセージ送信バッファ番号と前記予約送信ＤＭＡチャ
ネル番号を持つ送信チャネルを複数有し、 前記複数の送信チャネルの前記予約要求メッセージ送信
バッファ番号が示す前記要求メッセージ送信バッファに
前記予約送信ＤＭＡチャネル番号を転送することを特徴
とする請求項１に記載のバスコントローラ。 - 【請求項４】前記複数のＤＭＡチャネルのレジスタを、
前記予約送信ＤＭＡチャネル番号で選択することを特徴
とする請求項１または２に記載のバスコントローラ。 - 【請求項５】前記送信チャネル制御部は、前記予約要求
メッセージ送信バッファ番号と前記予約送信ＤＭＡチャ
ネル番号を持つ送信チャネルを複数備え、該複数の送信
チャネルの前記予約送信ＤＭＡチャネル番号で前記複数
のＤＭＡチャネルのレジスタを選択することを特徴とす
る請求項１または３に記載のバスコントローラ。 - 【請求項６】前記要求メッセージ送信制御部は、予約し
た要求メッセージ送信バッファの送信データ長を予約し
たＤＭＡチャネルに転送する請求項１、２または４に記
載のバスコントローラ。 - 【請求項７】前記送信チャネル制御部は、前記予約要求
メッセージ送信バッファ番号と前記予約送信ＤＭＡチャ
ネル番号を持つ送信チャネルを複数備え、前記要求メッ
セージ送信制御部は、該複数の送信チャネルの前記予約
要求メッセージ送信バッファ番号が示す前記要求メッセ
ージ送信バッファの送信データ長を、複数の送信チャネ
ルの前記予約ＤＭＡチャネル番号が示す前記ＤＭＡチャ
ネルに転送することを特徴とする請求項１、３または５
に記載のバスコントローラ。 - 【請求項８】予約したＤＭＡチャネルのデータ長レジス
タに設定された送信データ長を、予約した要求メッセー
ジ送信バッファに転送することを特徴とする請求項１、
２、４、または６に記載のバスコントローラ。 - 【請求項９】前記送信チャネル制御部は、前記予約要求
メッセージ送信バッファ番号と前記予約送信ＤＭＡチャ
ネル番号を持つ送信チャネルを複数備え、該複数の送信
チャネルの前記予約ＤＭＡチャネル番号が示すＤＭＡチ
ャネルの送信データ長を、複数の送信チャネルの前記予
約要求メッセージ送信バッファ番号が示す前記要求メッ
セージ送信バッファに転送することを特徴とする請求項
１、３、５、または７に記載のバスコントローラ。 - 【請求項１０】送信者と受信者の間でバスを介してデー
タメッセージの授受を行うための、送信制御部と受信制
御部とを少なくとも有するバスコントローラであって、 複数のＤＭＡチャネルを有し、 前記受信制御部は、 前記送信者からの前記受信者に対する前記データメッセ
ージの送信要求を前記受信者に通知する要求メッセージ
を受信する要求メッセージ受信制御部と、 前記送信者に前記データメッセージを受信可能であるこ
とを通知する許可メッセージを記憶するための複数の許
可メッセージ送信バッファを持つ許可メッセージ送信制
御部と、 前記送信者から送信されてきた前記データメッセージを
受信するデータメッセージ受信制御部と、 前記許可メッセージを送信するために使用する予約をし
た前記許可メッセージ送信バッファを示す予約許可メッ
セージ送信バッファ番号と、前記許可メッセージの送信
に使用する予約をした前記ＤＭＡチャネルを示す予約受
信ＤＭＡチャネル番号と、前記許可メッセージの送信に
使用可能な前記ＤＭＡチャネルが予約されたか否かを示
す予約完了レジスタを有することを特徴とするバスコン
トローラ。 - 【請求項１１】前記受信チャネル制御部は、前記予約許
可メッセージ送信バッファ番号が示す前記許可メッセー
ジ送信バッファに、前記許可メッセージを送信するとき
に使用可能な前記ＤＭＡチャネルを示す予約受信ＤＭＡ
チャネル番号を転送することを特徴とする請求項１０に
記載のバスコントローラ。 - 【請求項１２】前記受信チャネル制御部は、前記予約許
可メッセージ送信バッファ番号と前記予約受信ＤＭＡチ
ャネル番号を持つ受信チャネルを複数有し、 前記複数の受信チャネルの前記予約許可メッセージ送信
バッファ番号が示す前記許可メッセージ送信バッファに
前記予約受信ＤＭＡチャネル番号を転送することを特徴
とする請求項１０に記載のバスコントローラ。 - 【請求項１３】前記複数のＤＭＡチャネルのレジスタ
を、前記予約受信ＤＭＡチャネル番号で選択することを
特徴とする請求項１０または１１に記載のバスコントロ
ーラ。 - 【請求項１４】前記受信チャネル制御部は、前記予約許
可メッセージ送信バッファ番号と前記予約受信ＤＭＡチ
ャネル番号を持つ受信チャネルを複数備え、該複数の受
信チャネルの前記予約受信ＤＭＡチャネル番号で前記複
数のＤＭＡチャネルのレジスタを選択することを特徴と
する請求項１０または１２に記載のバスコントローラ。 - 【請求項１５】加算カウンタ及び減算カウンタを前記複
数のＤＭＡチャネルに共通に設け、前記複数のＤＭＡチ
ャネルのアドレスレジスタおよびデータ長レジスタの値
をそれぞれ、前記加算カウンタおよび前記減算カウンタ
に転送してＤＭＡ転送を行い、ＤＭＡ転送の終了で前記
加算カウンタ及び前記減算カウンタの値を、それぞれ、
前記複数のＤＭＡチャネルの前記アドレスレジスタ及び
前記データ長レジスタへ書き戻すことを特徴とする請求
項１または１０に記載のバスコントローラ。 - 【請求項１６】データ転送が失敗した場合、前記送信制
御部または前記受信制御部からの制御信号により、アド
レスカウンタ及びデータ長カウンタの値のＤＭＡチャネ
ルのアドレスレジスタ及びデータ長レジスタへの書き戻
しを無効にし、該ＤＭＡチャネルによるＤＭＡ転送のや
り直しを可能にすることを特徴とする請求項１５に記載
のバスコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13089197A JP3799741B2 (ja) | 1997-05-21 | 1997-05-21 | バスコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13089197A JP3799741B2 (ja) | 1997-05-21 | 1997-05-21 | バスコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10320345A true JPH10320345A (ja) | 1998-12-04 |
| JP3799741B2 JP3799741B2 (ja) | 2006-07-19 |
Family
ID=15045136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13089197A Expired - Fee Related JP3799741B2 (ja) | 1997-05-21 | 1997-05-21 | バスコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3799741B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6927776B2 (en) | 2001-05-17 | 2005-08-09 | Matsushita Electric Industrial Co., Ltd. | Data transfer device and method |
| JP2006277250A (ja) * | 2005-03-29 | 2006-10-12 | Nec Corp | 情報処理装置およびデータ通信制御方法 |
-
1997
- 1997-05-21 JP JP13089197A patent/JP3799741B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6927776B2 (en) | 2001-05-17 | 2005-08-09 | Matsushita Electric Industrial Co., Ltd. | Data transfer device and method |
| JP2006277250A (ja) * | 2005-03-29 | 2006-10-12 | Nec Corp | 情報処理装置およびデータ通信制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3799741B2 (ja) | 2006-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH114279A (ja) | 先進的システム間送信方法および機構 | |
| US5611056A (en) | Method for controlling the expansion of connections to a SCSI bus | |
| JPH07210519A (ja) | データ転送制御方法および送受信制御装置 | |
| JPH069361B2 (ja) | メツセージ伝送方法 | |
| EP1033658B1 (en) | Communication apparatus with means for allocating alternate designation information to each function unit, and communication system with two such communication apparatus | |
| US9619005B2 (en) | Apparatus and method for saving power of USB device | |
| RU175049U1 (ru) | УСТРОЙСТВО КОММУНИКАЦИОННЫХ ИНТЕРФЕЙСОВ SpaceWire | |
| JP3799741B2 (ja) | バスコントローラ | |
| JP3512146B2 (ja) | デバイスドライバ装置 | |
| JPH10207829A (ja) | バスコントローラ | |
| JP6631370B2 (ja) | マイクロコンピュータ及び電子制御装置 | |
| JPH09269936A (ja) | リモートリード処理方法およびその装置 | |
| JPH11252150A (ja) | ネットワーク接続装置、及びネットワーク接続制御方法 | |
| JP2000244585A (ja) | バスインタフェース回路 | |
| JPH04156655A (ja) | マルチプロセッサシステム | |
| JPWO2004107188A1 (ja) | データ処理装置及びデータ通信方法 | |
| JP2948380B2 (ja) | データ通信装置 | |
| JP2001256171A (ja) | データ転送方法及びモジュール | |
| JPH11327938A (ja) | フロー制御方法 | |
| JPS62232057A (ja) | 擬似ｄｍａ方式 | |
| JPH1115803A (ja) | 並列計算機におけるデータ送受信方法 | |
| JPH08241262A (ja) | 外部記憶拡張方式 | |
| JPH0290201A (ja) | プログラマブル・コントローラ | |
| JPH10271127A (ja) | データ授受方式 | |
| JPS6382536A (ja) | チヤネル装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050314 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050729 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050803 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060417 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |