JPWO2004107188A1 - データ処理装置及びデータ通信方法 - Google Patents
データ処理装置及びデータ通信方法 Download PDFInfo
- Publication number
- JPWO2004107188A1 JPWO2004107188A1 JP2005500209A JP2005500209A JPWO2004107188A1 JP WO2004107188 A1 JPWO2004107188 A1 JP WO2004107188A1 JP 2005500209 A JP2005500209 A JP 2005500209A JP 2005500209 A JP2005500209 A JP 2005500209A JP WO2004107188 A1 JPWO2004107188 A1 JP WO2004107188A1
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- data
- reception
- buffer
- memory access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Abstract
Description
図7は従来のデータ処理装置1のブロック回路図であり、図8はそのタイミングチャートである。データ処理装置1は、CPU2、メモリ3、送信DMAコントローラ4、受信DMAコントローラ5、2進同期シリアル入出力装置(SIO)6を含み、それらはシステムバス7を介して相互に接続されている。データ処理装置1におけるデータ転送や制御信号の授受はバス7を介して行われる。
データ処理装置1には、クロック信号出力端子SCK、送信端子DOUT、及び受信端子DINが設けられている。データ処理装置1において、SIO6がクロック信号出力端子SCK、送信端子DOUT、及び受信端子DINを介して外部装置(図示略)に接続され、その外部装置とのシリアルデータの授受は、各端子SCK,DOUT,DINを介して行われる。なお、外部装置の回路構成はデータ処理装置1のものと同様である。
SIO6は、送信バッファ8、受信バッファ9、送信シフト回路10、受信シフト回路11を含み、2進同期通信方式によりデータの入出力を行う。SIO6は、送信バッファ8が空である場合、送信DMAコントローラ4に第1起動要求信号TRAを供給する。また、SIO6は、受信バッファ9に受信データRx(図8では、R1,R2,…)が格納されている場合、受信DMAコントローラ5に第2起動要求信号RECを供給する。各起動要求信号TRA,RECはバス7とは異なる専用信号線L1,L2を介してSIO6からDMAコントローラ4,5に通知される。
送信DMAコントローラ4は第1起動要求信号TRAに応答し、バス7の占有を要求する占有要求信号DHLDをCPU2に対して発行する。CPU2はバス7を開放した後、バス7の占有を許可する占有許可信号DACKを送信DMAコントローラ4に返す。占有要求信号DHLD及び占有許可信号DACKはバス7とは異なる専用信号線L3,L4を介して送られる。
送信DMAコントローラ4は、占有許可信号DACKが通知されたとき、メモリ3から送信データTx(図8では、T1,T2,…)を読み出し、送信データTxをバス7を介してSIO6の送信バッファ8に転送する。その転送後に、送信バッファ8の送信データTxが送信シフト回路10に送られ、クロック信号出力端子SCKから供給されるクロック信号CLKに同期して送信端子DOUTから送信データTxが送信される。
SIO6では、送信データTxの送信と同時に受信データRxの受信が行われる。受信データRxは受信端子DINから入力され、受信シフト回路11を介して受信バッファ9に格納される。SIO6におけるデータの送受信が終了したときには受信バッファ9に受信データRxが格納されているため、SIO6は、受信DMAコントローラ5に対して第2起動要求信号RECを供給する。受信DMAコントローラ5は第2起動要求信号RECに応答し、占有要求信号DHLDをCPU2に対して発行する。CPU2はバス7を開放した後に占有許可信号DACKを受信DMAコントローラ5に返す。受信DMAコントローラ5は、占有許可信号DACKが通知されたとき、受信バッファ9の受信データを読み出しメモリ3に転送する。
以上のように、DMA転送による送受信の動作を繰り返し行うことで、SIO6にて高速のデータ通信が実現される。因みに、DMAコントローラを内蔵した半導体装置において、ダイレクトメモリアクセス処理によりデータ転送を高速に行う技術が下記特許文献1に開示されている。
ところで、SIO6の受信バッファ9に格納された受信データRxを転送する前に送信を行ってしまうと、該受信バッファ9においてオーバーランが発生してしまう。そこで、オーバーランを回避する目的で、データ処理装置1では、受信側のDMA転送を送信側のDMA転送よりも優先して行う必要がある。
しかし、データ処理装置1が適用されるシステムによっては、受信側のDMA転送よりもCPU2の処理を優先させる必要がある。このシステムにおいて、CPU2が優先度の高い処理を実行しているときには、たとえ受信DMAコントローラ5からバス7の占有を要求する占有要求信号DHLDが発行されたとしても、CPU2はバス占有を許可せず、占有許可信号DACKを出力しない。そのため、受信側のDMA転送は停止される。この停止中にSIO6において送信バッファ8に格納された送信データが送信されてしまうと、それと同時に受信がなされるため、受信バッファ9においてオーバーランが発生してしまう。
図9はオーバーランが発生する場合のタイミングチャートである。図9に示すように、受信データR2が受信シフト回路11から受信バッファ9に格納された後、SIO6から第2起動要求信号RECが出力されている。受信DMAコントローラ5は第2起動要求信号RECに応答し、CPU2に対して占有要求信号DHLDを発行する。このとき、CPU2が優先度の高い処理を実行していると、その処理の実行期間は受信DMAコントローラ5によるバス占有を許可しない。CPU2はその処理の完了後に占有許可信号DACKを出力する。つまり、このCPU2の処理の実行期間は、占有許可信号DACKが出力されず、受信DMAコントローラ5による受信データの転送動作が停止される期間(受信DMA停止期間)Xとなる。
受信DMA停止期間Xにおいて、送信バッファ8に送信データT3が格納されている場合、その送信データT3が送信シフト回路10に送られ、クロック信号CLKに同期して送信される。この場合、受信バッファ9には受信データR2が格納されているにもかかわらず次の受信データR3を受信してしまい、オーバーランが発生する。つまり、受信DMAコントローラ5により読み出される前の受信データR2が次の受信データR3により破壊されてしまう。
データ処理装置1には、1つのSIO6が搭載されているが、複数個のSIO6を搭載したデータ処理装置も実用化されている。そのようなデータ処理装置においては、CPU2の優先度の高い処理に加えて、別のSIOでのデータ転送よりDMA転送を停止させる場合があるため、オーバーランの発生がますます問題となる。つまり、SIO6のDMA転送以外の別処理により、DMA転送のためにバス7が開放されなかった場合には、図9に示すようなオーバーランの発生が問題となる。
因みに、CPU2の優先度の高い処理を、DMA転送の優先度よりも下げることで、オーバーランの発生を回避することが可能である。しかし、CPU2の処理の優先度を下げると、CPU2の処理が的確に実施できなくなり、処理効率が悪化してしまう。また、複数のSIO6が搭載される場合、各SIO6のDMA転送に優先度をつけたとしても、いずれかのDMA転送においてオーバーランが発生してしまう。
本発明の一態様では、バスと、バスに接続された中央処理装置と、バスに接続されたメモリと、バスに接続され、2進同期通信方式でデータの送受信を同時に行うシリアル入出力装置と、バスに接続され、シリアル入出力装置からの第1起動要求信号に応答して、ダイレクトメモリアクセス処理によりメモリからシリアル入出力装置に送信データを転送する送信ダイレクトメモリアクセス制御装置と、バスに接続され、シリアル入出力装置からの第2起動要求信号に応答して、ダイレクトメモリアクセス処理によりシリアル入出力装置からメモリに受信データを転送する受信ダイレクトメモリアクセス制御装置とを備えるデータ処理装置が提供される。シリアル入出力装置は、送信データを格納する送信バッファと、受信データを格納する受信バッファと、送信バッファ及び受信バッファに接続された制御手段とを含む。制御手段は送信バッファに送信データが格納されており且つ受信バッファにデータ格納可能領域があるときに、送信バッファに格納されている送信データの送信を開始させる。
本発明の別の態様では、バスと、バスに接続された中央処理装置と、バスに接続されたメモリと、バスに接続され、2進同期通信方式でデータの送受信を同時に行うシリアル入出力装置と、バスに接続され、シリアル入出力装置からの第1起動要求信号に応答して、ダイレクトメモリアクセス処理によりメモリからシリアル入出力装置に送信データを転送する送信ダイレクトメモリアクセス制御装置と、バスに接続され、シリアル入出力装置からの第2起動要求信号に応答して、ダイレクトメモリアクセス処理によりシリアル入出力装置からメモリに受信データを転送する受信ダイレクトメモリアクセス制御装置とを備えるデータ処理装置を用いた通信方法が提供される。シリアル入出力装置は、送信データを格納する送信バッファと、受信データを格納する受信バッファとを含むものである。通信方法は、送信バッファに送信データが格納されており且つ受信バッファにデータ格納可能領域があることを含む開始条件が満たされているかどうかを確認する工程と、開始条件が満たされているときに、送信データの送信を開始する工程とを備える。
図2は図1のデータ処理装置のSIOのブロック回路図である。
図3はSIOの送信動作のフローチャートである。
図4はDMAデータ送信処理のフローチャートである。
図5はSIOの受信動作のフローチャートである。
図6はデータ処理装置のタイミングチャートである。
図7は従来のデータ処理装置のブロック回路図である。
図8は図7のデータ処理装置の正常通信時のタイミングチャートである。
図9はオーバーラン発生時のタイミングチャートである。
図1はデータ処理装置21のブロック回路図である。データ処理装置21は中央処理装置(CPU)2、メモリ3、送信DMAコントローラ4、受信DMAコントローラ5、2進同期シリアル入出力装置(SIO)22を含み、それらは共通のシステムバス7を介して相互に接続されている。図1のデータ処理装置21のCPU2、メモリ3、送信DMAコントローラ4、及び受信DMAコントローラ5は図7のデータ処理装置1のものと実質的に同じであるが、SIO22が異なっている。
図2はSIO22のブロック回路図である。SIO22は送信バッファ24、受信バッファ25、送信シフト回路26、受信シフト回路27、送信制御回路28、受信制御回路29、クロック信号発生回路30、レジスタ31を含む。SIO22の動作モードとしては、CPU2の割り込み処理によりデータの送受信を行うCPUモードと、CPU2を介さずにDMAコントローラ4,5のダイレクトメモリアクセス処理によりデータの送受信を行うDMAモードとがある。SIO22の動作モードに関する情報はレジスタ31に登録される。動作モードに関する情報は、データ処理装置1の起動時にCPU2が実行する初期化処理によりバス7を介してレジスタ31に登録される。
送信制御回路28は、SIO22における送信動作を制御する回路であって、送信バッファ24、受信バッファ25、送信シフト回路26、クロック信号発生回路30、及びレジスタ31に接続されている。受信制御回路29は、SIO22における受信動作を制御する回路であって、受信バッファ25、受信シフト回路27、及びレジスタ31に接続されている。
SIO22がDMAモードで動作する場合、送信制御回路28は、送信バッファ24を参照して、送信バッファ24が空であり、送信バッファ24にデータ格納可能領域があると判定したときに、送信DMAコントローラ4に第1起動要求信号TRAを供給する。送信DMAコントローラ4は第1起動要求信号TRAに応答して起動し、送信データをメモリ3から読み出す。その送信データはバス7を介して送信バッファ24に転送され、送信バッファ24から送信シフト回路26に送られる。送信制御回路28はクロック信号発生回路30を活性化させてクロック信号CLKを生成させる。送信シフト回路26の送信データTxはクロック信号CLKに同期して、送信端子DOUTから送信される。
SIO22では、データの送信と同時に受信が行われるため、受信端子DINから入力される受信データRxが受信シフト回路27を介して受信バッファ25に格納される。このとき、受信制御回路29は、受信DMAコントローラ5に第2起動要求信号RECを供給する。受信DMAコントローラ5は第2起動要求信号RECに応答して起動し、受信データを受信バッファ25から読み出す。その受信データはバス7を介してメモリ3に転送される。
一実施形態において、送信制御回路28は、受信バッファ25を参照し、受信バッファ25が空である、すなわち、受信バッファ25にデータ格納可能領域があることを条件にデータの送信を行うことで、受信バッファ25におけるオーバーランが防止される。
次に、データ処理装置21による送信動作を説明する。図3は、SIO22の送信制御回路28により実行される送信処理のフローチャートである。
データ処理装置21の初期化処理として、CPU2は、先ず送信DMAコントローラ4の転送元であるメモリ3と転送先であるSIO22と転送データのデータ数等の情報を送信DMAコントローラ4のレジスタ(図示略)に登録するとともに、SIO22のレジスタ31にSIO22の動作モードを登録する。その後、CPU2がSIO22を起動することで、図3の処理が開始される。
図3のステップS100において、送信制御回路28はレジスタ31を参照し動作モードを調べる。ステップS110において、送信制御回路28は調べた動作モードがDMAモードか否かを判定する。動作モードがCPUモードである場合(ステップS110においてNO)、送信制御回路28は、ステップS120において、送信バッファ24が空であるか否かを判定する。送信バッファ24が空である場合(ステップS120においてYES)、送信バッファ24に送信データが格納されるまで待機する。このとき、CPU2の割り込み処理によって、送信データが送信バッファ24に転送されると、送信制御回路28は、ステップS130において、データ送信を行う。つまり、送信制御回路28は、送信バッファ24の送信データを送信シフト回路26に送るとともに、クロック信号発生回路30にクロック信号CLKを出力させる。これにより、送信データが送信シフト回路26から送信端子DOUTを介して外部装置に送信される。そのデータ送信後に、送信制御回路28はステップS120,S130の処理を繰り返す。
一方、動作モードがDMAモードである場合(ステップS110においてYES)、送信制御回路28は、ステップS140において、ダイレクトメモリアクセス(DMA)方式に従ってデータ送信処理を実施する。図4には、そのデータ送信処理が示されている。SIO22の起動直後においては送信バッファ24が空であるため、図4のステップS142において、送信制御回路28は送信DMAコントローラ4を起動するための第1起動要求信号TRAを出力する。送信DMAコントローラ4は第1起動要求信号TRAにより起動され、送信データをメモリ3から読み出し、その送信データを送信バッファ24に転送する。
ステップS144において、送信制御回路28は、受信バッファ25を参照し、受信バッファ25が空であるか否かを調べる。受信バッファ25が空となる(データ格納可能領域が確保される)まで、処理はステップS144で待機される。受信バッファ25が空である場合(ステップS144においてYES)、ステップS146において、送信制御回路28は送信データの送信を開始する。つまり、送信制御回路28は、送信バッファ24の送信データを送信シフト回路26に送るとともに、クロック信号発生回路30からクロック信号CLKを出力させる。これにより、送信シフト回路26の送信データが送信端子DOUTを介して外部装置に送信される。
ステップS148において、送信制御回路28は、送信バッファ24が空となったか否かを調べる。送信バッファ24が空でない場合(ステップS148においてNO)、処理はステップS146に戻り、送信制御回路28はデータ送信を再度実行する。送信バッファ24が空となると(ステップS148においてYES)、送信制御回路28はステップS142〜S148の処理を繰り返し実行する。
次に、一実施形態における受信動作を説明する。図5は、SIO22の受信制御回路29により実行される受信処理のフローチャートである。なお、CPU2の初期化処理により、受信DMAコントローラ5には、転送元である受信バッファ25と転送先であるメモリ3と転送データのデータ数等の情報がレジスタ(図示略)に登録される。その登録後にCPU2がSIO22を起動することで図5の処理が開始される。
図5に示すように、受信制御回路29はステップS200にてレジスタ31を参照し動作モードを調べ、ステップS210において、動作モードがDMAモードか否かを判定する。動作モードがCPUモードである場合(ステップS210においてNO)、ステップS220において、受信制御回路29は、受信バッファ25が空であるか否かを調べる。受信バッファ25に受信データが格納されるまで、処理はステップS220で待機される。
上述したデータ送信と同時に受信が行われることで、受信端子DINから入力された受信データが受信シフト回路27を介して受信バッファ25に格納される。このとき、受信制御回路29は、ステップS230において、受信データの転送処理を行う。この転送処理ではCPU2への割り込み信号が発生される。CPU2はその割り込み信号に応答し、バス7を介して受信バッファ25の受信データを読み出してメモリ3に格納する。受信制御回路29は、ステップS230の処理後にステップS220に戻り、ステップS220,S230の処理を繰り返し実行する。
一方、ステップS210において、動作モードがDMAモードであると判定した場合(ステップS210においてYES)、受信制御回路29は、ステップS240において、ダイレクトメモリアクセス処理によりデータ受信処理を実施する。即ち、受信制御回路29は、ステップS240において、受信バッファ25が空であるか否かを判定し、受信バッファ25に受信データが格納されるまで待機する。
そして、上述したデータ送信と同時にデータの受信が行われる。受信データが受信バッファ25に格納されると、受信制御回路29は、ステップS250において、受信DMAコントローラ5を起動するための第2起動要求信号RECを出力する。第2起動要求信号RECにより受信DMAコントローラ5が起動され、受信データが受信バッファ25から読み出されてメモリ3に転送される。その後、受信制御回路29は、ステップS240に戻り、ステップS240,S250の処理を繰り返し実行する。
一実施形態のデータ処理装置21では、送信DMAコントローラ4により送信データが送信バッファ24に転送されたとき、SIO22において直ぐに送信を開始するのではなく、受信バッファ25に受信データが無いことを確認した後に送信が開始される。このように、送信バッファ24に送信データが格納されており且つ受信バッファ25にデータ格納可能領域があることを条件に、データ送信を開始することにより、従来技術のように受信バッファ25でオーバーランが発生することが防止される。
図6にはその動作例を示している。図6の動作例でも、図9の動作例と同様に、受信データR2が受信シフト回路27から受信バッファ25に格納されたとき、SIO22から第2起動要求信号RECが出力される。受信DMAコントローラ5は第2起動要求信号RECに応答し、CPU2に対して占有要求信号DHLDを発行する。このとき、CPU2は優先度の高い処理を実行しており、その処理の実行期間では受信DMAコントローラ5によるバス占有を許可することなく、処理完了後に占有許可信号DACKを出力する。つまり、このCPU2の処理の実行期間は、占有許可信号DACKが出力されないため、受信DMAコントローラ5による受信データの転送動作が停止される期間(受信DMA停止期間)Xとなる。
一実施形態では、受信DMA停止期間Xにおいて、受信バッファ25に受信データR2が格納されているため、送信バッファ24における送信データT3の送信が停止される。つまり、受信DMA停止期間Xでは、送信データT3が送信シフト回路26に送られることはなく、クロック信号発生回路30のクロック信号CLKも出力されない。これにより、受信バッファ25でのオーバーランの発生が防止される。
そして、CPU2での優先度の高い処理が終了し、該CPU2から占有許可信号DACKが出力されることにより、受信DMAコントローラ5が起動されて受信バッファ25の受信データR2がメモリ3に転送される。その結果、受信バッファ25が空となるので、送信バッファ24における送信データT3の送信が開始される。
一方、CPU2がバス7の開放を妨げなかった場合には、一実施形態のデータ処理装置21は、従来技術のデータ処理装置1と同様に図8に示すタイミングチャートのように動作する。つまり、従来技術と同様のDMA転送によりデータ転送が高速に行われる。
一実施形態のデータ処理装置21によれば、以下の利点が得られる。
(1)SIO22の動作モードがDMAモードに設定されて、SIO22の送受信データをダイレクトメモリアクセス処理により転送する場合、送信バッファ24に送信データが格納されており且つ受信バッファ25が空である(データ格納可能領域がある)ことを条件にデータ送信が開始される。この条件によれば、受信バッファ25の受信データが受信DMAコントローラ5により読み出されるまでSIO22の送受信動作が一時停止されるため、受信バッファ25でのオーバーランの発生が防止される。
(2)SIO22の動作モードがCPUモードに設定されて、CPU2の割り込み処理によりSIO22の送受信データを転送する場合には、送信バッファ24に送信データが格納されているときにデータ送信が開始される。つまり、送信バッファに送信データが格納され、且つ受信バッファにデータ格納可能領域があることを含むDMAモードの開始条件は無効とされる。データ処理装置21においてオーバーランが発生するのは、ダイレクトメモリアクセス処理によりSIO22の送受信データを転送する場合である。従って、CPU2の割り込み処理によりデータ転送をする場合、上記開始条件を無効とすることにより、そのデータ転送を的確に行うことが可能となる。
(3)SIO22にはレジスタ31が設けられ、データ処理装置21の初期化処理においてCPU2によりレジスタ31に動作モードが登録される。この初期化処理により、データ処理装置21が適用されるシステムに応じてSIO22の動作モードを変更することができ、実用上好ましいものとなる。
一実施形態は以下のように変更してもよい。
複数のSIO22がデータ処理装置21に搭載されてもよい。
SIO22に設けられる送信バッファ24と受信バッファ25はそれぞれ1つに限定されず、複数の送信バッファ24と複数の受信バッファ25をSIO22に設けてもよい。この場合、送信制御回路28は、複数の送信バッファ24のいずれかが空となるときにデータ格納可能領域があると判断して第1起動要求信号TRAを出力する。受信制御回路29は、複数の受信バッファ25のいずれかに受信データが格納されたときに第2起動要求信号RECを出力する。送信制御回路28は複数の受信バッファ25のいずれかが空であるときにデータ格納可能領域があると判断して、送信バッファ24のデータ送信を開始する。これにより、受信バッファ25でのオーバーランの発生が防止される。
送信動作を制御する送信制御回路28と受信動作を制御する受信制御回路29の代わりに、送受信動作を制御する1つの制御回路を設けてもよい。
送信制御回路28は、受信バッファ25を参照し、受信バッファ25に受信データが格納されている場合には、データ送信を停止するものであるがこれに限定されるものではない。例えば、データ処理装置21において、受信DMAコントローラ5によるデータ転送よりもCPU2の処理が優先される場合(図6における受信DMA停止期間X)では、受信DMAコントローラ5への第2起動要求信号RECが出力されている。そして、その第2起動要求信号RECが出力されているときには受信バッファ25に受信データが存在する。従って、送信制御回路28により、第2起動要求信号RECに基づいてデータ格納可能領域がないと判断してデータ送信を停止する。このように構成しても、受信バッファ25でのオーバーランの発生を防止できる。
Claims (10)
- データ処理装置であって、
バスと、
前記バスに接続された中央処理装置と、
前記バスに接続されたメモリと、
前記バスに接続され、2進同期通信方式でデータの送受信を同時に行うシリアル入出力装置であって、第1起動要求信号及び第2起動要求信号を生成する前記シリアル入出力装置と、
前記バスに接続され、前記シリアル入出力装置からの前記第1起動要求信号に応答して、ダイレクトメモリアクセス処理により前記メモリから前記シリアル入出力装置に送信データを転送する送信ダイレクトメモリアクセス制御装置と、
前記バスに接続され、前記シリアル入出力装置からの前記第2起動要求信号に応答して、ダイレクトメモリアクセス処理により前記シリアル入出力装置から前記メモリに受信データを転送する受信ダイレクトメモリアクセス制御装置とを備え、
前記シリアル入出力装置は、
前記送信データを格納する送信バッファと、
前記受信データを格納する受信バッファと、
前記送信バッファ及び前記受信バッファに接続された制御手段とを含み、当該制御手段が、前記送信バッファに送信データが格納されており且つ前記受信バッファにデータ格納可能領域があるときに、前記送信バッファに格納されている送信データの送信を開始させることを特徴とするデータ処理装置。 - 前記シリアル入出力装置は更に、前記受信バッファにデータが格納されたときに前記受信ダイレクトメモリアクセス制御装置に前記第2起動要求信号を供給する受信制御回路を含み、前記制御手段は、前記送信バッファにデータ格納可能領域があるときに前記送信ダイレクトメモリアクセス制御装置に前記第1起動要求信号を供給する送信制御回路を含み、当該送信制御回路は、前記受信バッファを参照して当該受信バッファにデータ格納可能領域があるかどうかを調べる請求項1に記載のデータ処理装置。
- 前記シリアル入出力装置は、当該シリアル入出力装置の動作モードが登録される記憶手段を備え、前記受信制御回路及び前記送信制御回路の各々は、前記記憶手段の動作モードを参照することにより、前記送信及び受信ダイレクトメモリアクセス制御装置がデータの送受信を行なうのか、前記中央処理装置がデータの送受信を行なうのかを判断することを特徴とする請求項2に記載のデータ処理装置。
- データ処理装置を用いた通信方法であって、前記データ処理装置は、バスと、前記バスに接続された中央処理装置と、前記バスに接続されたメモリと、前記バスに接続され、2進同期通信方式でデータの送受信を同時に行うシリアル入出力装置と、前記バスに接続され、前記シリアル入出力装置からの第1起動要求信号に応答して、ダイレクトメモリアクセス処理により前記メモリから前記シリアル入出力装置に送信データを転送する送信ダイレクトメモリアクセス制御装置と、前記バスに接続され、前記シリアル入出力装置からの第2起動要求信号に応答して、ダイレクトメモリアクセス処理により前記シリアル入出力装置から前記メモリに受信データを転送する受信ダイレクトメモリアクセス制御装置とを備え、前記シリアル入出力装置は、前記送信データを格納する送信バッファと、前記受信データを格納する受信バッファとを含むものであり、前記通信方法は、
前記送信バッファに送信データが格納されており且つ前記受信バッファにデータ格納可能領域があることを含む開始条件が満たされているかどうかを確認する工程と、
前記開始条件が満たされているときに、前記送信データの送信を開始する工程とを備えることを特徴とする通信方法。 - 前記送信バッファに送信データが格納されており且つ前記受信バッファにデータ格納可能領域がない場合、前記受信バッファに格納された受信データが前記受信ダイレクトメモリアクセス制御装置のダイレクトメモリアクセス処理により前記メモリに転送されて当該受信バッファにデータ格納可能領域が確保されるまで、前記送信データの送信を待機する工程を備えることを特徴とする請求項4に記載の通信方法。
- 前記シリアル入出力装置の動作モードが登録される記憶手段を参照する工程と、
前記動作モードが前記送信及び受信ダイレクトメモリアクセス制御装置のダイレクトメモリアクセス処理により送受信データを転送するDMAモードであるか、前記中央処理装置の処理により送受信データを転送するCPUモードであるかを判定する工程とを更に備え、前記開始条件は更に、前記動作モードが前記DMAモードであることを含むことを特徴とする請求項4に記載の通信方法。 - 前記動作モードが前記DMAモードである場合に前記開始条件を有効とする一方、前記動作モードが前記CPUモードである場合には前記開始条件を無効とする工程を更に備えることを特徴とする請求項6に記載の通信方法。
- 前記シリアル入出力装置の記憶手段に動作モードを登録する工程を更に備えることを特徴とする請求項6に記載の通信方法。
- データ処理装置に設けられる2進同期シリアル入出力装置であって、前記データ処理装置は、ダイレクトメモリアクセス処理によりメモリに格納された送信データを読み出す送信ダイレクトメモリアクセス制御装置と、当該データ処理装置の外部の回路から供給された受信データをダイレクトメモリアクセス処理により前記メモリに格納させる受信ダイレクトメモリアクセス制御装置と、前記2進同期シリアル入出力装置、前記メモリ、前記送信ダイレクトメモリアクセス制御装置、及び前記受信ダイレクトメモリアクセス制御装置を相互接続するバスとを含むことと、前記2進同期シリアル入出力装置は、
前記バスに接続され、前記送信データを一旦格納するための送信バッファと、
前記バスに接続され、前記受信データを一旦格納するための受信バッファと、
前記送信バッファ、前記受信バッファ、及び前記レジスタと接続され、前記送信バッファに前記送信データが格納されていること及び前記受信バッファにデータ格納可能領域があることを含む開始条件が満たされたときに、前記送信ダイレクトメモリアクセス制御装置を起動させるための第1起動要求信号を当該送信ダイレクトメモリアクセス制御装置に供給する送信制御回路と、
前記送信バッファ、前記受信バッファ、及び前記レジスタと接続され、前記受信バッファにデータが格納されたときに、前記受信ダイレクトメモリアクセス制御装置を起動させるための第2起動要求信号を当該受信ダイレクトメモリアクセス制御装置に供給する受信制御回路とを備えることを特徴とするシリアル入出力装置。 - 前記シリアル入出力装置は更に、前記バスに接続された中央処理装置によって当該シリアル入出力装置の動作モードが登録されるレジスタを備え、前記動作モードは前記送信及び受信ダイレクトメモリアクセス制御装置のダイレクトメモリアクセス処理により前記送信用データ及び前記受信データを転送するDMAモード、及び、前記中央処理装置の処理により前記送信用データ及び前記受信データを転送するCPUモードのいずれかであり、前記送信制御回路は、前記動作モードが前記DMAモードであるか、前記CPUモードであるかを前記レジスタを参照して判定することと、前記開始条件は更に、前記動作モードが前記DMAモードであることを含むことを特徴とする請求項9に記載のシリアル入出力装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2003/006744 WO2004107188A1 (ja) | 2003-05-29 | 2003-05-29 | データ処理装置及びデータ通信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004107188A1 true JPWO2004107188A1 (ja) | 2006-07-20 |
JP4102405B2 JP4102405B2 (ja) | 2008-06-18 |
Family
ID=33485780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005500209A Expired - Lifetime JP4102405B2 (ja) | 2003-05-29 | 2003-05-29 | データ処理装置、データ通信方法及びシリアル入出力装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7506079B2 (ja) |
JP (1) | JP4102405B2 (ja) |
WO (1) | WO2004107188A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007265557A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | 半導体記憶装置 |
US8370671B2 (en) * | 2009-12-02 | 2013-02-05 | International Business Machines Corporation | Saving power by powering down an instruction fetch array based on capacity history of instruction buffer |
US20140082307A1 (en) * | 2012-09-17 | 2014-03-20 | Mobileye Technologies Limited | System and method to arbitrate access to memory |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5999537A (ja) * | 1982-11-30 | 1984-06-08 | Toshiba Corp | デ−タ伝送方法 |
JPS63158654A (ja) * | 1986-12-23 | 1988-07-01 | Toshiba Corp | マイクロコントロ−ラ |
JPS6478353A (en) * | 1987-06-25 | 1989-03-23 | Teac Corp | Data transfer method for microcomputer |
JPH05342173A (ja) * | 1991-12-24 | 1993-12-24 | Matsushita Electric Ind Co Ltd | データ転送装置と並列処理システム |
JPH10307747A (ja) * | 1997-05-07 | 1998-11-17 | Kofu Nippon Denki Kk | データ転送制御装置 |
JP2001043181A (ja) * | 1999-07-30 | 2001-02-16 | Fujitsu Ten Ltd | マイクロコンピュータ間の通信方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4506324A (en) * | 1982-03-08 | 1985-03-19 | The United States Of America As Represented By The Secretary Of The Navy | Simulator interface system |
US4975832A (en) * | 1987-06-25 | 1990-12-04 | Teac Corporation | Microcomputer system with dual DMA mode transmissions |
US5408613A (en) * | 1991-12-24 | 1995-04-18 | Matsushita Electric Industrial Co., Ltd. | Data transfer apparatus |
US5933413A (en) * | 1997-01-13 | 1999-08-03 | Advanced Micro Devices, Inc. | Adaptive priority determination for servicing transmit and receive in network controllers |
JP4620880B2 (ja) | 2001-01-26 | 2011-01-26 | 富士通セミコンダクター株式会社 | 半導体装置、及びデータ転送方法 |
EP1237090A1 (en) * | 2001-02-28 | 2002-09-04 | Alcatel | Serial peripheral interface master device, a serial peripheral interface slave device and a serial peripheral interface |
-
2003
- 2003-05-29 JP JP2005500209A patent/JP4102405B2/ja not_active Expired - Lifetime
- 2003-05-29 WO PCT/JP2003/006744 patent/WO2004107188A1/ja active Application Filing
-
2005
- 2005-05-05 US US11/122,124 patent/US7506079B2/en not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5999537A (ja) * | 1982-11-30 | 1984-06-08 | Toshiba Corp | デ−タ伝送方法 |
JPS63158654A (ja) * | 1986-12-23 | 1988-07-01 | Toshiba Corp | マイクロコントロ−ラ |
JPS6478353A (en) * | 1987-06-25 | 1989-03-23 | Teac Corp | Data transfer method for microcomputer |
JPH05342173A (ja) * | 1991-12-24 | 1993-12-24 | Matsushita Electric Ind Co Ltd | データ転送装置と並列処理システム |
JPH10307747A (ja) * | 1997-05-07 | 1998-11-17 | Kofu Nippon Denki Kk | データ転送制御装置 |
JP2001043181A (ja) * | 1999-07-30 | 2001-02-16 | Fujitsu Ten Ltd | マイクロコンピュータ間の通信方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2004107188A1 (ja) | 2004-12-09 |
US7506079B2 (en) | 2009-03-17 |
US20050198414A1 (en) | 2005-09-08 |
JP4102405B2 (ja) | 2008-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100644596B1 (ko) | 버스 시스템 및 그 버스 중재방법 | |
KR100480605B1 (ko) | 네트워크 제어기의 송신부 버퍼 및 수신부 버퍼를제어하는 방법 및 네트워크 제어기 | |
JP2006293927A (ja) | ダイレクトメモリアクセス制御装置及びダイレクトメモリアクセス制御装置を含むシステムlsi | |
JP4102405B2 (ja) | データ処理装置、データ通信方法及びシリアル入出力装置 | |
US7203781B2 (en) | Bus architecture with primary bus and secondary or slave bus wherein transfer via DMA is in single transfer phase engagement of primary bus | |
JP2008146541A (ja) | Dma転送システム、dmaコントローラ及びdma転送方法 | |
US6978391B2 (en) | Asynchronous bus interface circuit, method of controlling the circuit, microcomputer, and device controlling method | |
US7167939B2 (en) | Asynchronous system bus adapter for a computer system having a hierarchical bus structure | |
JP3799741B2 (ja) | バスコントローラ | |
JP2000267928A (ja) | メモリ制御装置 | |
JP7312022B2 (ja) | 通信装置、及び、通信方法 | |
JP2000155738A (ja) | データ処理装置 | |
JPH06332848A (ja) | データ転送方式 | |
JP6631370B2 (ja) | マイクロコンピュータ及び電子制御装置 | |
JP2006004038A (ja) | データ転送制御装置 | |
JP3056169B2 (ja) | データ送受信方式とその方法 | |
JP3457084B2 (ja) | パケットバス制御装置 | |
JP2001256171A (ja) | データ転送方法及びモジュール | |
JP4666369B2 (ja) | Usbデバイス | |
KR20010057244A (ko) | 직접 메모리 억세스 버스 제어 방법 | |
JPH10320352A (ja) | バスマスタ転送システム | |
JP2002341907A (ja) | 高炉設備プログラムロジックコントローラにおけるデータ送受信方法 | |
JPS62232057A (ja) | 擬似dma方式 | |
JP2005128931A (ja) | Dma転送装置 | |
JPH0575304B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070903 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071129 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080321 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4102405 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |