JP4620880B2 - 半導体装置、及びデータ転送方法 - Google Patents
半導体装置、及びデータ転送方法 Download PDFInfo
- Publication number
- JP4620880B2 JP4620880B2 JP2001018831A JP2001018831A JP4620880B2 JP 4620880 B2 JP4620880 B2 JP 4620880B2 JP 2001018831 A JP2001018831 A JP 2001018831A JP 2001018831 A JP2001018831 A JP 2001018831A JP 4620880 B2 JP4620880 B2 JP 4620880B2
- Authority
- JP
- Japan
- Prior art keywords
- dma
- transfer
- external
- priority
- dma controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bus Control (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置、及びデータ転送方法に関する。
データ転送を行う情報機器システム等の半導体装置には、中央処理装置(CPU)の負荷を軽減し、データ転送の処理効率の向上を図るため、ダイレクトメモリアクセス(DMA)制御装置が内蔵されるようになってきている。CPUは、データ転送を行っているとき、演算処理等の他の処理を行うことができない。DMA転送方式は、CPUを介さずにデータ転送を行う転送方式であり、データ転送を高速に行うことができる。近年、データ転送をより高速に処理する技術が確立されてきている。そこで、DMA制御装置を搭載した半導体装置において、外部入出力装置より高速動作するDMA制御装置が半導体装置の外部に対しDMA転送を行う際の動作効率の向上が要求されている。
【0002】
【従来の技術】
図3は、従来のDMA転送のタイミングチャートを示す。尚、同図は、半導体装置に3つのDMA制御装置を搭載した例を示し、それら各DMA制御装置のデータ転送路(チャネル)は、それぞれチャネルCh1,チャネルCh2,チャネルCh3に設定される。3つのDMA制御装置には優先度が付与され、それらに同時に転送要求が発生すると、各装置はチャネルCh1、チャネルCh2、チャネルCh3を介して、順次DMA転送を実行する。
【0003】
図中、バス動作は、半導体装置が有するシステムバス(内部バス)(図示略)の使用状態を示し、外バス動作は、半導体装置が接続された外部バス(図示略)の使用状態を示す。
【0004】
今、チャネルCh1は、DMA転送を外部に対して行うように設定され、チャネルCh2,Ch3は、DMA転送を半導体装置内部の周辺回路(ROM,RAM等)に対して行うように設定されている。
【0005】
図3に示すように、各DMA制御装置が転送要求を同時に受けると、先ず優先度の高いチャネルCh1を介してDMA転送が開始される。このチャネルCh1の動作により、内部周辺回路,内部バス,外部入出力装置の経路にてDMA転送が実行され、内部周辺回路から外部バスに接続された外部周辺回路へデータが転送される。
【0006】
しかしながら、内部バスの転送速度は、外部バスの転送速度より高速であるため、外部入出力装置による外部アクセス動作が完全に終了する前に、チャネルCh1を介して2回目のDMA転送が開始される。つまり、例えば内部バスの転送速度が外部バスのそれの2倍の転送速度であるとすれば、外部入出力装置による外部アクセス動作に要する時間は、チャネルCh1が内部バスを専有している時間のおよそ2倍となる。また、チャネルCh1の転送要求を停止する信号は、外部入出力装置による外部アクセス動作の状態を監視して入力される。このため、外部バスの状態によって外部転送の終了と同時に半導体装置の外部制御端子より停止要求信号を入力すると、当該チャネルCh1の優先度が他のチャネルCh2,Ch3より高いことにより、外部転送が再度行われる。
【0007】
そこで、上記のような不具合を解決するため、外部入出力装置より高速動作するDMA制御装置が搭載された半導体装置において、DMA転送を外部に対して行う場合には、DMA制御装置を外部入出力装置と同期させる必要がある。
【0008】
図4は、前述同様に、3つのDMA制御装置(チャネルCh1〜Ch3)を搭載した半導体装置において、同期をとった例を示す従来のDMA転送のタイミングチャートである。
【0009】
同図に示す従来例では、チャネルCh1を介して1回目のDMA転送が終了すると、このチャネルCh1を介しての2回目の転送動作は停止する。従って、チャネルCh1を介して1回目のDMA転送が開始され、これにより外部入出力装置による外部アクセス動作が開始された後、その外部アクセス動作が行われる間にチャネルCh1を介して2回目のDMA転送が開始されることはなく、該チャネルCh1は内部バスを開放する。
【0010】
このため、外部アクセス動作を監視して、その転送終了と同時に半導体装置の外部制御端子より停止要求信号を入力すると、チャネルCh1による転送動作が停止しているため、外部転送を実行するDMA制御装置(チャネルCh1)と外部入出力装置とは同期して動作する。
【0011】
【発明が解決しようとする課題】
ところが、チャネルCh1による転送動作を停止して外部入出力装置と同期させる従来方法では、チャネルCh1の優先度はチャネルCh2,Ch3のそれよりも高いため、その停止状態においてもチャネルCh1は内部バスを専有する。
【0012】
この状態では、チャネルCh1より優先度の低いチャネルCh2及びチャネルCh3のDMA制御装置は転送要求に応答することができない。この結果、全チャネルCh1〜Ch3による転送動作が停止する。
【0013】
更に、このようにチャネルCh1〜Ch3による転送動作が停止している期間は、CPUも内部バスを使用することができないため、その時間だけ処理が遅くなる。従って、特に外部アクセスによるDMA転送を多く行う半導体装置においては、上記したような同期方法を行うことに起因して全てのDMA制御装置(チャネル)の動作停止の期間を頻繁に生じさせることとなり、それにより半導体装置の性能が低下するという問題がある。
【0014】
本発明は、上述した問題点を解消するためになされたものであって、その目的は、外部転送を行うDMA制御装置の動作効率の向上を図ることのできる半導体装置、及びデータ転送方法を提供することにある。
【0015】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明によれば、複数のDMA制御装置は、優先度回路により付与される予め設定した第1の優先度に従ってデータ転送を行う。動作状態レジスタは、対応するDMA制御装置の動作状態を示す。
そして、複数のDMA制御装置は、それらの少なくともいずれか1つが外部入出力装置及び外部バスを介した外部転送を開始すると、動作状態レジスタが示す状態に基づいて優先度回路により付与される第2の優先度に従ってデータ転送を行う。
【0016】
そして、優先度回路は、外部転送を開始したDMA制御装置の優先度を他の少なくともいずれか1つのDMA制御装置の優先度よりも低く設定した第2の優先度を付与する。
【0017】
そして、動作状態レジスタは、外部転送を開始したDMA制御装置によってセットされる。また、動作状態レジスタは、DMA制御装置が開始した外部転送が終了すると、外部入出力装置によってクリアされる。
【0018】
そして、優先度回路は、DMA制御装置によってセットされる動作状態レジスタの出力信号に応答して第2の優先度を付与した後、外部入出力装置によってクリアされる動作状態レジスタの出力信号に応答して再度予め設定した第1の優先度を付与する。
【0019】
請求項2に記載の発明によれば、複数のDMA制御装置は、優先度回路に付与される予め設定した第1の優先度に従ってデータ転送を実行する。次いで、複数のDMA制御装置が接続された内部バスに接続された外部入出力装置とその外部入出力装置に接続された外部バスを介した外部転送を開始したDMA制御装置により動作状態レジスタがセットされると、優先度回路により外部転送を開始したDMA制御装置の他のDMA制御装置のうち少なくともいずれか1つのDMA制御装置の優先度よりも低く設定された第2の優先度を、外部転送を開始したDMA制御装置に付与する。そして、外部転送が終了して動作状態レジスタが外部入出力装置によりクリアされると、優先度回路より外部転送を開始したDMA制御装置に、第1の優先度を付与する。
【0020】
【発明の実施の形態】
以下、本発明を具体化した一実施形態を図1及び図2に従って説明する。
図1は、ダイレクトメモリアクセス(以下、DMAという)制御装置を搭載した半導体装置の概略ブロック図を示す。
【0021】
半導体装置1は、中央処理装置(図中、CPUで示す)2、複数のDMA制御装置3〜5、第1〜第3の周辺回路(例えば、ROM,RAM,UART等)6〜8、及び外部入出力装置としての外部バス制御装置9を備え、それらはシステムバス10を介して相互に接続されている。
【0022】
DMA制御装置3〜5は制御端子11〜13に接続され、それら制御端子11〜13によって個別に制御される。各DMA制御装置3〜5のデータ転送路(以下、チャネルという)は、それぞれチャネルCh1,チャネルCh2,チャネルCh3に設定される。
【0023】
外部バス制御装置9は外部バス端子に接続され、図示しない外部バスを介して外部周辺回路(図示略)と接続されている。即ち、外部周辺回路と第1〜第3の周辺回路6〜8のいずれか1つとの間で行われるDMA転送(以下、外部転送という)は、外部バス制御装置9を介して行われる。本実施形態では、DMA制御装置3によりチャネルCh1を介して行われるDMA転送は外部転送である。また、DMA制御装置4,5によりチャネルCh2,Ch3を介して行われるDMA転送は、半導体装置1内における第1〜第3の周辺回路6〜8の間でデータの転送を行う。
【0024】
半導体装置1には、各DMA制御装置3〜5毎にそれぞれ動作状態レジスタ14〜16が接続され、それら動作状態レジスタ14〜16は外部バス制御装置9にそれぞれ接続される。
【0025】
動作状態レジスタ14〜16は、各々対応するDMA制御装置3〜5により行われる外部転送の動作状態を示す。そして、動作状態レジスタ14〜16は、対応するDMA制御装置3〜5が外部転送を行うと、当該DMA制御装置3〜5によってセットされる。動作状態レジスタ14〜16がセットされると、このセットされている期間、当該レジスタ14〜16に対応するDMA制御装置3〜5の転送動作は一時停止する。そして、外部バス制御装置9を介して行われる外部転送が終了すると、動作状態レジスタ14〜16は外部バス制御装置9によりクリアされ、これにより転送動作を一時停止していたDMA制御装置3〜5は動作を再開する。
【0026】
各動作状態レジスタ14〜16は優先度回路17に接続され、この優先度回路17は、各DMA制御装置3〜5と接続される。そして、動作状態レジスタ14〜16は、前述したセット或いはクリアの状態を示す信号を優先度回路17に出力する。
【0027】
優先度回路17は、各DMA制御装置3〜5に対し予め第1の優先度を付与する。また、優先度回路17は、動作状態レジスタ14〜16の出力信号に基づいて、各DMA制御装置3〜5に対し第2の優先度を付与する。本実施形態では、各DMA制御装置3〜5に対して優先度回路17により予め付与される第1の優先度は、DMA制御装置3>DMA制御装置4>DMA制御装置5、に設定される。
【0028】
各DMA制御装置3〜5は、優先度回路17により付与される第1又は第2の優先度に従って、それらに設定されるチャネルCh1〜Ch3を介して順次DMA転送を実行する。従って、本実施形態において、転送要求の信号が制御端子11〜13からDMA制御装置3〜5に同時に入力されると、優先度回路17により付与された第1の優先度に従って、先ず最も優先度が高く設定されたDMA制御装置3がDMA転送を実行する。
【0029】
このとき、上述したようにDMA制御装置3は、チャネルCh1を介して外部転送を行うことにより、動作状態レジスタ14はセットされる。
動作状態レジスタ14がセットされると、優先度回路17は、これに応答してDMA制御装置3の優先度を他のDMA制御装置4,5よりも低く設定する。つまり、優先度回路17は、DMA制御装置3〜5に対して第2の優先度を付与し、その優先度は、DMA制御装置4>DMA制御装置5>DMA制御装置3、に設定される。
【0030】
そして、優先度回路17は、動作状態レジスタ14がクリアされると、これに応答して各DMA制御装置3〜5の優先度を予め付与した前記第1の優先度に戻す。
【0031】
図2は、DMA制御装置3〜5に転送要求の信号が同時に入力されたときのDMA転送のタイミングチャートを示す。同図において、バス動作は、半導体装置1が有するシステムバス(内部バス)10の使用状態を示し、外バス動作は、半導体装置1が接続された外部バスの使用状態を示す。
【0032】
全てのDMA制御装置3〜5に対して、転送要求の信号が制御端子11〜13に同時に入力されると、図2に示すように、先ず最も優先度の高いDMA制御装置3がチャネルCh1を介して転送動作を開始する。このとき、チャネルCh1による転送は外部転送であり、外部バス制御装置9を介して外部周辺回路(図示略)にアクセスされる。
【0033】
動作状態レジスタ14は、DMA制御装置3による外部転送が開始されることによりセットされ、これによりDMA制御装置3の転送動作は一時停止する。
また、動作状態レジスタ14がセットされると、これに応答して優先度回路17は、DMA制御装置3の優先度を他のDMA制御装置4,5より低くする。即ち、各DMA制御装置3〜5に対して第2の優先度、DMA制御装置4>DMA制御装置5>DMA制御装置3、が付与される。これにより、DMA制御装置3の動作停止に起因してDMA制御装置4,5の動作が停止することはなく、当該DMA制御装置4,5は、制御端子12,13に入力される転送要求に応答し、チャネルCh2,Ch3を介してDMA転送を順次実行する。
【0034】
そして、チャネルCh1を介しての外部転送が外部バス制御装置9を介して終了し、動作状態レジスタ14が外部バス制御装置9によりクリアされると、当該DMA制御装置3の動作停止が解除される。
【0035】
また、動作状態レジスタ14がクリアされると、これに応答して優先度回路17は、DMA制御装置3の優先度を予め定めた第1の優先度、つまり、DMA制御装置3>DMA制御装置4>DMA制御装置5、の優先度に戻す。
【0036】
その後、チャネルCh3を介してのDMA転送処理が終了した後、制御端子11に転送要求の信号が再度入力される場合には、DMA制御装置3によるDMA転送(外部転送)が再び行われる。
【0037】
このように、外部バス制御装置9による外部アクセス動作が行われる期間において、DMA制御装置3は転送動作を一時停止するとともに、その優先度が他のDMA制御装置4,5より低く設定される。このため、外部アクセス動作を監視してその転送終了と同時に制御端子11に転送要求を停止する信号を入力することにより、その外部アクセス動作が行われる期間に他のDMA制御装置4,5の転送動作が停止することなく、外部転送を行うDMA制御装置3(チャネルCh1)と外部バス制御装置9は同期して動作する。
【0038】
以上記述したように、本実施の形態によれば、以下の効果を奏する。
(1)各DMA制御装置3〜5毎に動作状態レジスタ14〜16が接続され、各動作状態レジスタ14〜16は優先度回路17に接続される。優先度の最も高いDMA制御装置3によりチャネルCh1を介して外部転送が行われると、動作状態レジスタ14はセットされ、DMA制御装置3の転送動作は一時停止する。優先度回路17は、動作状態レジスタ14がセットされると、DMA制御装置3の優先度を最も低くするため、DMA制御装置4,5は転送動作を順次実行する。このため、内部バスと外部バスとでその転送速度が異なる場合に、DMA制御装置3がチャネルCh1を介して外部転送を実行するとき、DMA制御装置3と外部バス制御装置9とを同期させて動作させても全てのDMA制御装置3〜5の転送動作が停止することはない。従って、その動作効率を向上させることができる。
【0039】
尚、本発明は上記各実施形態に限定されるものではなく、以下のように実施してもよい。
・本実施形態では、半導体装置1に、3つのDMA制御装置3〜5(チャネルCh1〜Ch3)を搭載したが、2つ又は4以上のDMA制御装置(チャネル)により構成してもよい。このように構成される場合、それらDMA制御装置の数に対応して動作状態レジスタが設けられる。
【0040】
・本実施形態では、優先度回路17により予め定めた第1の優先度を、DMA制御装置3,DMA制御装置4,DMA制御装置5の順に設定したが、この優先度に限られることはない。
【0041】
・本実施形態では、DMA制御装置3によるチャネルCh1を介してのDMA転送を外部転送としたが、DMA制御装置4,5によるDMA転送を外部転送としてもよい。このような場合には、各々対応する動作状態レジスタ15,16の出力信号に基づいてDMA制御装置4,5の優先度が変更される。
【0042】
・本実施形態では、動作状態レジスタ14がセットされるときに各DMA制御装置3〜5に付与される第2の優先度において、DMA制御装置3の優先度は、DMA制御装置4,5の優先度より低く設定したが、必ずしもこれらDMA制御装置4,5より低く設定される必要はない。
【0043】
上記実施形態をまとめると、以下のようになる。
(付記1) 複数のDMA制御装置を搭載した半導体装置において、
前記複数のDMA制御装置の転送動作の状態をそれぞれ示す複数の動作状態レジスタと、
前記複数のDMA制御装置に対して予め設定した第1の優先度を付与し、前記複数のDMA制御装置の少なくともいずれか1つが外部転送を開始したとき、前記複数の動作状態レジスタが示す状態に基づいて当該外部転送を開始したDMA制御装置に第2の優先度を付与する優先度回路と
を備えたことを特徴とする半導体装置。
(付記2) 前記優先度回路は、前記外部転送を開始したDMA制御装置の優先度を他の少なくともいずれか1つのDMA制御装置の優先度よりも低く設定した前記第2の優先度を付与することを特徴とする付記1に記載の半導体装置。
(付記3) 前記複数のDMA制御装置が接続された内部バスと、外部バスとに接続された外部入出力装置を備え、
前記動作状態レジスタは、前記外部転送を開始したDMA制御装置によってセットされ、当該DMA制御装置が前記外部転送を終了したとき、前記外部入出力装置によってクリアされることを特徴とする付記1又は2に記載の半導体装置。
(付記4) 前記優先度回路は、前記DMA制御装置によってセットされる動作状態レジスタの出力信号に応答して前記第2の優先度を付与し、前記外部入出力装置によってクリアされる動作状態レジスタの出力信号に応答して予め設定した前記第1の優先度を付与することを特徴とする付記3に記載の半導体装置。
(付記5) 前記外部転送を開始したDMA制御装置は、前記動作状態レジスタをセットして自身の転送動作を一時停止し、前記動作状態レジスタがクリアされると一時停止を解除する機能を備えていることを特徴とする付記3又は4に記載の半導体装置。
(付記6) 複数のDMA制御装置を搭載した半導体装置におけるデータ転送方法であって、
前記優先度回路により付与される予め設定した第1の優先度に従って前記複数のDMA制御装置によるデータ転送を順次実行し、当該データ転送を行うDMA制御装置が前記外部転送を開始して前記動作状態レジスタがセットされた後に、前記優先度回路により付与される第2の優先度に従って他のDMA制御装置によるデータ転送を順次実行し、前記外部転送を終了して前記動作状態レジスタがクリアされた後に、前記第1の優先度に従って前記複数のDMA制御装置によるデータ転送を順次実行することを特徴とするデータ転送方法。
(付記7) 半導体装置に備えた複数のDMA制御装置の優先度制御方法であって、
前記複数のDMA制御装置に対して予め設定した第1の優先度を付与し、前記複数のDMA制御装置の少なくともいずれか1つが外部転送を開始したとき、当該DMA制御装置に第2の優先度を付与することを特徴とするDMA制御装置の優先度制御方法。
(付記8) 前記外部転送を開始したDMA制御装置が転送動作を終了したとき、当該DMA制御装置に前記第1の優先度を付与することを特徴とする付記7に記載のDMA制御装置の優先度制御方法。
(付記9) 前記外部転送を開始したDMA制御装置に付与する前記第2の優先度は、他の少なくともいずれか1つのDMA制御装置の優先度よりも低く設定されることを特徴とする付記7又は8に記載のDMA制御装置の優先度制御方法。
【0044】
【発明の効果】
以上記述したように、この発明は、外部転送を行うDMA制御装置の動作効率の向上を図ることのできる半導体装置、及びデータ転送方法を提供することができる。
【図面の簡単な説明】
【図1】 一実施形態を示す半導体装置の概略平面図である。
【図2】 一実施形態のDMA転送を示すタイミングチャートである。
【図3】 従来のDMA転送を示すタイミングチャートである。
【図4】 従来のDMA転送を示すタイミングチャートである。
【符号の説明】
1 半導体装置
3〜5 ダイレクトメモリアクセス(DMA)制御装置
9 外部入出力装置(外部バス制御装置)
14〜16 動作状態レジスタ
17 優先度回路
Claims (2)
- 複数のDMA制御装置を搭載した半導体装置において、
前記複数のDMA制御装置の転送動作の状態をそれぞれ示す複数の動作状態レジスタと、
前記複数のDMA制御装置が接続された内部バスと外部バスとに接続された外部入出力装置と、
前記複数のDMA制御装置に対して予め設定した第1の優先度を付与し、前記複数のDMA制御装置の少なくともいずれか1つが前記外部入出力装置及び前記外部バスを介した外部転送を開始したとき、前記複数の動作状態レジスタが示す状態に基づいて当該外部転送を開始したDMA制御装置に第2の優先度を付与する優先度回路とを備え、
前記動作状態レジスタは、前記外部転送を開始したDMA制御装置によってセットされ、当該DMA制御装置が開始した前記外部転送を終了したときに、前記外部入出力装置によってクリアされ、
前記優先度回路は、前記外部転送を開始したDMA制御装置に、他の少なくともいずれか1つのDMA制御装置の優先度よりも低く設定した前記第2の優先度を、前記外部転送を開始したDMA制御装置によってセットされた動作状態レジスタの出力信号に応答して付与し、前記外部入出力装置によってクリアされる動作状態レジスタの出力信号に応答して前記第1の優先度を付与する、
ことを特徴とする半導体装置。 - 複数のDMA制御装置を搭載した半導体装置におけるデータ転送方法であって、
優先度回路により付与される予め設定した第1の優先度に従って前記複数のDMA制御装置によるデータ転送を実行し、
前記データ転送を行うDMA制御装置が、前記複数のDMA制御装置が接続された内部バスに接続された外部入出力装置とその外部入出力装置に接続された外部バスを介した外部転送を開始して前記外部転送を開始したDMA制御装置により動作状態レジスタがセットされた後に、前記優先度回路により前記外部転送を開始したDMA制御装置の他のDMA制御装置のうち少なくともいずれか1つのDMA制御装置の優先度よりも低く設定された第2の優先度を、前記外部転送を開始したDMA制御装置に付与し、
前記外部転送を終了して前記外部入出力装置により前記動作状態レジスタがクリアされた後に、前記外部転送を開始したDMA制御装置に前記第1の優先度を付与する
ことを特徴とするデータ転送方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001018831A JP4620880B2 (ja) | 2001-01-26 | 2001-01-26 | 半導体装置、及びデータ転送方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001018831A JP4620880B2 (ja) | 2001-01-26 | 2001-01-26 | 半導体装置、及びデータ転送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002222161A JP2002222161A (ja) | 2002-08-09 |
JP4620880B2 true JP4620880B2 (ja) | 2011-01-26 |
Family
ID=18884798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001018831A Expired - Fee Related JP4620880B2 (ja) | 2001-01-26 | 2001-01-26 | 半導体装置、及びデータ転送方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4620880B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4102405B2 (ja) | 2003-05-29 | 2008-06-18 | 富士通株式会社 | データ処理装置、データ通信方法及びシリアル入出力装置 |
JP2007334641A (ja) * | 2006-06-15 | 2007-12-27 | Sony Corp | 情報処理装置および方法、並びにプログラム |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02280261A (ja) * | 1989-04-21 | 1990-11-16 | Yokogawa Electric Corp | Dma制御装置 |
JPH0535733A (ja) * | 1991-07-25 | 1993-02-12 | Canon Inc | 電子機器 |
JPH07123128A (ja) * | 1993-10-28 | 1995-05-12 | Hitachi Ltd | 通信制御装置および通信制御用回路装置 |
JPH0954746A (ja) * | 1995-08-11 | 1997-02-25 | Toshiba Corp | コンピュータシステム |
JPH0973430A (ja) * | 1995-09-05 | 1997-03-18 | Hitachi Ltd | バス調停システムおよびバスアービタならびにバス制御方法 |
JPH09330289A (ja) * | 1996-06-10 | 1997-12-22 | Fujitsu Ltd | 競合制御回路 |
-
2001
- 2001-01-26 JP JP2001018831A patent/JP4620880B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02280261A (ja) * | 1989-04-21 | 1990-11-16 | Yokogawa Electric Corp | Dma制御装置 |
JPH0535733A (ja) * | 1991-07-25 | 1993-02-12 | Canon Inc | 電子機器 |
JPH07123128A (ja) * | 1993-10-28 | 1995-05-12 | Hitachi Ltd | 通信制御装置および通信制御用回路装置 |
JPH0954746A (ja) * | 1995-08-11 | 1997-02-25 | Toshiba Corp | コンピュータシステム |
JPH0973430A (ja) * | 1995-09-05 | 1997-03-18 | Hitachi Ltd | バス調停システムおよびバスアービタならびにバス制御方法 |
JPH09330289A (ja) * | 1996-06-10 | 1997-12-22 | Fujitsu Ltd | 競合制御回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2002222161A (ja) | 2002-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4620880B2 (ja) | 半導体装置、及びデータ転送方法 | |
JPS62117001A (ja) | プログラマブルシ−ケンスコントロ−ラの入出力処理方法 | |
JPH10320349A (ja) | プロセッサ及び当該プロセッサを用いるデータ転送システム | |
JP2001014266A (ja) | Dma転送回路およびdma転送方法 | |
JPH08194602A (ja) | バッファ長可変式アクセス制御装置 | |
JP2004213666A (ja) | Dmaモジュールとその操作方法 | |
JPH07219887A (ja) | Dma転送制御装置 | |
JPH01318140A (ja) | マルチプロセッサシステム | |
JPH0660017A (ja) | 競合回路 | |
JP3558057B2 (ja) | 音声符号化装置及びその方法 | |
JPH0426744B2 (ja) | ||
JPH05158864A (ja) | Dma制御装置 | |
JP2001034588A (ja) | データ処理装置 | |
JPH08249266A (ja) | データ転送回路 | |
JPH0333966A (ja) | メモリ制御回路 | |
JPS62221062A (ja) | シングルチツプマイクロコンピユ−タ | |
JPH02275559A (ja) | ダイレクトメモリアクセス転送制御方式 | |
JP2002340978A (ja) | 出力制御回路および出力制御方法 | |
JPH0298765A (ja) | Dmaデータ転送方式 | |
JPS62266639A (ja) | 入出力用デバイスのインタフエ−ス装置 | |
JP2001069536A (ja) | 信号処理装置および信号処理方法 | |
JP2002232457A (ja) | 情報処理システム | |
JPH0240754A (ja) | Dmaユニット | |
JPH04169953A (ja) | コンピュータシステム | |
JPH0754497B2 (ja) | 共有入出力装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071221 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101029 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |