JP2002222161A - 半導体装置、及びデータ転送方法 - Google Patents

Abstract

(57)【要約】 【課題】外部転送を行うＤＭＡ制御装置の動作効率の向
上を図ることのできる半導体装置、及びデータ転送方法
を提供する。 【解決手段】データ転送路がそれぞれチャネルＣｈ１，
Ｃｈ２，Ｃｈ３に設定された３つのＤＭＡ制御装置には
動作状態レジスタがそれぞれ接続され、各動作状態レジ
スタは優先度回路に接続される。優先度の最も高いＤＭ
Ａ制御装置（チャネルＣｈ１）により外部転送が行われ
ると、対応する動作状態レジスタはセットされ、そのＤ
ＭＡ制御装置（チャネルＣｈ１）の転送動作は一時停止
する。優先度回路は、動作状態レジスタがセットされる
と、転送動作を一時停止したＤＭＡ制御装置（チャネル
Ｃｈ１）の優先度を最も低くするため、他のＤＭＡ制御
装置（チャネルＣｈ２，Ｃｈ３）は転送動作を順次実行
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置、及び
データ転送方法に関する。データ転送を行う情報機器シ
ステム等の半導体装置には、中央処理装置（ＣＰＵ）の
負荷を軽減し、データ転送の処理効率の向上を図るた
め、ダイレクトメモリアクセス（ＤＭＡ）制御装置が内
蔵されるようになってきている。ＣＰＵは、データ転送
を行っているとき、演算処理等の他の処理を行うことが
できない。ＤＭＡ転送方式は、ＣＰＵを介さずにデータ
転送を行う転送方式であり、データ転送を高速に行うこ
とができる。近年、データ転送をより高速に処理する技
術が確立されてきている。そこで、ＤＭＡ制御装置を搭
載した半導体装置において、外部入出力装置より高速動
作するＤＭＡ制御装置が半導体装置の外部に対しＤＭＡ
転送を行う際の動作効率の向上が要求されている。

【０００２】

【従来の技術】図３は、従来のＤＭＡ転送のタイミング
チャートを示す。尚、同図は、半導体装置に３つのＤＭ
Ａ制御装置を搭載した例を示し、それら各ＤＭＡ制御装
置のデータ転送路（チャネル）は、それぞれチャネルＣ
ｈ１，チャネルＣｈ２，チャネルＣｈ３に設定される。
３つのＤＭＡ制御装置には優先度が付与され、それらに
同時に転送要求が発生すると、各装置はチャネルＣｈ
１、チャネルＣｈ２、チャネルＣｈ３を介して、順次Ｄ
ＭＡ転送を実行する。

【０００３】図中、バス動作は、半導体装置が有するシ
ステムバス（内部バス）（図示略）の使用状態を示し、
外バス動作は、半導体装置が接続された外部バス（図示
略）の使用状態を示す。

【０００４】今、チャネルＣｈ１は、ＤＭＡ転送を外部
に対して行うように設定され、チャネルＣｈ２，Ｃｈ３
は、ＤＭＡ転送を半導体装置内部の周辺回路（ＲＯＭ，
ＲＡＭ等）に対して行うように設定されている。

【０００５】図３に示すように、各ＤＭＡ制御装置が転
送要求を同時に受けると、先ず優先度の高いチャネルＣ
ｈ１を介してＤＭＡ転送が開始される。このチャネルＣ
ｈ１の動作により、内部周辺回路，内部バス，外部入出
力装置の経路にてＤＭＡ転送が実行され、内部周辺回路
から外部バスに接続された外部周辺回路へデータが転送
される。

【０００６】しかしながら、内部バスの転送速度は、外
部バスの転送速度より高速であるため、外部入出力装置
による外部アクセス動作が完全に終了する前に、チャネ
ルＣｈ１を介して２回目のＤＭＡ転送が開始される。つ
まり、例えば内部バスの転送速度が外部バスのそれの２
倍の転送速度であるとすれば、外部入出力装置による外
部アクセス動作に要する時間は、チャネルＣｈ１が内部
バスを専有している時間のおよそ２倍となる。また、チ
ャネルＣｈ１の転送要求を停止する信号は、外部入出力
装置による外部アクセス動作の状態を監視して入力され
る。このため、外部バスの状態によって外部転送の終了
と同時に半導体装置の外部制御端子より停止要求信号を
入力すると、当該チャネルＣｈ１の優先度が他のチャネ
ルＣｈ２，Ｃｈ３より高いことにより、外部転送が再度
行われる。

【０００７】そこで、上記のような不具合を解決するた
め、外部入出力装置より高速動作するＤＭＡ制御装置が
搭載された半導体装置において、ＤＭＡ転送を外部に対
して行う場合には、ＤＭＡ制御装置を外部入出力装置と
同期させる必要がある。

【０００８】図４は、前述同様に、３つのＤＭＡ制御装
置（チャネルＣｈ１〜Ｃｈ３）を搭載した半導体装置に
おいて、同期をとった例を示す従来のＤＭＡ転送のタイ
ミングチャートである。

【０００９】同図に示す従来例では、チャネルＣｈ１を
介して１回目のＤＭＡ転送が終了すると、このチャネル
Ｃｈ１を介しての２回目の転送動作は停止する。従っ
て、チャネルＣｈ１を介して１回目のＤＭＡ転送が開始
され、これにより外部入出力装置による外部アクセス動
作が開始された後、その外部アクセス動作が行われる間
にチャネルＣｈ１を介して２回目のＤＭＡ転送が開始さ
れることはなく、該チャネルＣｈ１は内部バスを開放す
る。

【００１０】このため、外部アクセス動作を監視して、
その転送終了と同時に半導体装置の外部制御端子より停
止要求信号を入力すると、チャネルＣｈ１による転送動
作が停止しているため、外部転送を実行するＤＭＡ制御
装置（チャネルＣｈ１）と外部入出力装置とは同期して
動作する。

【００１１】

【発明が解決しようとする課題】ところが、チャネルＣ
ｈ１による転送動作を停止して外部入出力装置と同期さ
せる従来方法では、チャネルＣｈ１の優先度はチャネル
Ｃｈ２，Ｃｈ３のそれよりも高いため、その停止状態に
おいてもチャネルＣｈ１は内部バスを専有する。

【００１２】この状態では、チャネルＣｈ１より優先度
の低いチャネルＣｈ２及びチャネルＣｈ３のＤＭＡ制御
装置は転送要求に応答することができない。この結果、
全チャネルＣｈ１〜Ｃｈ３による転送動作が停止する。

【００１３】更に、このようにチャネルＣｈ１〜Ｃｈ３
による転送動作が停止している期間は、ＣＰＵも内部バ
スを使用することができないため、その時間だけ処理が
遅くなる。従って、特に外部アクセスによるＤＭＡ転送
を多く行う半導体装置においては、上記したような同期
方法を行うことに起因して全てのＤＭＡ制御装置（チャ
ネル）の動作停止の期間を頻繁に生じさせることとな
り、それにより半導体装置の性能が低下するという問題
がある。

【００１４】本発明は、上述した問題点を解消するため
になされたものであって、その目的は、外部転送を行う
ＤＭＡ制御装置の動作効率の向上を図ることのできる半
導体装置、及びデータ転送方法を提供することにある。

【００１５】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明によれば、複数のＤＭＡ制御
装置は、優先度回路により付与される予め設定した第１
の優先度に従ってデータ転送を行う。動作状態レジスタ
は、対応するＤＭＡ制御装置の動作状態を示す。そし
て、複数のＤＭＡ制御装置は、それらの少なくともいず
れか１つが外部転送を開始すると、動作状態レジスタが
示す状態に基づいて優先度回路により付与される第２の
優先度に従ってデータ転送を行う。

【００１６】請求項２に記載の発明によれば、請求項１
に記載の発明の作用に加えて、優先度回路は、外部転送
を開始したＤＭＡ制御装置の優先度を他の少なくともい
ずれか１つのＤＭＡ制御装置の優先度よりも低く設定し
た第２の優先度を付与する。

【００１７】請求項３に記載の発明によれば、請求項１
又は２に記載の発明の作用に加えて、動作状態レジスタ
は、外部転送を開始したＤＭＡ制御装置によってセット
される。また、動作状態レジスタは、外部転送を開始し
たＤＭＡ制御装置が転送動作を終了すると、外部入出力
装置によってクリアされる。

【００１８】請求項４に記載の発明によれば、請求項３
に記載の発明の作用に加えて、優先度回路は、ＤＭＡ制
御装置によってセットされる動作状態レジスタの出力信
号に応答して第２の優先度を付与した後、外部入出力装
置によってクリアされる動作状態レジスタの出力信号に
応答して再度予め設定した第１の優先度を付与する。

【００１９】請求項５に記載の発明によれば、複数のＤ
ＭＡ制御装置は、優先度回路に付与される予め設定した
第１の優先度に従ってデータ転送を順次実行する。次い
で、外部転送を開始したＤＭＡ制御装置により動作状態
レジスタがセットされると、他のＤＭＡ制御装置は、優
先度回路に付与される第２の優先度に従ってデータ転送
を順次実行する。そして、外部転送が終了して動作状態
レジスタがクリアされると、複数のＤＭＡ制御装置は、
予め設定された第１の優先度に従ってデータ転送を順次
実行する。

【００２０】

【発明の実施の形態】以下、本発明を具体化した一実施
形態を図１及び図２に従って説明する。図１は、ダイレ
クトメモリアクセス（以下、ＤＭＡという）制御装置を
搭載した半導体装置の概略ブロック図を示す。

【００２１】半導体装置１は、中央処理装置（図中、Ｃ
ＰＵで示す）２、複数のＤＭＡ制御装置３〜５、第１〜
第３の周辺回路（例えば、ＲＯＭ，ＲＡＭ，ＵＡＲＴ
等）６〜８、及び外部入出力装置としての外部バス制御
装置９を備え、それらはシステムバス１０を介して相互
に接続されている。

【００２２】ＤＭＡ制御装置３〜５は制御端子１１〜１
３に接続され、それら制御端子１１〜１３によって個別
に制御される。各ＤＭＡ制御装置３〜５のデータ転送路
（以下、チャネルという）は、それぞれチャネルＣｈ
１，チャネルＣｈ２，チャネルＣｈ３に設定される。

【００２３】外部バス制御装置９は外部バス端子に接続
され、図示しない外部バスを介して外部周辺回路（図示
略）と接続されている。即ち、外部周辺回路と第１〜第
３の周辺回路６〜８のいずれか１つとの間で行われるＤ
ＭＡ転送（以下、外部転送という）は、外部バス制御装
置９を介して行われる。本実施形態では、ＤＭＡ制御装
置３によりチャネルＣｈ１を介して行われるＤＭＡ転送
は外部転送である。また、ＤＭＡ制御装置４，５により
チャネルＣｈ２，Ｃｈ３を介して行われるＤＭＡ転送
は、半導体装置１内における第１〜第３の周辺回路６〜
８の間でデータの転送を行う。

【００２４】半導体装置１には、各ＤＭＡ制御装置３〜
５毎にそれぞれ動作状態レジスタ１４〜１６が接続さ
れ、それら動作状態レジスタ１４〜１６は外部バス制御
装置９にそれぞれ接続される。

【００２５】動作状態レジスタ１４〜１６は、各々対応
するＤＭＡ制御装置３〜５により行われる外部転送の動
作状態を示す。そして、動作状態レジスタ１４〜１６
は、対応するＤＭＡ制御装置３〜５が外部転送を行う
と、当該ＤＭＡ制御装置３〜５によってセットされる。
動作状態レジスタ１４〜１６がセットされると、このセ
ットされている期間、当該レジスタ１４〜１６に対応す
るＤＭＡ制御装置３〜５の転送動作は一時停止する。そ
して、外部バス制御装置９を介して行われる外部転送が
終了すると、動作状態レジスタ１４〜１６は外部バス制
御装置９によりクリアされ、これにより転送動作を一時
停止していたＤＭＡ制御装置３〜５は動作を再開する。

【００２６】各動作状態レジスタ１４〜１６は優先度回
路１７に接続され、この優先度回路１７は、各ＤＭＡ制
御装置３〜５と接続される。そして、動作状態レジスタ
１４〜１６は、前述したセット或いはクリアの状態を示
す信号を優先度回路１７に出力する。

【００２７】優先度回路１７は、各ＤＭＡ制御装置３〜
５に対し予め第１の優先度を付与する。また、優先度回
路１７は、動作状態レジスタ１４〜１６の出力信号に基
づいて、各ＤＭＡ制御装置３〜５に対し第２の優先度を
付与する。本実施形態では、各ＤＭＡ制御装置３〜５に
対して優先度回路１７により予め付与される第１の優先
度は、ＤＭＡ制御装置３＞ＤＭＡ制御装置４＞ＤＭＡ制
御装置５、に設定される。

【００２８】各ＤＭＡ制御装置３〜５は、優先度回路１
７により付与される第１又は第２の優先度に従って、そ
れらに設定されるチャネルＣｈ１〜Ｃｈ３を介して順次
ＤＭＡ転送を実行する。従って、本実施形態において、
転送要求の信号が制御端子１１〜１３からＤＭＡ制御装
置３〜５に同時に入力されると、優先度回路１７により
付与された第１の優先度に従って、先ず最も優先度が高
く設定されたＤＭＡ制御装置３がＤＭＡ転送を実行す
る。

【００２９】このとき、上述したようにＤＭＡ制御装置
３は、チャネルＣｈ１を介して外部転送を行うことによ
り、動作状態レジスタ１４はセットされる。動作状態レ
ジスタ１４がセットされると、優先度回路１７は、これ
に応答してＤＭＡ制御装置３の優先度を他のＤＭＡ制御
装置４，５よりも低く設定する。つまり、優先度回路１
７は、ＤＭＡ制御装置３〜５に対して第２の優先度を付
与し、その優先度は、ＤＭＡ制御装置４＞ＤＭＡ制御装
置５＞ＤＭＡ制御装置３、に設定される。

【００３０】そして、優先度回路１７は、動作状態レジ
スタ１４がクリアされると、これに応答して各ＤＭＡ制
御装置３〜５の優先度を予め付与した前記第１の優先度
に戻す。

【００３１】図２は、ＤＭＡ制御装置３〜５に転送要求
の信号が同時に入力されたときのＤＭＡ転送のタイミン
グチャートを示す。同図において、バス動作は、半導体
装置１が有するシステムバス（内部バス）１０の使用状
態を示し、外バス動作は、半導体装置１が接続された外
部バスの使用状態を示す。

【００３２】全てのＤＭＡ制御装置３〜５に対して、転
送要求の信号が制御端子１１〜１３に同時に入力される
と、図２に示すように、先ず最も優先度の高いＤＭＡ制
御装置３がチャネルＣｈ１を介して転送動作を開始す
る。このとき、チャネルＣｈ１による転送は外部転送で
あり、外部バス制御装置９を介して外部周辺回路（図示
略）にアクセスされる。

【００３３】動作状態レジスタ１４は、ＤＭＡ制御装置
３による外部転送が開始されることによりセットされ、
これによりＤＭＡ制御装置３の転送動作は一時停止す
る。また、動作状態レジスタ１４がセットされると、こ
れに応答して優先度回路１７は、ＤＭＡ制御装置３の優
先度を他のＤＭＡ制御装置４，５より低くする。即ち、
各ＤＭＡ制御装置３〜５に対して第２の優先度、ＤＭＡ
制御装置４＞ＤＭＡ制御装置５＞ＤＭＡ制御装置３、が
付与される。これにより、ＤＭＡ制御装置３の動作停止
に起因してＤＭＡ制御装置４，５の動作が停止すること
はなく、当該ＤＭＡ制御装置４，５は、制御端子１２，
１３に入力される転送要求に応答し、チャネルＣｈ２，
Ｃｈ３を介してＤＭＡ転送を順次実行する。

【００３４】そして、チャネルＣｈ１を介しての外部転
送が外部バス制御装置９を介して終了し、動作状態レジ
スタ１４が外部バス制御装置９によりクリアされると、
当該ＤＭＡ制御装置３の動作停止が解除される。

【００３５】また、動作状態レジスタ１４がクリアされ
ると、これに応答して優先度回路１７は、ＤＭＡ制御装
置３の優先度を予め定めた第１の優先度、つまり、ＤＭ
Ａ制御装置３＞ＤＭＡ制御装置４＞ＤＭＡ制御装置５、
の優先度に戻す。

【００３６】その後、チャネルＣｈ３を介してのＤＭＡ
転送処理が終了した後、制御端子１１に転送要求の信号
が再度入力される場合には、ＤＭＡ制御装置３によるＤ
ＭＡ転送（外部転送）が再び行われる。

【００３７】このように、外部バス制御装置９による外
部アクセス動作が行われる期間において、ＤＭＡ制御装
置３は転送動作を一時停止するとともに、その優先度が
他のＤＭＡ制御装置４，５より低く設定される。このた
め、外部アクセス動作を監視してその転送終了と同時に
制御端子１１に転送要求を停止する信号を入力すること
により、その外部アクセス動作が行われる期間に他のＤ
ＭＡ制御装置４，５の転送動作が停止することなく、外
部転送を行うＤＭＡ制御装置３（チャネルＣｈ１）と外
部バス制御装置９は同期して動作する。

【００３８】以上記述したように、本実施の形態によれ
ば、以下の効果を奏する。 （１）各ＤＭＡ制御装置３〜５毎に動作状態レジスタ１
４〜１６が接続され、各動作状態レジスタ１４〜１６は
優先度回路１７に接続される。優先度の最も高いＤＭＡ
制御装置３によりチャネルＣｈ１を介して外部転送が行
われると、動作状態レジスタ１４はセットされ、ＤＭＡ
制御装置３の転送動作は一時停止する。優先度回路１７
は、動作状態レジスタ１４がセットされると、ＤＭＡ制
御装置３の優先度を最も低くするため、ＤＭＡ制御装置
４，５は転送動作を順次実行する。このため、内部バス
と外部バスとでその転送速度が異なる場合に、ＤＭＡ制
御装置３がチャネルＣｈ１を介して外部転送を実行する
とき、ＤＭＡ制御装置３と外部バス制御装置９とを同期
させて動作させても全てのＤＭＡ制御装置３〜５の転送
動作が停止することはない。従って、その動作効率を向
上させることができる。

【００３９】尚、本発明は上記各実施形態に限定される
ものではなく、以下のように実施してもよい。 ・本実施形態では、半導体装置１に、３つのＤＭＡ制御
装置３〜５（チャネルＣｈ１〜Ｃｈ３）を搭載したが、
２つ又は４以上のＤＭＡ制御装置（チャネル）により構
成してもよい。このように構成される場合、それらＤＭ
Ａ制御装置の数に対応して動作状態レジスタが設けられ
る。

【００４０】・本実施形態では、優先度回路１７により
予め定めた第１の優先度を、ＤＭＡ制御装置３，ＤＭＡ
制御装置４，ＤＭＡ制御装置５の順に設定したが、この
優先度に限られることはない。

【００４１】・本実施形態では、ＤＭＡ制御装置３によ
るチャネルＣｈ１を介してのＤＭＡ転送を外部転送とし
たが、ＤＭＡ制御装置４，５によるＤＭＡ転送を外部転
送としてもよい。このような場合には、各々対応する動
作状態レジスタ１５，１６の出力信号に基づいてＤＭＡ
制御装置４，５の優先度が変更される。

【００４２】・本実施形態では、動作状態レジスタ１４
がセットされるときに各ＤＭＡ制御装置３〜５に付与さ
れる第２の優先度において、ＤＭＡ制御装置３の優先度
は、ＤＭＡ制御装置４，５の優先度より低く設定した
が、必ずしもこれらＤＭＡ制御装置４，５より低く設定
される必要はない。

【００４３】上記実施形態をまとめると、以下のように
なる。 （付記１） 複数のＤＭＡ制御装置を搭載した半導体装
置において、前記複数のＤＭＡ制御装置の転送動作の状
態をそれぞれ示す複数の動作状態レジスタと、前記複数
のＤＭＡ制御装置に対して予め設定した第１の優先度を
付与し、前記複数のＤＭＡ制御装置の少なくともいずれ
か１つが外部転送を開始したとき、前記複数の動作状態
レジスタが示す状態に基づいて当該外部転送を開始した
ＤＭＡ制御装置に第２の優先度を付与する優先度回路と
を備えたことを特徴とする半導体装置。 （付記２） 前記優先度回路は、前記外部転送を開始し
たＤＭＡ制御装置の優先度を他の少なくともいずれか１
つのＤＭＡ制御装置の優先度よりも低く設定した前記第
２の優先度を付与することを特徴とする付記１に記載の
半導体装置。 （付記３） 前記複数のＤＭＡ制御装置が接続された内
部バスと、外部バスとに接続された外部入出力装置を備
え、前記動作状態レジスタは、前記外部転送を開始した
ＤＭＡ制御装置によってセットされ、当該ＤＭＡ制御装
置が前記外部転送を終了したとき、前記外部入出力装置
によってクリアされることを特徴とする付記１又は２に
記載の半導体装置。 （付記４） 前記優先度回路は、前記ＤＭＡ制御装置に
よってセットされる動作状態レジスタの出力信号に応答
して前記第２の優先度を付与し、前記外部入出力装置に
よってクリアされる動作状態レジスタの出力信号に応答
して予め設定した前記第１の優先度を付与することを特
徴とする付記３に記載の半導体装置。 （付記５） 前記外部転送を開始したＤＭＡ制御装置
は、前記動作状態レジスタをセットして自身の転送動作
を一時停止し、前記動作状態レジスタがクリアされると
一時停止を解除する機能を備えていることを特徴とする
付記３又は４に記載の半導体装置。 （付記６） 複数のＤＭＡ制御装置を搭載した半導体装
置におけるデータ転送方法であって、前記優先度回路に
より付与される予め設定した第１の優先度に従って前記
複数のＤＭＡ制御装置によるデータ転送を順次実行し、
当該データ転送を行うＤＭＡ制御装置が前記外部転送を
開始して前記動作状態レジスタがセットされた後に、前
記優先度回路により付与される第２の優先度に従って他
のＤＭＡ制御装置によるデータ転送を順次実行し、前記
外部転送を終了して前記動作状態レジスタがクリアされ
た後に、前記第１の優先度に従って前記複数のＤＭＡ制
御装置によるデータ転送を順次実行することを特徴とす
るデータ転送方法。 （付記７） 半導体装置に備えた複数のＤＭＡ制御装置
の優先度制御方法であって、前記複数のＤＭＡ制御装置
に対して予め設定した第１の優先度を付与し、前記複数
のＤＭＡ制御装置の少なくともいずれか１つが外部転送
を開始したとき、当該ＤＭＡ制御装置に第２の優先度を
付与することを特徴とするＤＭＡ制御装置の優先度制御
方法。 （付記８） 前記外部転送を開始したＤＭＡ制御装置が
転送動作を終了したとき、当該ＤＭＡ制御装置に前記第
１の優先度を付与することを特徴とする付記７に記載の
ＤＭＡ制御装置の優先度制御方法。 （付記９） 前記外部転送を開始したＤＭＡ制御装置に
付与する前記第２の優先度は、他の少なくともいずれか
１つのＤＭＡ制御装置の優先度よりも低く設定されるこ
とを特徴とする付記７又は８に記載のＤＭＡ制御装置の
優先度制御方法。

【００４４】

【発明の効果】以上記述したように、この発明は、外部
転送を行うＤＭＡ制御装置の動作効率の向上を図ること
のできる半導体装置、及びデータ転送方法を提供するこ
とができる。

【図面の簡単な説明】

【図１】 一実施形態を示す半導体装置の概略平面図で
ある。

【図２】 一実施形態のＤＭＡ転送を示すタイミングチ
ャートである。

【図３】 従来のＤＭＡ転送を示すタイミングチャート
である。

【図４】 従来のＤＭＡ転送を示すタイミングチャート
である。

【符号の説明】

１ 半導体装置 ３〜５ ダイレクトメモリアクセス（ＤＭＡ）制御装置 ９ 外部入出力装置（外部バス制御装置） １４〜１６ 動作状態レジスタ １７ 優先度回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】 複数のＤＭＡ制御装置を搭載した半導体
   装置において、 前記複数のＤＭＡ制御装置の転送動作の状態をそれぞれ
   示す複数の動作状態レジスタと、 前記複数のＤＭＡ制御装置に対して予め設定した第１の
   優先度を付与し、前記複数のＤＭＡ制御装置の少なくと
   もいずれか１つが外部転送を開始したとき、前記複数の
   動作状態レジスタが示す状態に基づいて当該外部転送を
   開始したＤＭＡ制御装置に第２の優先度を付与する優先
   度回路とを備えたことを特徴とする半導体装置。
2. 【請求項２】 前記優先度回路は、前記外部転送を開始
   したＤＭＡ制御装置の優先度を他の少なくともいずれか
   １つのＤＭＡ制御装置の優先度よりも低く設定した前記
   第２の優先度を付与することを特徴とする請求項１に記
   載の半導体装置。
3. 【請求項３】 前記複数のＤＭＡ制御装置が接続された
   内部バスと、外部バスとに接続された外部入出力装置を
   備え、 前記動作状態レジスタは、前記外部転送を開始したＤＭ
   Ａ制御装置によってセットされ、当該ＤＭＡ制御装置が
   前記外部転送を終了したとき、前記外部入出力装置によ
   ってクリアされることを特徴とする請求項１又は２に記
   載の半導体装置。
4. 【請求項４】 前記優先度回路は、前記ＤＭＡ制御装置
   によってセットされる動作状態レジスタの出力信号に応
   答して前記第２の優先度を付与し、前記外部入出力装置
   によってクリアされる動作状態レジスタの出力信号に応
   答して予め設定した前記第１の優先度を付与することを
   特徴とする請求項３に記載の半導体装置。
5. 【請求項５】 複数のＤＭＡ制御装置を搭載した半導体
   装置におけるデータ転送方法であって、 前記優先度回路により付与される予め設定した第１の優
   先度に従って前記複数のＤＭＡ制御装置によるデータ転
   送を順次実行し、当該データ転送を行うＤＭＡ制御装置
   が前記外部転送を開始して前記動作状態レジスタがセッ
   トされた後に、前記優先度回路により付与される第２の
   優先度に従って他のＤＭＡ制御装置によるデータ転送を
   順次実行し、前記外部転送を終了して前記動作状態レジ
   スタがクリアされた後に、前記第１の優先度に従って前
   記複数のＤＭＡ制御装置によるデータ転送を順次実行す
   ることを特徴とするデータ転送方法。