JPH0524542B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、システム構成制御方式に関し、特に
バス結合された複数の装置からなるシステムにお
いて、各装置の機能分担を動的に入れ替えること
が可能な動的システム再構成制御方式に関する。

〔従来の技術〕

従来、共通バスに結合された複数の装置からな
るシステムにおいて、運用中の装置を待機中の別
の装置に切り替える場合、通常は、切り替え信号
に等によりハードウエア的に２つの装置を切り替
えていた。また、ソフトウエア的に切り替える方
法として、メモリ上のテーブルを参照するという
形態をとるものがあるが、これらはいずれも主従
関係、例えばCPUと端末の関係にある場合であ
つた。すなわち、運用中の装置の装置番号と待機
中の装置の装置番号いをテーブルに登録してお
き、運用中の装置から待機中の装置に切り替える
場合には、テーブル上に登録されている装置番号
を交換することにより、待機中の装置から運用中
の装置に転用されている。

従来、このようなシステム再構成の方法として
は、例えば、特開昭59−14066号公報「電子計算
機組織の切替制御装置」、特開昭58−176760号公
報「端末接続制御方式」、あるいは特開昭57−
113171号公報「システム構成制御方式」等があ
る。

〔発明が解決しようとする問題点〕

従来のシステムでは、ハードウエア的な切り替
えのため、待機中の予備となる装置が置き替わり
得る運用中の装置は、固定であつて、かつ１個な
いしそれに類する限られた場合のみであつた。例
えば、Ａ、Ｂ、Ｃという種類の運用中の装置に対
しては、予備装置としてやはりＡ、Ｂ、Ｃという
種類の装置をそれぞれ待機させる必要がある。

そのため、同時に複数の運用中の装置が障害と
なる確率は低いにもかかわらず、共通のバスに接
続される装置の数が多くなると、それ相当の数だ
け予備の装置を設けなけばならないという問題が
あつた。

本発明の目的は、このような従来の問題を改善
し、機能的に同等の装置であれば、極めて簡単な
処理でどの装置にも切り替えることができ、共通
バスに接続される予備装置の数を必要最小限にす
ることができるシステム構成制御方式を提供する
ことにある。

〔問題点を解決するための手段〕

上記目的を達成するため、本発明のシステム構
成制御方式は、共通バス１に接続された複数の装
置１１，２１，３１，４１からなり、各装置は予
め与えられている固有の物理アドレスに従つて相
互にアクセスするシステムにおいて、装置の中と
マスタとなる装置１１から各装置２１，３１，４
１，１１に対して１命令を送出し、物理／論理ア
ドレス識別ビツト５１を物理アドレスとして、物
理アドレス２１１と該当する装置の上記固有の物
理アドレス２１４と比較した結果、一致したと
き、１命令中の命令コード５３として格納された
論理アドレス２１２を該当装置に設定２１３する
ことにより、その時点以降、各装置は設定された
論理アドレス２１３に従つて相互にアクセスし、
各装置の機能分担を入れ替える際には、上記の同
じ手続きを実施することにより、マスタ装置１１
から論理アドレスを動的に再設定することを特徴
としている。

〔作用〕

本発明においては、共通バスに接続される装置
に対して、従来より与えられている物理アドレス
の他に、マスタとなる装置から論理アドレスを設
定することにより、それ以降は各装置がこの論理
アドレスにより相互アクセスを行う。そして、運
用中の装置と待機中の予備装置とが機能的に同等
であるときには、これら２装置間の論理アドレス
を入れ替えることにより、システム内の機能がそ
のまま置き替わる。例えば、運用中の任意の装置
が障害となつた場合、マスタとなる装置は、運用
中の装置と待機中の予備装置の論理アドレスを入
れ替えると、それまで待機中であつた予備装置が
システム内に組み込まれ、それまで運用中であつ
た装置がシステムから外される。

〔実施例〕

以下、本発明の実施例を、図面により詳細に説
明する。

第１図は、本発明の一実施例を示すシステムの
構成図である。第１図において、１１，２１，３
１，４１は共通バス１に接続されている装置、１
２，２２，３２，４２は上記各装置を直接制御す
る物理レアのサブプログラムであつて、これらは
各装置内の制御部、つまりROM等に格納され、
マイクロプロセツサ等により実行される。１３，
２３，３３，４３は物理レイアのサブプログラム
の上位に位置する各アプリケーシヨンプログラム
であつて、これらも各装置内の制御部、つまり
ROM等に格納され、マイクロプロセツサ等によ
り実行される。１４は物理的システム構成を意識
した物理構成管理サブプログラムであつて、マス
タとなる装置のメインメモリに格納されている。
マスタとなる装置は、装置１１，２１，３１，４
１のいずれか１つが選択指定されるか、あるいは
図示されていない上位装置がこれに指定される。
最初は、各装置１１，２１，３１，４１を直接制
御する物理レイアのサブプログラム１２，２２，
３２，４２の制御下のもとに、各装置１１〜４１
は予め与えられている物理アドレスに従つて相互
アクセスを行う。第１図においては、物理的シス
テム構成を意識した物理構成管理サブプログラム
１４は物理レイアのサブプログラム１２の上位に
位置しているので、装置１１がマスタ装置となつ
ている。しかし、他の装置２１，３１，４１をマ
スタ装置とすることも、勿論可能である。

第２図は、第１図における装置内の自己アドレ
ス認識回路の構成図である。第２図において、１
は共通バス、２は共通バス１を構成するアドレス
バス、３は同じくデータバス、２１１はアドレス
バス２を介して送られてきたアドレス（命令コー
ドを含む）をラツチするためのアドレスラツチレ
ジスタ、２１２はデータバス３を介して送られて
きたデータをラツチするためのデータラツチレジ
スタ、２１３はマスタとなる装置から設定された
論理アドレスを格納するための論理アドレスレジ
スタ、２１４は予めこの装置に与えられている物
理アドレスを格納するための物理アドレスレジス
タ、２１５は論理アドレスまたは物理アドレスの
一方を選択するセレクタ、２１６は物理アドレス
または論理アドレスを比較して、この装置宛の命
令であることを判別するためのアドレスコンペア
回路、２１７はアドレスラツチレジスタ２１１に
ラツチされている命令コードをデコードしたり、
コード化するための命令コード・デコード回路、
２１８は装置２１を制御するための制御部であ
り、これにはROM、RAM、およびマイクロプ
ロセツサが含まれる。

第３図は、第２図のアドレスバス上の命令フオ
ーマツトの構成図である。

命令フオーマツトは、第３図に示すように、物
理／論理アドレス識別ビツト５１、アドレス部５
２、および命令コード部５３より構成される。

本実施例の動作を説明する。第１図において、
装置１１，２１，３１を運用中とし、装置４１を
待機中とする。物理構成管理プログラム１４は、
装置１１〜４１のうちの任意の１つの制御部に格
納されているか、あるいはこれら装置以外の上位
装置内の制御部に格納されている。そして、第１
図では、物レイアのサブプログラム１２のみを制
御しているが、これに限らず、他の装置のサブプ
ログラム２２，３２，４２に対しても制御するこ
とができるのは勿論である。

先ず、システム初期設定の時点で、物理構成管
理プログラム１４は、物理レアサブプログラム１
２に対して、装置１１，２１，３１，４１に論理
アドレス「１」、「２」、「３」、「９」を設定するよ
うに、予め定められたインタフエースに従つて依
頼する。ここで、「１」、「２」、「３」は運用中の
論理アドレスを意味し、「９」は待機中であるこ
とを意味している。物理レイアのサブプログラム
１２は、順次、装置１１，２１，３１，４１に対
して、その論理アドレスを設定するため共通バス
１上に命令を送出する。すなわち、装置１１の制
御部２１８は、物理レイアサブプログラム１２に
より、図示されていないアドレス送出回路より共
通バス１上に、先ず装置２１、次に装置３１、次
に装置４１、次に自己の装置１１に対して、順
次、命令とデータである論理アドレスを送出す
る。この場合の命令は、物理／論理アドレス識別
ビツト５１が物理アドレスを示し、アドレス部５
２がアクセスする装置２１，３１，４１，１１の
物理アドレスを示し、命令コード部５３が「デー
タ値をその装置と論理アドレスレジスタ２１３に
ラツチせよ」という意味のコードとなつている。
また、データバス３上には、同時に設定すべき論
理アドレスを送出する。これにより、各装置１
１，２１，３１，４１では、アドレス（物理アド
レスと命令）が第２図に示すアドレスラツチレジ
スタ２１１にラツチされ、データ（論理アドレ
ス）第２図に示すデータラツチレジスタ２１２に
ラツチされる。物理／論理アドレス識別ビツト５
１が物理アドレスであるため、セレクタ２１５は
物理アドレスレジスタ２１４の内容を選択して、
アドレスコンペア回路２１６に送出する。同時
に、アドレススラツチレジスタ２１１の物理アド
レスも、アドレスコンペア回路２１６に送出され
るので、両アドレスが比較され、一致すれば、該
当する装置であることが判定される。一致した場
合には、コンペア回路２１６の制御により命令コ
ード・デコード回路２１７が起動し、デコード回
路２１７がアドレスラツチレジスタ２１１のの命
令コード部５３をデコードすることにより、デコ
ード結果を制御部２１８に送る。制御部２１８の
制御により、データラツチレジスタ２１２の内
容、つまり論理アドレスを論理アドレスレジスタ
２１３に送つてラツチする。全ての装置１１，２
１，３１，４１に対して、同じ動作により論理ア
ドレスを設定することにより、初期設定が終了す
る。

初期設定後、各装置１１，２１，３１は、各ア
プリケーシヨンプログラムの指示により動作する
物理レイアのサブプログラムの制御下のもとに、
通常の機能（例えば、装置間のデータ転送）を遂
行している。この場合、命令中の物理／論理アド
レス識別ビツト５１は論理アドレスを意味し、ア
ドレス部５２はアクセスする装置の論理アドレス
値を示し、命令コード部５３はその機能のコード
を示している。

第４図は、装置間でデータ転送する場合の動作
フローチヤートである。

例えば、装置３１から装置２１にデータを転送
する場合には、装置３１から送出されたアドレス
は、各装置１１，２１，４１内のアドレスラツチ
レジスタ２１１にラツチされる。また、同時に送
出された転送データは、各装置１１，２１，４１
内のデータラツチレジスタ２１２にラツチされる
（ステツプ101、102）。この時、第２図に示すよう
に、物理／論理アドレス識別ビツト５１が論理ア
ドレスを意味しているため、セレクタ２１５は論
理アドレスレジスタ２１３側を選択し、この装置
の論理アドレスコンペア回路２１６に送る。アド
レスラツチレジスタ２１１内のアドレス部５２も
コンペア回路２１６に送られるので、両論アドレ
スはコンペア回路２１６において比較される（ス
テツプ103）。そして、一致した装置２１におい
て、さらにデコード回路２１７がアドレスラツチ
レジスタ２１１の命令コード部５３の内容をデコ
ードし、その結果を制御部２１８に伝える（ステ
ツプ104、105）。制御部２１８は、デコード結果
に従つて、データラツチレジスタ２１２を制御す
ることにより、データラツチレジスタ２１２の内
容、つまり転送されたデータを矢印のように送出
し、装置内の処理回路（図示省略）で処理を行う
（ステツプ106、107、108）。

第５図は、装置が障害となつた場合の論理アド
レス入れ替え動作のフローチヤートである。

いま、装置２１において、障害が発生し、装置
１１上の物理構成管理プログラム１４に対し、シ
ステム構成替えの指示が伝えられたとする（ステ
ツプ201、202）。この伝達は、装置２１から装置
１１に対して図示されていない警報回路よりデー
タバス３を介して警報が送出されることにより、
装置１１の図示されていない受信回路でこの警報
を受信し、管理サブプログラム１４に割り込みを
行う。これにより、物理構成管理プログラム１４
は、物理レイアサブプログラム１２に指示を出
し、装置２１の論理アドレスを「２」から「９」
に、装置４１の論理アドレスを「９」から「２」
に、それぞれ変更する（ステツプ203）。論理アド
レスの再設定法は、前述の通りである。すなわ
ち、装置１１の図示されない送信回路よりアドレ
スバス２およびデータバス３を介して、論理アド
レス変更命令および変更された論理アドレスを送
出する（ステツプ204）。装置２１，３１，４１の
アドレスラツチレジスタ２１１とデータラツチレ
ジスタ２１２には、アドレスバス２とデータバス
３を介して送出された命令（論理アドレス変更命
令、物理アドレス）とデータ（変更後の論理アド
レス）とがラツチされる（ステツプ205）。セレク
タ２１５は、アドレスラツチレジスタ２１１の物
理／論理アドレス識別ビツト５１が物理アドレス
であるため、物理アドレスレジスタ２１４側を選
択して、その内容をコンペア回路２１６に送る。
一方、アドレスラツチレジスタ２１１のアドレス
部５２部の物理アドレスもコンペア回路２１６に
送られて、そこで両アドレスが比較される（ステ
ツプ206）。一致したとき、命令コード・デコード
回路２１７が起動され、命令コードをデコードす
ることにより、論理アドレス変更命令であること
を判別する（ステツプ207、208）。

デコード結果に従つて、制御部２１８はデータ
ラツチレジスタ２１２の内容、つまり変更後の論
理アドレスを論理アドレスレジスタ２１３にラツ
チする（ステツプ209、210）。

この論理アドレスの再設定により、装置４１は
システムに運用中として組み込まれ、装置２１は
システムから外される。

このように、障害発生等により、システム内の
予備装置に切り替える場合、物理的なシステム構
成は、マスタとなる装置１１上の物理構成管理サ
ブプログラム１４のみが意識し、他のアプリケー
シヨンプログラムおよび物理レアのサブプログラ
ムは、意識する必要がない。また、当初、予備装
置として存在した装置４１は、機能的に同等であ
りさえすれば、他の装置２１，３１と動的に切り
替えることが可能である。その結果、予備装置は
ｎ：ｍ（ｎ＞ｍ）（本実施例では、２：１）とな
り、予備装置数は運用装置数に対し僅かで済む。

〔発明の効果〕

以上説明したように、本発明によれば、共通バ
スに接続された装置の予備装置を持つ場合、機能
的に同等な装置であれば、極めて簡単な処理でど
のようにも切り替えが可能であるので資源の有効
利用が図れる。また、これらの装置を制御するプ
ログラムに対しても、物理イメージを意識させる
ことなく組み込むことができるので、構成の簡略
化が図れる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すシステム構成
図、第２図は第１図の装置内の自己アドレス認識
回路の構成図、第３図は本発明で使用される命令
のフオーマツト図、第４図は装置間のデータ転送
の動作フローチヤート、第５図は障害時の論理ア
ドレス変更動作のフローチヤートである。 １：共通バス、２：アドレスバス、３：データ
バス、１１，２１，３１：装置、１２，２２，３
２，４２：装置を制御する物理レイアのサブプロ
グラム、１３，２３，３３，４３：アプリケーシ
ヨンプログラム、１：物理構成管理サブプログラ
ム、２１１：アドレスラツチレジスタ、２１２：
データラツチレジスタ、２１３：論理アドレスレ
ジスタ、２１４：物理アドレスレジスタ、２１
５：セレクタ、２１６：アドレスコンペア回路、
２１７：命令コード・デコード回路、２１８：制
御部、５１：物理／論理アドレス識別ビツト、５
２：アドレス部、５３：命令コード部。

Claims (1)

【特許請求の範囲】
1. １ 共通バスに接続された複数の装置からなり、
   上記各装置は予め与えられている固有の物理アド
   レスに従つて相互にアクセスするシステムにおい
   て、上記装置の中のマスタとなる装置から上記各
   装置に対して１命令を送出し、物理／論理アドレ
   ス識別ビツトを物理アドレスとして、該物理アド
   レスと該当する装置の上記固有の物理アドレスと
   比較した結果、一致したとき、上記１命令中に指
   定された論理アドレスを該当装置に設定すること
   により、その時点以降、上記各装置は設定された
   上記論理アドレスに従つて相互にアクセスし、各
   装置の機能分担を入れ替える際には、上記と同じ
   手続きを実施することにより、上記マスタ装置か
   ら論理アドレスを動的に再設定することを特徴と
   するシステム構成制御方式。