JPS5930297B2 - 通信制御装置における起動処理制御方式 - Google Patents
通信制御装置における起動処理制御方式Info
- Publication number
- JPS5930297B2 JPS5930297B2 JP54112147A JP11214779A JPS5930297B2 JP S5930297 B2 JPS5930297 B2 JP S5930297B2 JP 54112147 A JP54112147 A JP 54112147A JP 11214779 A JP11214779 A JP 11214779A JP S5930297 B2 JPS5930297 B2 JP S5930297B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- control device
- section
- sub
- communication control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明は、通信制御装置における起動処理制御方式、特
に対中央処理装置インタフェース部にもうけられている
回線対応のサブ・チャネル領域を走査する走査カウンタ
の歩進を、プログラムによつて任意に停止・再開し得る
よう構成し、処理の分散化をはかり得るようにした通信
制御装置における起動処理制御方式に関するものである
。
に対中央処理装置インタフェース部にもうけられている
回線対応のサブ・チャネル領域を走査する走査カウンタ
の歩進を、プログラムによつて任意に停止・再開し得る
よう構成し、処理の分散化をはかり得るようにした通信
制御装置における起動処理制御方式に関するものである
。
複数の回線と中央処理装置との間に介在する通信制御装
置（Ｃｃｕ又はＣＣＰ）においては、インタフェース部
に存在する回線対応のサブ・チャネル領域に中央処理装
置が起動情報を書込んでおき、インタフェース部が走査
カウンタによつて上記サブ・チャネル領域を走査し、上
記起動情報を検出したときプログラム制御部に通知して
プログラムに割込みを発生せしめる。そしてプログラム
の処理によつて、所定回線と中央処理装置との間でデー
タ転送を行なうようにされる。上記の如き処理が行なわ
れる通信制御装置においては、中央処理装置からの起動
が複数のサブ・チャネルに対して一時期に集中してかけ
られると、上記インタフェース部は上記走査カウンタの
歩進に対応して連続的に起動処理のための割込みを発生
することとなる。
置（Ｃｃｕ又はＣＣＰ）においては、インタフェース部
に存在する回線対応のサブ・チャネル領域に中央処理装
置が起動情報を書込んでおき、インタフェース部が走査
カウンタによつて上記サブ・チャネル領域を走査し、上
記起動情報を検出したときプログラム制御部に通知して
プログラムに割込みを発生せしめる。そしてプログラム
の処理によつて、所定回線と中央処理装置との間でデー
タ転送を行なうようにされる。上記の如き処理が行なわ
れる通信制御装置においては、中央処理装置からの起動
が複数のサブ・チャネルに対して一時期に集中してかけ
られると、上記インタフェース部は上記走査カウンタの
歩進に対応して連続的に起動処理のための割込みを発生
することとなる。
そしてプログラム側からのデータ転送要求を受付けなく
なり、回線に対するサービスを行なうことができなくな
つて脱字を発生する危険性を含んでいる。即ちインタフ
ェース部においては、上記起動処理におけるチャネル制
脚語を格納するバッファとデータ転送における転送デー
タを格納するバッファとが共用されることが行なわれる
。このために、両者を同時に格納することができないよ
うになつていて、両者が競合する。そして、この間、プ
ログラムがデータ転送の指示を行なうための時間と上記
起動が検出されるための時間とは一般に後者が小であり
、上述の如くデータ転送要求が受付けられなくなるおそ
れがある。本発明は上記の点を簡単な構成を附加するだ
けで解決することを目的としており、プログラムの都合
によつて上記走査カウンタの歩進を任意に停止・再開し
得るようにして上記の問題点を解決することを目的とし
ている。
なり、回線に対するサービスを行なうことができなくな
つて脱字を発生する危険性を含んでいる。即ちインタフ
ェース部においては、上記起動処理におけるチャネル制
脚語を格納するバッファとデータ転送における転送デー
タを格納するバッファとが共用されることが行なわれる
。このために、両者を同時に格納することができないよ
うになつていて、両者が競合する。そして、この間、プ
ログラムがデータ転送の指示を行なうための時間と上記
起動が検出されるための時間とは一般に後者が小であり
、上述の如くデータ転送要求が受付けられなくなるおそ
れがある。本発明は上記の点を簡単な構成を附加するだ
けで解決することを目的としており、プログラムの都合
によつて上記走査カウンタの歩進を任意に停止・再開し
得るようにして上記の問題点を解決することを目的とし
ている。
そしてそのため、本発明の通信制御装置における起動処
理制御方式は、少なくとも回線対応部とプログラム制薗
部と対中央処理装置インタフエース部とをそなえ、該イ
ンタフエース部にもうけられた各回線対応のサブ・チヤ
ネル領域に中央処理装置からの起動情報を書込み、当該
インタフエース部が上記サブ・チヤネル領域を走査して
上記起動情報を検出した際に上記プログラム制御部に対
して割込みをかけ、該プログラム制御部がプログラムに
よつて上記起動処理を実行する通信制御装置において、
上記サブ・チヤネル領域を走査するための走査カウンタ
の歩進を停止する歩進停止回路をもうけ、上記プログラ
ム制御部がプログラムによつて上記歩進停止回路を有効
化しまた無効化するよう構成し、上記割込み発生を制御
するようにしたことを特徴としている。以下図面を参照
しつつ説明する。第１図は通信制御装置の一実施例構成
、第２図は本発明の要部を表わす一実施例を示す。
理制御方式は、少なくとも回線対応部とプログラム制薗
部と対中央処理装置インタフエース部とをそなえ、該イ
ンタフエース部にもうけられた各回線対応のサブ・チヤ
ネル領域に中央処理装置からの起動情報を書込み、当該
インタフエース部が上記サブ・チヤネル領域を走査して
上記起動情報を検出した際に上記プログラム制御部に対
して割込みをかけ、該プログラム制御部がプログラムに
よつて上記起動処理を実行する通信制御装置において、
上記サブ・チヤネル領域を走査するための走査カウンタ
の歩進を停止する歩進停止回路をもうけ、上記プログラ
ム制御部がプログラムによつて上記歩進停止回路を有効
化しまた無効化するよう構成し、上記割込み発生を制御
するようにしたことを特徴としている。以下図面を参照
しつつ説明する。第１図は通信制御装置の一実施例構成
、第２図は本発明の要部を表わす一実施例を示す。
第１図において、１は通信制御装置、２は中央処理装置
、３はプログラム制御部、４は対中央処理装置インタフ
エース制御部、５−０ないし５一ｎは夫々回線対応部、
６−０ないし６−ｎは夫々回線対応のサブ・チヤネル領
域を表わしている。
、３はプログラム制御部、４は対中央処理装置インタフ
エース制御部、５−０ないし５一ｎは夫々回線対応部、
６−０ないし６−ｎは夫々回線対応のサブ・チヤネル領
域を表わしている。
本発明の場合を含めて従来から、通信制御装置１におい
ては、いわゆるプログラム制御部３、図示を省略したが
メモリ部、回線対応部５、対中央処理装置インタフエー
ス部４をそなえている。そして中央処理装置２側から回
線側にデータ転送を行なう場合、プログラム制御部３に
よるプログラム処理にしたがつて、データを回線対応部
５−１をへて回線上に送出する。また回線側から中央処
理装置側にデータ転送を行なう場合、プログラム制御部
３によるプログラム処理にしたがつて、データをインタ
フエース部４を介して中央処理装置２に転送する。中央
処理装置２との間の交信処理を行なうために、インタフ
エース部４内に各回線対応にサブ・チヤネル領域６−０
ないし６−ｎがもうけられている。
ては、いわゆるプログラム制御部３、図示を省略したが
メモリ部、回線対応部５、対中央処理装置インタフエー
ス部４をそなえている。そして中央処理装置２側から回
線側にデータ転送を行なう場合、プログラム制御部３に
よるプログラム処理にしたがつて、データを回線対応部
５−１をへて回線上に送出する。また回線側から中央処
理装置側にデータ転送を行なう場合、プログラム制御部
３によるプログラム処理にしたがつて、データをインタ
フエース部４を介して中央処理装置２に転送する。中央
処理装置２との間の交信処理を行なうために、インタフ
エース部４内に各回線対応にサブ・チヤネル領域６−０
ないし６−ｎがもうけられている。
そして中央処理装置２が上記いずれかのサブ・チヤネル
領域６−１に起動情報を書込んでおくと、インタフエー
ス部４は、後述する（第２図）走査カウンタによつて上
記サブ・チヤネル領域６一０ないし６−ｎを走査し、上
記起動情報を検出するとプログラム制御部３にこの旨を
通知してプログラムに割込みをかける。プログラムは当
該処理を終了しないとデータ転送などインタフエース部
４を使用することができないために、優先して起動処理
を実行する。このために、中央処理装置２が例えば一時
期に集中的に上記サブ・チヤネル領域に起動をかけた如
き場合、上記走査カウンタの歩進に対応して連続的に起
動処理のための割込みが発生することが生じる。
領域６−１に起動情報を書込んでおくと、インタフエー
ス部４は、後述する（第２図）走査カウンタによつて上
記サブ・チヤネル領域６一０ないし６−ｎを走査し、上
記起動情報を検出するとプログラム制御部３にこの旨を
通知してプログラムに割込みをかける。プログラムは当
該処理を終了しないとデータ転送などインタフエース部
４を使用することができないために、優先して起動処理
を実行する。このために、中央処理装置２が例えば一時
期に集中的に上記サブ・チヤネル領域に起動をかけた如
き場合、上記走査カウンタの歩進に対応して連続的に起
動処理のための割込みが発生することが生じる。
第２図は上記の点を解決した本発明の一実施例を示して
いる。
いる。
図中の符号３，４，６−０ないし６−ｎは夫々第１図に
対応し、７は走査カウンタ、８は歩進回路、９はアドレ
ス・デコーダ、１０は読出しレジスタ、１１は起動情報
検出部、１２はフリツプ・フロツプ、１３，１４は夫々
アンド回路、１５はオア回路、１６は選択回路を表わし
ている。なお、図中、１２，１３，１４は本発明にいう
歩進停止回路の一例に対応するものと考えてよい。第１
図を参照して説明した如く、中央処理装置（ＣＰＵ）は
、図示「サブチヤネル指示］情報によつて１つの回線に
対応したサブ・チヤネル例えば６−０を指定して起動情
報ＡＯを書込むようにされる。
対応し、７は走査カウンタ、８は歩進回路、９はアドレ
ス・デコーダ、１０は読出しレジスタ、１１は起動情報
検出部、１２はフリツプ・フロツプ、１３，１４は夫々
アンド回路、１５はオア回路、１６は選択回路を表わし
ている。なお、図中、１２，１３，１４は本発明にいう
歩進停止回路の一例に対応するものと考えてよい。第１
図を参照して説明した如く、中央処理装置（ＣＰＵ）は
、図示「サブチヤネル指示］情報によつて１つの回線に
対応したサブ・チヤネル例えば６−０を指定して起動情
報ＡＯを書込むようにされる。
一方走査カウンタ７の内容は、アンド回路１３から論理
「１」が出力している限ぎり、歩進回路８によつて順次
歩進されてゆく。そして、走査カウンタ７の内容にもと
づいて、各サブ・チヤネル６−０ないし６−ｎが順次ア
クセスされ、各サブ・チヤネルの内容が次々と読出しレ
ジスタ１０にセツトされる。該読出しレジスタ１０にセ
ツトされた内容中に起動情報ＡＯが立つていると、アン
ド回路１４をへて起動情報検出部１１によつてこの旨が
検出される。
「１」が出力している限ぎり、歩進回路８によつて順次
歩進されてゆく。そして、走査カウンタ７の内容にもと
づいて、各サブ・チヤネル６−０ないし６−ｎが順次ア
クセスされ、各サブ・チヤネルの内容が次々と読出しレ
ジスタ１０にセツトされる。該読出しレジスタ１０にセ
ツトされた内容中に起動情報ＡＯが立つていると、アン
ド回路１４をへて起動情報検出部１１によつてこの旨が
検出される。
なお、今フリツプ・フロツプ１２の互出力が論理「１」
にあるとする。起動情報ＡＯが検出されると、この旨が
プログラム制御部３に通知されて、プログラムに割込み
をかけられ、＋Ｏ回線に対応した起動処理が実行される
。第２図図示の場合、上記起動情報ＡＯが検出されると
、フリツプ・フロツプ１２がセツトされ、ｏ出力が論理
「０」となつてアンド回路１３および１４がオフ状態と
なり、走査カウンタ７の内容が歩進されることを禁止す
る。
にあるとする。起動情報ＡＯが検出されると、この旨が
プログラム制御部３に通知されて、プログラムに割込み
をかけられ、＋Ｏ回線に対応した起動処理が実行される
。第２図図示の場合、上記起動情報ＡＯが検出されると
、フリツプ・フロツプ１２がセツトされ、ｏ出力が論理
「０」となつてアンド回路１３および１４がオフ状態と
なり、走査カウンタ７の内容が歩進されることを禁止す
る。
また、上記起動情報が検出されていない状態でも、プロ
グラムは必要に応じて図示［走査停止指示」信号を論理
「１」として、フリツプ・フロツプ回路１２のＱ出力を
論理「Ｏ」とする。これによつて、アンド回路１３およ
び１４がオフ状態に保持され、走査カウンタ７の内容が
歩進されることを禁止する。この間、プログラムは上記
◆０回線に対応する上記起動処理および／または任意の
回線のデータ転送などの処理を実行するようにされる。
そして例えばチヤネル制御語に指示されるコマンドを実
行しているサブチヤネルの数が所定閾値を超えているか
否かをチエツクし、超えていない場合に上述の脱字発生
などの危険性がないものとしてプログラムは図示「起動
処理可指示」信号を論理「１」にする。これによつて、
歩進回路８は再び歩進処理を開始し、またフリツプ・フ
ロツプ１２のＯ出力が論理「１」とされる。即ち走査カ
ウンタ７の内容にもとづいてサブ・チヤネル領域６−０
ないし６−ｎを走査してゆき、起動情報Ａ１が存在すれ
ばプログラムに割込みをかけるようにされる。以上説明
した如く、本発明によれば、走査カウンタ７の歩進をプ
ログラムによつて任意に停止・再開することが可能とな
る。このために、例え、サブ・チヤネル領域６−０ない
し６−ｎに起動情報が一時期に集中してセツトされるこ
とがあつても、通信制御装置内におけるプログラムの処
理が夫々の機能処理実行のために分散化され、脱字発生
などの非所望な事態を発生することを回避することが可
能となる。
グラムは必要に応じて図示［走査停止指示」信号を論理
「１」として、フリツプ・フロツプ回路１２のＱ出力を
論理「Ｏ」とする。これによつて、アンド回路１３およ
び１４がオフ状態に保持され、走査カウンタ７の内容が
歩進されることを禁止する。この間、プログラムは上記
◆０回線に対応する上記起動処理および／または任意の
回線のデータ転送などの処理を実行するようにされる。
そして例えばチヤネル制御語に指示されるコマンドを実
行しているサブチヤネルの数が所定閾値を超えているか
否かをチエツクし、超えていない場合に上述の脱字発生
などの危険性がないものとしてプログラムは図示「起動
処理可指示」信号を論理「１」にする。これによつて、
歩進回路８は再び歩進処理を開始し、またフリツプ・フ
ロツプ１２のＯ出力が論理「１」とされる。即ち走査カ
ウンタ７の内容にもとづいてサブ・チヤネル領域６−０
ないし６−ｎを走査してゆき、起動情報Ａ１が存在すれ
ばプログラムに割込みをかけるようにされる。以上説明
した如く、本発明によれば、走査カウンタ７の歩進をプ
ログラムによつて任意に停止・再開することが可能とな
る。このために、例え、サブ・チヤネル領域６−０ない
し６−ｎに起動情報が一時期に集中してセツトされるこ
とがあつても、通信制御装置内におけるプログラムの処
理が夫々の機能処理実行のために分散化され、脱字発生
などの非所望な事態を発生することを回避することが可
能となる。
第１図は通信制御装置の一実施例構成、第２図は本発明
の要部を表わす一実施例を示す。 図中、１は通信制御装置、２は中央処理装置、３はプロ
グラム制御部、４は対中央処理装置インタフエース部、
５−０ないし５−ｎは夫々回線対応部、６−０ないし６
−ｎは夫々サブ・チヤネル領域、７は走査カウンタ、８
は歩進回路、１０は読出しレジスタ、１１は起動情報検
出部、１２，１３，１４は歩進停止回路に対応するもの
を表わす。
の要部を表わす一実施例を示す。 図中、１は通信制御装置、２は中央処理装置、３はプロ
グラム制御部、４は対中央処理装置インタフエース部、
５−０ないし５−ｎは夫々回線対応部、６−０ないし６
−ｎは夫々サブ・チヤネル領域、７は走査カウンタ、８
は歩進回路、１０は読出しレジスタ、１１は起動情報検
出部、１２，１３，１４は歩進停止回路に対応するもの
を表わす。
Claims (1)
- １ 少なくとも回線対応部とプログラム制御部と対中央
処理装置インタフェース部とをそなえ、該インタフェー
ス部にもうけられた各回線対応のサブ・チャネル領域に
中央処理装置からの起動情報を書込み、当該インタフェ
ース部が上記サブ・チャネル領域を走査して上記起動情
報を検出した際に上記プログラム制御部に対して割込み
をかけ、該プログラム制御部がプログラムによつて上記
起動処理を実行する通信制御装置において、上記サブ・
チヤネル領域を走査するための走査カウンタの歩進を停
止する歩進停止回路をもうけ、上記プログラム制御部が
プログラムによつて上記歩進停止回路を有効化しまた無
効化するよう構成し、上記割込み発生を制御するように
したことを特徴とする通信制御装置における起動処理制
御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54112147A JPS5930297B2 (ja) | 1979-08-31 | 1979-08-31 | 通信制御装置における起動処理制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54112147A JPS5930297B2 (ja) | 1979-08-31 | 1979-08-31 | 通信制御装置における起動処理制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5636734A JPS5636734A (en) | 1981-04-10 |
| JPS5930297B2 true JPS5930297B2 (ja) | 1984-07-26 |
Family
ID=14579397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54112147A Expired JPS5930297B2 (ja) | 1979-08-31 | 1979-08-31 | 通信制御装置における起動処理制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5930297B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS611918A (ja) * | 1984-06-13 | 1986-01-07 | Matsushita Electric Ind Co Ltd | 燃焼器具の制御装置 |
-
1979
- 1979-08-31 JP JP54112147A patent/JPS5930297B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5636734A (en) | 1981-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960007839B1 (ko) | 데이타 전송 제어 장치 | |
| US5497501A (en) | DMA controller using a predetermined number of transfers per request | |
| US4737932A (en) | Processor | |
| EP0321724A2 (en) | Apparatus and method for alterable resource partitioning enforcement in a data processing system having central processing units using different operating systems | |
| KR850001574A (ko) | 이중 연산처리 장치 구비형 데이타 처리 시스템 | |
| KR100630071B1 (ko) | 다중 프로세서 환경에서의 ｄｍａ를 이용한 고속 데이터전송 방법 및 그 장치 | |
| JPH06250916A (ja) | 共有メモリの排他制御方法 | |
| KR900005287A (ko) | 데이타 제어 장치 및 그것을 사용하는 시스템 | |
| US4864533A (en) | Data transfer control unit permitting data access to memory prior to completion of data transfer | |
| JPS5930297B2 (ja) | 通信制御装置における起動処理制御方式 | |
| JPH09269934A (ja) | 共有メモリのデータ一致化方法および伝送システム | |
| JP3074770B2 (ja) | 情報処理装置 | |
| JPH0414376B2 (ja) | ||
| JPH05289987A (ja) | バス権調停回路 | |
| JP2962767B2 (ja) | Ｄｍａ装置のメモリアクセス方式 | |
| JP2000155738A (ja) | データ処理装置 | |
| JPS6162158A (ja) | デ−タ授受システム | |
| JP2000003287A (ja) | 共有リソースの排他制御装置、排他制御方法及び排他制御プログラムを記録した記録媒体 | |
| JPH03286243A (ja) | 資源共有システム | |
| JP2504515B2 (ja) | テスト・チャネル命令の実行制御方式 | |
| JP2613986B2 (ja) | 情報処理装置 | |
| JPH08287004A (ja) | データ処理装置 | |
| JPH01316851A (ja) | チャネル制御方式 | |
| JPS63155254A (ja) | 情報処理装置 | |
| JPH1155445A (ja) | 画像読み取り装置及び画像読み取り方法 |