JPS6162158A - デ−タ授受システム - Google Patents
デ−タ授受システムInfo
- Publication number
- JPS6162158A JPS6162158A JP18422584A JP18422584A JPS6162158A JP S6162158 A JPS6162158 A JP S6162158A JP 18422584 A JP18422584 A JP 18422584A JP 18422584 A JP18422584 A JP 18422584A JP S6162158 A JPS6162158 A JP S6162158A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- mpu
- transferred
- mpus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は例えば複数のマイクロプロセッサ（以下ＭＰ
Ｕと略称する。）の間のデータ授受に用いられるデータ
授受システムに関する。
Ｕと略称する。）の間のデータ授受に用いられるデータ
授受システムに関する。
最近、ハードウェアの進歩は目覚しいものがあり、１つ
の装置内にＭＰＵを複数個例えば制御・演算部と入出力
部に夫々独立したＭＰＵを使用し、それぞれｔζおける
処理を高速に行なうことにより装置全体の動作を高速化
するようにしたものがある。
の装置内にＭＰＵを複数個例えば制御・演算部と入出力
部に夫々独立したＭＰＵを使用し、それぞれｔζおける
処理を高速に行なうことにより装置全体の動作を高速化
するようにしたものがある。
ところで、このように複数のＭＰＵを使用する場合、こ
れらＭＰＵ間でのデータの授受が問題になる。
れらＭＰＵ間でのデータの授受が問題になる。
しかして、従来このようなＭＰＵ相互間の通信方式とし
て （１） １つのマスクＭＰＵに対し１つ以上のサブＭＰ
Ｕを主従の関係で接続し、サブＭＰＵでのデータの授受
はすべてマスクＭＰＵを介して行ない、マスクＭＰＵに
て全ての通信を取り仕切る所謂独裁主義方式のもの。
て （１） １つのマスクＭＰＵに対し１つ以上のサブＭＰ
Ｕを主従の関係で接続し、サブＭＰＵでのデータの授受
はすべてマスクＭＰＵを介して行ない、マスクＭＰＵに
て全ての通信を取り仕切る所謂独裁主義方式のもの。
（２）同等のＭＰＵを複数個共通のバスに接続し、各Ｍ
ＰＵはデータ授受の場合、まずバスの空を調ベバス専有
を宣言し、予め定められた優先順に応じて使用権が認め
られたところでバスを専有しデータの授受を実行する所
謂民主主義方式のもの。
ＰＵはデータ授受の場合、まずバスの空を調ベバス専有
を宣言し、予め定められた優先順に応じて使用権が認め
られたところでバスを専有しデータの授受を実行する所
謂民主主義方式のもの。
（３）専用の工βポートを介してデータの授受を実行す
るもの。
るもの。
などが用いられている。
ところが（１）の独裁主義方式のものはマスクｈｆｌ’
Ｕに全ての機能が集中するためノ１−ドウエア植成が複
雑になり、またサブＭＰＵはマスクＭＰＵの空を確認し
たのち同マスクＭＰＵに全て伺を立てながらデータ授受
を実行するようになるので通信の手順が複雑で面倒な欠
点がある。
Ｕに全ての機能が集中するためノ１−ドウエア植成が複
雑になり、またサブＭＰＵはマスクＭＰＵの空を確認し
たのち同マスクＭＰＵに全て伺を立てながらデータ授受
を実行するようになるので通信の手順が複雑で面倒な欠
点がある。
また、（２）の民主主義方式のものは上述のようにバス
の空を調べ、バス専有を宣言し、予め定められた優先順
に応じて使用権が認められたところでバスを専有し、デ
ータの授受を実行するという複雑な手順を踏むので、こ
のような手順を実行するハードウェアは摺めて複雑とな
り、しかも通信手順も複雑で面倒になる欠点がある。
の空を調べ、バス専有を宣言し、予め定められた優先順
に応じて使用権が認められたところでバスを専有し、デ
ータの授受を実行するという複雑な手順を踏むので、こ
のような手順を実行するハードウェアは摺めて複雑とな
り、しかも通信手順も複雑で面倒になる欠点がある。
さらに（３）のＩ１０ポートを用いるものは上述の２つ
の方式に比べればハードウェアを簡単にできるとともに
通信の手順も簡単にできるが、この反百ＭＰＵでの処理
速度に比べ転送速度が遅いためデータの授受に時間がか
力１りこのため大量のデータの転送は短時間で実行でき
ない欠点がある。
の方式に比べればハードウェアを簡単にできるとともに
通信の手順も簡単にできるが、この反百ＭＰＵでの処理
速度に比べ転送速度が遅いためデータの授受に時間がか
力１りこのため大量のデータの転送は短時間で実行でき
ない欠点がある。
この発明は上記欠点を除去するためなされたもので、デ
ータ授受のためのメモリ使用権を自発的に他に譲るよう
にすることによりデータ授受の通信手段の手順およびハ
ードウェアの簡単化を図り得るとともに大量のデータを
短時間で転送することもできるデータ授受システムを提
供することを目的とする。
ータ授受のためのメモリ使用権を自発的に他に譲るよう
にすることによりデータ授受の通信手段の手順およびハ
ードウェアの簡単化を図り得るとともに大量のデータを
短時間で転送することもできるデータ授受システムを提
供することを目的とする。
以下、この発明の一実施例を図面に従い説明する。
この場合この実施例では２個のＭＰＵ相互間のデータ授
受を実行するものについて示している。
受を実行するものについて示している。
第１図において、１．２はバスで、これらバス１゜２ｔ
こ各別にＭＰＵ ３ 、４を接続している。また、これ
らバス１，２の間にデータ授受のためのメモリ５．６を
接続するとともにこれらメモリ５．６に対応してフリッ
プフロップ７．８を接続している。
こ各別にＭＰＵ ３ 、４を接続している。また、これ
らバス１，２の間にデータ授受のためのメモリ５．６を
接続するとともにこれらメモリ５．６に対応してフリッ
プフロップ７．８を接続している。
この場合、ＭＰＵ ３ 、４はメモリ５，６の使用権を
自発的に他に譲るようにしている。つまり例えばＭＰＵ
３がメモリ５の使用権を有する場合、データの読み出し
書き込みを終了するとフリップフロップ７にセット信号
を与え反転させＭＰＵ４側にメモリ５の使用権を渡し、
一方ＭＰＵ ４はメモリ５の使用権を譲り受けると上述
同様メモリ５′でのデータの読み出し、書き込みを実行
し、これが終了するとフリップフロップ７にリセット信
号を与え反転させ再びＭＰＵ ３側にメモリ５の使用権
を戻すようにし、以下同様にしてメモリ５の使用権の譲
り合を繰返すようにしている。また％ＭＰＵ ３ 、４
はメモリ５の使用権を得たものの同メモリ５を使用しな
いときは直ち番こフリップフロップ７を反転させ使用権
を相手側に譲るようにもしている。
自発的に他に譲るようにしている。つまり例えばＭＰＵ
３がメモリ５の使用権を有する場合、データの読み出し
書き込みを終了するとフリップフロップ７にセット信号
を与え反転させＭＰＵ４側にメモリ５の使用権を渡し、
一方ＭＰＵ ４はメモリ５の使用権を譲り受けると上述
同様メモリ５′でのデータの読み出し、書き込みを実行
し、これが終了するとフリップフロップ７にリセット信
号を与え反転させ再びＭＰＵ ３側にメモリ５の使用権
を戻すようにし、以下同様にしてメモリ５の使用権の譲
り合を繰返すようにしている。また％ＭＰＵ ３ 、４
はメモリ５の使用権を得たものの同メモリ５を使用しな
いときは直ち番こフリップフロップ７を反転させ使用権
を相手側に譲るようにもしている。
なおＭＰＵ３ 、４とメモリ６との関係も上述と同様で
あり、プリップフロップ８の反転動作（こよりメモリ６
の使用権の譲り合を繰返すようにしている。
あり、プリップフロップ８の反転動作（こよりメモリ６
の使用権の譲り合を繰返すようにしている。
一方、メモリ５，６は第２図に示すように先頭部分にデ
ータ授受の有無を表わすデータ有効（ＤＡＴＡＶＡＬＩ
Ｄ） 、スｙ −夕有効（ＳＴＡＴＵＳ ＶＡＬＩＤ）
、コマンド有効（ＣＯ取脈Ｄ ＶＡＬＩＤ）などのフラ
グをセットし、これ以降にコマンド、ＭＰＵ３のステー
タス、ＭＰＵ４のステータスおよび授受すべきデータを
記憶している。ここで、ＭＰＵ３のステータスはΔｆＰ
Ｕ３のスイッチ情報、動作状況などを記憶している。
ータ授受の有無を表わすデータ有効（ＤＡＴＡＶＡＬＩ
Ｄ） 、スｙ −夕有効（ＳＴＡＴＵＳ ＶＡＬＩＤ）
、コマンド有効（ＣＯ取脈Ｄ ＶＡＬＩＤ）などのフラ
グをセットし、これ以降にコマンド、ＭＰＵ３のステー
タス、ＭＰＵ４のステータスおよび授受すべきデータを
記憶している。ここで、ＭＰＵ３のステータスはΔｆＰ
Ｕ３のスイッチ情報、動作状況などを記憶している。
このステータスはＭＰＵ ４からは書キ換えることはで
きないが読み出しは可能である。またＭＰＵ４のステー
タスもＭＰＵ４のスイッチ情報、動作状況などを記憶し
ている。このステータスもＭＰＵ３からは書き換えるこ
とはできないが読み出しは可能である。
きないが読み出しは可能である。またＭＰＵ４のステー
タスもＭＰＵ４のスイッチ情報、動作状況などを記憶し
ている。このステータスもＭＰＵ３からは書き換えるこ
とはできないが読み出しは可能である。
次に、その作用を説明する。
まずＭＰＵ３ 、４がともにデータの授受を行なわない
場合、メモリ５，６はいずれも先頭部分に何らのフラグ
もセットされていない。これによりＭＰＵ３゜４はメモ
リ５，６の使用権を得ても直ちζζフリップフロップ７
．８を反転動作させメモリ使用権を自発的に相手側に譲
り渡す動作を繰返している。
場合、メモリ５，６はいずれも先頭部分に何らのフラグ
もセットされていない。これによりＭＰＵ３゜４はメモ
リ５，６の使用権を得ても直ちζζフリップフロップ７
．８を反転動作させメモリ使用権を自発的に相手側に譲
り渡す動作を繰返している。
この状態で仮にＭＰＵ３よりＭＰＵ ４にデータを転送
する場合ＭＰＵ ３ （こ例えばメモリ５の使用権が与
えられるのをまりてメモリ５にデータ有効のフラグをセ
ットするととも１こ転送データを書き込む。
する場合ＭＰＵ ３ （こ例えばメモリ５の使用権が与
えられるのをまりてメモリ５にデータ有効のフラグをセ
ットするととも１こ転送データを書き込む。
そしてデータの書き込み終了をまって）ＩＪ 、、ｌプ
フロッゾ７にセット信号を与え同フリップフロップ７を
反転してメモリ５の使用権をＭＰＵ４に与える。
フロッゾ７にセット信号を与え同フリップフロップ７を
反転してメモリ５の使用権をＭＰＵ４に与える。
これによりＭＰＵ４にてメモリ５のデータ有効フラグに
対応する情報つまり転送データが読み出される。そして
データの読み出しを終了するとメモリ５のデータ有効フ
ラグをリセットすると、ともにフ・リップフロップ７に
リセット信号を与え同フリップフロップ７を反転してメ
モリ５の使用権を再びｈｆＰＵ３側に与える。このよう
にして以下同様にデータの転送が行なわれる。
対応する情報つまり転送データが読み出される。そして
データの読み出しを終了するとメモリ５のデータ有効フ
ラグをリセットすると、ともにフ・リップフロップ７に
リセット信号を与え同フリップフロップ７を反転してメ
モリ５の使用権を再びｈｆＰＵ３側に与える。このよう
にして以下同様にデータの転送が行なわれる。
勿論この場合ＭＰＵ４からＭＰＵ ３へのデータの転送
も全く同様である。またＭＰＵ３ 、４間のデータの授
受はコマンドやステータスについても同様である。さら
に、上述ではメモリ５を使用したがメモリ６を用いても
同様ｌこ行なうことができる。。
も全く同様である。またＭＰＵ３ 、４間のデータの授
受はコマンドやステータスについても同様である。さら
に、上述ではメモリ５を使用したがメモリ６を用いても
同様ｌこ行なうことができる。。
ところで、この実施例ではバス１．２の間には２個のメ
モリ５，６を接続している。このことからＭＰＵ３ 、
４の間のデータ授受１ζあたって例えばＭＰＵ３にてメ
モリ５をアクセスしているときはＭＰＵ ４にてメモリ
６をアクセスし、逆にＭＰＵ３にてメモリ６をアクセス
しているときはＭＰＵ４にてメモリ５をアクセスするよ
うにすればメモリ５，６を待ち時間なく有効に利用でき
、大量のデータをより短時間に転送することもできる。
モリ５，６を接続している。このことからＭＰＵ３ 、
４の間のデータ授受１ζあたって例えばＭＰＵ３にてメ
モリ５をアクセスしているときはＭＰＵ ４にてメモリ
６をアクセスし、逆にＭＰＵ３にてメモリ６をアクセス
しているときはＭＰＵ４にてメモリ５をアクセスするよ
うにすればメモリ５，６を待ち時間なく有効に利用でき
、大量のデータをより短時間に転送することもできる。
したがって、このようにすればＭＰＵ間のデータが入り
っ放゛しになるという不都合をなくすことができ、これ
によりメモリの使用権を簡単に確探しデータの授受を実
行できるのでこのための通信手順を著しく簡単にするこ
とができる。また、メモリの使用権を他に譲り渡すため
の手段としてはフリップフロップを用いる程度なのでハ
ードウェアの点でも著しい簡単化を図ることができる。
っ放゛しになるという不都合をなくすことができ、これ
によりメモリの使用権を簡単に確探しデータの授受を実
行できるのでこのための通信手順を著しく簡単にするこ
とができる。また、メモリの使用権を他に譲り渡すため
の手段としてはフリップフロップを用いる程度なのでハ
ードウェアの点でも著しい簡単化を図ることができる。
さらに、データ授受のためのメモリを互に譲り合うこと
から必要時このメモリを速みやかに確保することができ
るのでＭＰＵがメモリを確保するまでの待 ｉ。
から必要時このメモリを速みやかに確保することができ
るのでＭＰＵがメモリを確保するまでの待 ｉ。
期待間を大巾−ご短縮でき、これにより大量のデータを
も短時間で転送することもできる。
も短時間で転送することもできる。
なお、この発明は上記実施例にのみ限定されず要旨を変
更しない範囲で適宜変形して実施できも例えば上述では
２個のＭＰＵを用いた例を述べたが、２個以上であって
もよい。またメモリも２個用い述べたが、これに代えて
ＣＰＵ （Ｃｅｎｔｒａｌ ＰｒｏｃｅｓｓｏｒＵｎ
ｉ ｔ ）を用いることもできる。さらにまた、上述で
はメモリを他に譲り渡すための手段としてフリップフロ
ップを用いたが、これ以外の手段を用いることもできる
。
更しない範囲で適宜変形して実施できも例えば上述では
２個のＭＰＵを用いた例を述べたが、２個以上であって
もよい。またメモリも２個用い述べたが、これに代えて
ＣＰＵ （Ｃｅｎｔｒａｌ ＰｒｏｃｅｓｓｏｒＵｎ
ｉ ｔ ）を用いることもできる。さらにまた、上述で
はメモリを他に譲り渡すための手段としてフリップフロ
ップを用いたが、これ以外の手段を用いることもできる
。
第１図はこの発明の一実施例を示すブロック図、第２図
は同実施例に用いられるメモリの記憶内容を説明するた
めの図である。 １．２・・・バス ３，４・・・ＭＰＩＪ
５．６・・・メモリ ７，８・・・フリクプフ口ツ
プ第１図
は同実施例に用いられるメモリの記憶内容を説明するた
めの図である。 １．２・・・バス ３，４・・・ＭＰＩＪ
５．６・・・メモリ ７，８・・・フリクプフ口ツ
プ第１図
Claims (3)
- （１）少なくとも２個のデータ授受端末と、これら端末
の間に接続されるデータ授受のための１個以上のメモリ
と、上記端末での上記メモリの使用権を自発的に他の端
末に譲る手段とを具備したことを特徴とするデータ授受
システム。 - （２）上記データ授受端末はマイクロプロセッサである
ことを特徴とする特許請求の範囲第１項記載のデータ授
受システム。 - （３）上記手段はフリッフロップを用いたことを特載と
する特許請求の範囲第１項又は第２項記載のデータ授受
システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18422584A JPS6162158A (ja) | 1984-09-03 | 1984-09-03 | デ−タ授受システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18422584A JPS6162158A (ja) | 1984-09-03 | 1984-09-03 | デ−タ授受システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6162158A true JPS6162158A (ja) | 1986-03-31 |
Family
ID=16149556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18422584A Pending JPS6162158A (ja) | 1984-09-03 | 1984-09-03 | デ−タ授受システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6162158A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6421563A (en) * | 1987-06-24 | 1989-01-24 | Westinghouse Electric Corp | Information exchanger for multiple processor |
| US4878197A (en) * | 1987-08-17 | 1989-10-31 | Control Data Corporation | Data communication apparatus |
| JP2008057273A (ja) * | 2006-09-01 | 2008-03-13 | Snow Peak Inc | タープ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49114845A (ja) * | 1973-02-28 | 1974-11-01 | ||
| JPS585133B2 (ja) * | 1979-05-24 | 1983-01-29 | 出張 宣明 | クリツパ− |
| JPS5962966A (ja) * | 1982-09-30 | 1984-04-10 | Shin Meiwa Ind Co Ltd | Ｃｐｕ間のデ−タ転送回路 |
-
1984
- 1984-09-03 JP JP18422584A patent/JPS6162158A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49114845A (ja) * | 1973-02-28 | 1974-11-01 | ||
| JPS585133B2 (ja) * | 1979-05-24 | 1983-01-29 | 出張 宣明 | クリツパ− |
| JPS5962966A (ja) * | 1982-09-30 | 1984-04-10 | Shin Meiwa Ind Co Ltd | Ｃｐｕ間のデ−タ転送回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6421563A (en) * | 1987-06-24 | 1989-01-24 | Westinghouse Electric Corp | Information exchanger for multiple processor |
| US4878197A (en) * | 1987-08-17 | 1989-10-31 | Control Data Corporation | Data communication apparatus |
| JP2008057273A (ja) * | 2006-09-01 | 2008-03-13 | Snow Peak Inc | タープ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4271466A (en) | Direct memory access control system with byte/word control of data bus | |
| US4729090A (en) | DMA system employing plural bus request and grant signals for improving bus data transfer speed | |
| JPS6162158A (ja) | デ−タ授受システム | |
| JP3240863B2 (ja) | 調停回路 | |
| JP3019323B2 (ja) | イメージメモリのダイレクトアクセス方法 | |
| KR100190184B1 (ko) | 직렬버스를 통해 데이타를 송신하는 회로 | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JPH02207363A (ja) | データ転送制御方式、デバイスコントローラ、およびメモリ・コントローラ | |
| JPS63175964A (ja) | 共有メモリ | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPS6061859A (ja) | マイクロコンピュ−タのデ−タ通信方式 | |
| JP2667285B2 (ja) | 割込制御装置 | |
| JPS6214866B2 (ja) | ||
| JPH0216667A (ja) | プロセッサ・システム | |
| JPS60243763A (ja) | デユアルポ−トメモリ制御回路 | |
| JPS61153770A (ja) | 画像処理装置 | |
| JPH02144653A (ja) | データ処理装置 | |
| JPS6048566A (ja) | メモリバスアクセス方式 | |
| JPS61101868A (ja) | 二重化プロセツサにおける相互割込みマスク制御方式 | |
| JPS63153635A (ja) | デ−タ転送速度指定方式 | |
| JPS635456A (ja) | マイクロプロセツサシステム | |
| JPH01316851A (ja) | チャネル制御方式 | |
| JPH0336654A (ja) | Ｄｍａ転送方式、および、シングルチッププロセッサユニット | |
| JPS63257856A (ja) | シリアル通信方式 | |
| JPS6341973A (ja) | マルチプロセツサシステム |