JPS6134654A - バスマスタ制御装置 - Google Patents
バスマスタ制御装置Info
- Publication number
- JPS6134654A JPS6134654A JP15672684A JP15672684A JPS6134654A JP S6134654 A JPS6134654 A JP S6134654A JP 15672684 A JP15672684 A JP 15672684A JP 15672684 A JP15672684 A JP 15672684A JP S6134654 A JPS6134654 A JP S6134654A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal
- line
- control device
- priority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は複数のバスマスクを持つシステムバスのバス
マスタ制御装置に関するものである。
マスタ制御装置に関するものである。
複数のバスマスタが共通のシステムバスをアクセスする
場合、何らかの方法で複数のバスマスタに対しシーケン
シャルにシステムバスをアクセスさせる必要がある。
場合、何らかの方法で複数のバスマスタに対しシーケン
シャルにシステムバスをアクセスさせる必要がある。
従来これを実現させる方法として第１図に示す方法があ
る。図において（１）はシステムバス、 （２ａ）（
２ｂ）はそれぞれシステムバス（１）に接続されるバス
マスタ１及びバスマスタ２．＋３＋は同様に接続される
バススレーブ、（４）はバスの使用状況を示すバスビジ
ーｍ、 （５）はシステムバス（１）のコマンド線。
る。図において（１）はシステムバス、 （２ａ）（
２ｂ）はそれぞれシステムバス（１）に接続されるバス
マスタ１及びバスマスタ２．＋３＋は同様に接続される
バススレーブ、（４）はバスの使用状況を示すバスビジ
ーｍ、 （５）はシステムバス（１）のコマンド線。
（６）はシステムバス（１）のアドレスＬ（７）はシス
テムバス（１）のデータ線、 （８ａ） （８ｂ）は
バスマスタ（２ａ）バスマスタ（２ｂ）がシステムバス
（１）の使用を要求する要求信号線１．要求信号線２．
（９）は要求信号線１（８ａ）、要求信号線（８ｂ）の
入力をもとにバス使用の優先度を調べ（１０ａ） （１
ｏｂ）の優先信号線１．優先信号線２に出力する優先度
検出装置、 （１１ａ）（１１ｂ）はバスマスタの中
央処理装置１．中央処理装置２ 、 （１２ａ） （
１２ｂ）は中央処理装置１ （１１ａ）、 中央処理
、装置２ （１１ｂ）に接続されるコマンドｉｌ。
テムバス（１）のデータ線、 （８ａ） （８ｂ）は
バスマスタ（２ａ）バスマスタ（２ｂ）がシステムバス
（１）の使用を要求する要求信号線１．要求信号線２．
（９）は要求信号線１（８ａ）、要求信号線（８ｂ）の
入力をもとにバス使用の優先度を調べ（１０ａ） （１
ｏｂ）の優先信号線１．優先信号線２に出力する優先度
検出装置、 （１１ａ）（１１ｂ）はバスマスタの中
央処理装置１．中央処理装置２ 、 （１２ａ） （
１２ｂ）は中央処理装置１ （１１ａ）、 中央処理
、装置２ （１１ｂ）に接続されるコマンドｉｌ。
コマンド線２ 、 （１３ａ） （１３ｂ）は同様に
接続されるアドレス巌１．アドレス線２ 、 （１４
ａ） （１４ｂ）も同様に接続されるデータ線１．デー
タ線２ 、 （１５ａ） （１５ｂ）はそれぞれシス
テムバス（１）のコマンド線（５）に接続されるコマン
ドバッファ１．コマンドバッファ２゜（１６ａ） （ｔ
６ｂ）は同様にアドレス線（６）に接続されるアドレス
バッファ１．アドレスバッファ２． （１７ａ）（１
７ｂ）も同様にデータ線（７）に接続されるデータバッ
ファ１．データバッファ２ 、 （１８ａ） （１８
ｂ）は中央処理装置１ （，１１ａ）、中央処理装置（
１１）））にそれぞれ接続され各バスマスクがシステム
バス使用する時、要求信号線１ （８ａ） 、要求信号
ａ！２（８ｂ）に出力し、優先度検出装置（９）での結
果を優先信号線１（１０ａ） 、優先信号線２ （１０
ｂ） で受け、バスビジー線（３）の情報によシバス
アクセスを許可するかウェイトを続けるかを判断し結果
をそれぞれ許可信号ｈ１ （１９ａ） 、許可信号線２
（１９ｂ） に出力し、中央処理装置（１１ａ）、
中央処理装置（１１ｂ）のウェイト解除端子及ヒコマン
ドバツファ１ （１５ａ） 、コマンドバッファ２ （
１５ｂ）とアドレスバッファ１ （１６ａ）。
接続されるアドレス巌１．アドレス線２ 、 （１４
ａ） （１４ｂ）も同様に接続されるデータ線１．デー
タ線２ 、 （１５ａ） （１５ｂ）はそれぞれシス
テムバス（１）のコマンド線（５）に接続されるコマン
ドバッファ１．コマンドバッファ２゜（１６ａ） （ｔ
６ｂ）は同様にアドレス線（６）に接続されるアドレス
バッファ１．アドレスバッファ２． （１７ａ）（１
７ｂ）も同様にデータ線（７）に接続されるデータバッ
ファ１．データバッファ２ 、 （１８ａ） （１８
ｂ）は中央処理装置１ （，１１ａ）、中央処理装置（
１１）））にそれぞれ接続され各バスマスクがシステム
バス使用する時、要求信号線１ （８ａ） 、要求信号
ａ！２（８ｂ）に出力し、優先度検出装置（９）での結
果を優先信号線１（１０ａ） 、優先信号線２ （１０
ｂ） で受け、バスビジー線（３）の情報によシバス
アクセスを許可するかウェイトを続けるかを判断し結果
をそれぞれ許可信号ｈ１ （１９ａ） 、許可信号線２
（１９ｂ） に出力し、中央処理装置（１１ａ）、
中央処理装置（１１ｂ）のウェイト解除端子及ヒコマン
ドバツファ１ （１５ａ） 、コマンドバッファ２ （
１５ｂ）とアドレスバッファ１ （１６ａ）。
アドレスバッファ２ （１６ｂ）とデータバッファ１（
１７ａ） 、データバッファ２ （１７ｂ） のイネ
ーブル端子に接続されるバスアクセス制御装置１．バス
アクセス制御装置ｆｔ２である。
１７ａ） 、データバッファ２ （１７ｂ） のイネ
ーブル端子に接続されるバスアクセス制御装置１．バス
アクセス制御装置ｆｔ２である。
バスマスタ１ （２ａ） ｉｊシステムバスをアクセ
スする時バスアクセス制御装置（ｉａａ）に指令し要求
信号を出力させる。この要求信号を優先度検出装置（９
）が受は他の優先度の高いバスマスタが要求信号を出し
ていなければバスアクセス制御装置１（１８ａ）に優先
信号を出力する。
スする時バスアクセス制御装置（ｉａａ）に指令し要求
信号を出力させる。この要求信号を優先度検出装置（９
）が受は他の優先度の高いバスマスタが要求信号を出し
ていなければバスアクセス制御装置１（１８ａ）に優先
信号を出力する。
バスアクセス制御装置１ （１８ａ）はこの優先信号を
受けただけではシステムバスを使用できず、バスビジー
線（４）を調ベシステムバスが使用されていないのを確
認してから許可信号線１ （１９ａ）に許可信号を出力
する。この許可信号によシラエイト状態の中央処理装置
（１１ａ）はウェイトを解除され。
受けただけではシステムバスを使用できず、バスビジー
線（４）を調ベシステムバスが使用されていないのを確
認してから許可信号線１ （１９ａ）に許可信号を出力
する。この許可信号によシラエイト状態の中央処理装置
（１１ａ）はウェイトを解除され。
コマンドバッファｊ （１５ａ） 、アドレスバッファ
（１６ａ）、データバッファ（１７ａ） は禁止状態
からイネーブル状態となり、バスビジー信号を自分で出
力し、中央処理装置（１１ａ）からのコマンド信号。
（１６ａ）、データバッファ（１７ａ） は禁止状態
からイネーブル状態となり、バスビジー信号を自分で出
力し、中央処理装置（１１ａ）からのコマンド信号。
アドレス信号、データ信号がシステムバスのコマンドバ
ス、アドレスバス、データバスに出力されバススレーブ
（３）がアクセス可能となる。
ス、アドレスバス、データバスに出力されバススレーブ
（３）がアクセス可能となる。
なおバスマスタ２ （２１））についても動作は同様で
ある。
ある。
従来のシステムバスの入出力装置は以上のように構成さ
れておシ、優先度が低いバスマスタがシステムバスのア
クセスを要求しても、優先度の高いバスマスタのシステ
ムバスの使用が終了するまで待ち続けなければならず、
優先度の高いバスマスタカ優先信号を受けても優先度の
低いバスマスタのシステムバス上で実行中の処理を終了
するまで待たなくてはならない。この待ち時間が長けれ
ばシステム全体のスループッ）Ｕ低下するだめ。
れておシ、優先度が低いバスマスタがシステムバスのア
クセスを要求しても、優先度の高いバスマスタのシステ
ムバスの使用が終了するまで待ち続けなければならず、
優先度の高いバスマスタカ優先信号を受けても優先度の
低いバスマスタのシステムバス上で実行中の処理を終了
するまで待たなくてはならない。この待ち時間が長けれ
ばシステム全体のスループッ）Ｕ低下するだめ。
ある程度待って許可がおりなければバスマスタは要求を
止め、他の処理を行う等の方法をとる方が良い。
止め、他の処理を行う等の方法をとる方が良い。
また１つのバスマスクがシステムバスアクセス中に故障
した時、他のバスマスクも要求を出すことによ多処理が
止まる危険性を持っている。ある処理を続行中細の処理
を行なわせるには割込を使う方法があるが、この場合中
央処理装置はウェイトステートを続行しているため割込
を受は付けられない。
した時、他のバスマスクも要求を出すことによ多処理が
止まる危険性を持っている。ある処理を続行中細の処理
を行なわせるには割込を使う方法があるが、この場合中
央処理装置はウェイトステートを続行しているため割込
を受は付けられない。
〔発明の概要〕
本発明はこれらの欠点を改善するため、バスマスタが要
求を出して待たされた場合、所定の時間の後に割込動作
を可能としたバスマスタ制御装置を提供するものである
。
求を出して待たされた場合、所定の時間の後に割込動作
を可能としたバスマスタ制御装置を提供するものである
。
以下第２図に示す゛との発明の一実施例について説明す
る。
る。
図においてａηは中央処理装置、αＨ３（１４）はそれ
ぞれ中央処理装置αυに接続されるコマンド線、アドレ
ス線、データ線、 （５） （６） （７１はそれぞれ
システムバスのコマンド線、アドレス線、データ線、
ａｓ（ｌｕ′６は翰のバッファ制御線で制御されるコマ
ンドバッファ、アドレスバッファ、データバッファ、（
４）はシステムバスのバスビジー線、ｏｎは優先信号線
。
ぞれ中央処理装置αυに接続されるコマンド線、アドレ
ス線、データ線、 （５） （６） （７１はそれぞれ
システムバスのコマンド線、アドレス線、データ線、
ａｓ（ｌｕ′６は翰のバッファ制御線で制御されるコマ
ンドバッファ、アドレスバッファ、データバッファ、（
４）はシステムバスのバスビジー線、ｏｎは優先信号線
。
（８）は要求信号（舖はバスアクセス制御装置、 （Ｉ
Ｉは許可信号線、（２Ｄは要求信号線（８）に接続され
、要求信号が出力される間１時間を計、ｂ、ｃｌｓのタ
イムアウト信号線にタイムアウト信号全出力し、許可信
号によシタイムアウト信号がリセットされるタイマー装
置、Ｑ湯はシステムバスからの優先信号とタイムアウト
信号のＯＲ出力をバスアクセス制御装置への優先信号入
力とするバスマスタ優先信号線、 ａ４）はシステムバ
スのバスビジー信号をタイムアウト信号によって制御し
Ｑ５１のバスマスタビジー信号線にシステムバス未使用
の信号を出力するバスビジー制御装置であり、上記の装
置により（２）のバスマスタを構成している。
Ｉは許可信号線、（２Ｄは要求信号線（８）に接続され
、要求信号が出力される間１時間を計、ｂ、ｃｌｓのタ
イムアウト信号線にタイムアウト信号全出力し、許可信
号によシタイムアウト信号がリセットされるタイマー装
置、Ｑ湯はシステムバスからの優先信号とタイムアウト
信号のＯＲ出力をバスアクセス制御装置への優先信号入
力とするバスマスタ優先信号線、 ａ４）はシステムバ
スのバスビジー信号をタイムアウト信号によって制御し
Ｑ５１のバスマスタビジー信号線にシステムバス未使用
の信号を出力するバスビジー制御装置であり、上記の装
置により（２）のバスマスタを構成している。
次に動作を説明すると、中央処理装置がシステムバスを
アクセスする時、要求信号線（８）により要求信号を出
力する。中央処理装置０υは、バスアクセス制御装置（
１８が要求信号を出力した後でも、優先信号線００）に
優先信号が出力されないかあるいは出力されてもバスビ
ジー線（４）にバス未使用の信号が出力されないと、バ
スアクセス制御装置Ｏ〜は許可信号線（ＩＩに許可信号
を出力せずウェイト状態を続ケ、コマンドバッファαり
、アドレスバッフ’ｌｆｎ。
アクセスする時、要求信号線（８）により要求信号を出
力する。中央処理装置０υは、バスアクセス制御装置（
１８が要求信号を出力した後でも、優先信号線００）に
優先信号が出力されないかあるいは出力されてもバスビ
ジー線（４）にバス未使用の信号が出力されないと、バ
スアクセス制御装置Ｏ〜は許可信号線（ＩＩに許可信号
を出力せずウェイト状態を続ケ、コマンドバッファαり
、アドレスバッフ’ｌｆｎ。
データバッファ面も禁止状態となる。
ここで、要求信号が出力されると同時にタイマ装置Ｃυ
が作動しており所定の時間の経過後、タイムアウト信号
ｇｔ２２にタイムアウト信号を出力する。
が作動しており所定の時間の経過後、タイムアウト信号
ｇｔ２２にタイムアウト信号を出力する。
このタイムアウト信号によシバソファ制御線（２０のバ
ッファイネーブル信号は許可信号がイネーブルになって
も禁止状態を続ける。
ッファイネーブル信号は許可信号がイネーブルになって
も禁止状態を続ける。
またこのタイムアウト信号によシ中央処理装置αυは割
込要求を受けるがウェイト状態であるため割込を受けつ
けない。しかし、優先信号線（Ｉｆ）Ｋはタイムアウト
信号により優先信号が生成され、バスビジー制御装置Ｑ
４によシバスビジー線（４）にバスヒシーの信号が出力
されていてもバスマスタビジー信引Ｉ最にはバス未使用
の信号が生成きれるためバスアクセス制御装置０枠は許
可信号線（１９に許可信号を出力する。そし°Ｃ中央処
理装置０１）はウェイトラ解除されシステムバスのアク
セス命令を完了するが、コマンドバッファ（１９，アド
レスバッファαｅ、データバッファ住ηは禁止状態を続
けているたメ、実際はシステムバスはアクセスできない
。
込要求を受けるがウェイト状態であるため割込を受けつ
けない。しかし、優先信号線（Ｉｆ）Ｋはタイムアウト
信号により優先信号が生成され、バスビジー制御装置Ｑ
４によシバスビジー線（４）にバスヒシーの信号が出力
されていてもバスマスタビジー信引Ｉ最にはバス未使用
の信号が生成きれるためバスアクセス制御装置０枠は許
可信号線（１９に許可信号を出力する。そし°Ｃ中央処
理装置０１）はウェイトラ解除されシステムバスのアク
セス命令を完了するが、コマンドバッファ（１９，アド
レスバッファαｅ、データバッファ住ηは禁止状態を続
けているたメ、実際はシステムバスはアクセスできない
。
中央処理装置（ｌυはウェイト状態であったシステムバ
スのアクセス命令が完了すると、タイムアウト信号によ
る割込を受けつけ割込処理に入ることができ、要求信号
をとシ下げることができる。
スのアクセス命令が完了すると、タイムアウト信号によ
る割込を受けつけ割込処理に入ることができ、要求信号
をとシ下げることができる。
ここで割込処理においてはウェイト状態であったシステ
ムバスのアクセス命令の結果は無視すれば良い。
ムバスのアクセス命令の結果は無視すれば良い。
この様に構成されているため優先度の低いバスマスタが
要求信号を出力しても長時間待たされる様であれば２割
込処理によシ他の処理を行うことができ、システムバス
上のバスマスタが必要以上に待たされることがなく、シ
ステムのスループットは向上する。
要求信号を出力しても長時間待たされる様であれば２割
込処理によシ他の処理を行うことができ、システムバス
上のバスマスタが必要以上に待たされることがなく、シ
ステムのスループットは向上する。
また、システムバスあるいは他のバスマスタの故障によ
システムバスが使用できない等の状態になってもバスマ
スタは動作し続けることが可能なため故障処理や、ウォ
ッチドッグタイマの様にエラー検出ができる等の効果が
ある。
システムバスが使用できない等の状態になってもバスマ
スタは動作し続けることが可能なため故障処理や、ウォ
ッチドッグタイマの様にエラー検出ができる等の効果が
ある。
ｈ私 ＬＪ）−ビ心テムバスに培蒋償れふバスマスタの
場合について説明したが、この発明はこれに限らず単一
バスのシエイクノ・ンド方式のＩｌｏに使用しても良い
。
場合について説明したが、この発明はこれに限らず単一
バスのシエイクノ・ンド方式のＩｌｏに使用しても良い
。
以上の様にこの発明によればバスマスタはシステムバス
に対して要求信号を出しても割込によって要求をとシ下
げることができる利点がある。
に対して要求信号を出しても割込によって要求をとシ下
げることができる利点がある。
第１図は従来のシステムバス及びバスマスクの構成図、
第２図はこの発明の一実施例を示す図であり、 図中（
ｔｌＵシステムバス、（２）はバスマスタ。 （３）はバススレーブ、（４）はバスビジー線、 （５
１（６１（７）はシステムバスのコマンド線、アドレス
線、データ線、（８）は要求信号線、（９）は優先度検
出装置、０１は優先信号線、ａυは中央処理装置、 Ｑ
Ｈ：ＨＩ３）はバスマスタ内のコマンド線、アドレス線
、データ線、０９ａＩηはコマンドバッファ、アドレス
バッファ、データバッファ、ａ枠はバスアクセス制御装
置、Ｈに許可信号線、翰はバッファ制御線、Ｑカはタイ
マー装置、（２）はタイムアウト信号線、＠はバスマス
タ優先信号線、ｃ！りけバスビジー制御装置、（ハ）は
パスマスタビジー制御線である。なお図中、同一あるい
は相当部分には同一符号を付して示しである。
第２図はこの発明の一実施例を示す図であり、 図中（
ｔｌＵシステムバス、（２）はバスマスタ。 （３）はバススレーブ、（４）はバスビジー線、 （５
１（６１（７）はシステムバスのコマンド線、アドレス
線、データ線、（８）は要求信号線、（９）は優先度検
出装置、０１は優先信号線、ａυは中央処理装置、 Ｑ
Ｈ：ＨＩ３）はバスマスタ内のコマンド線、アドレス線
、データ線、０９ａＩηはコマンドバッファ、アドレス
バッファ、データバッファ、ａ枠はバスアクセス制御装
置、Ｈに許可信号線、翰はバッファ制御線、Ｑカはタイ
マー装置、（２）はタイムアウト信号線、＠はバスマス
タ優先信号線、ｃ！りけバスビジー制御装置、（ハ）は
パスマスタビジー制御線である。なお図中、同一あるい
は相当部分には同一符号を付して示しである。
Claims (1)
- システムバスのアクセスが可能であり演算及びデータの
入出力が可能な中央処理装置を含むバスマスタにおいて
、中央処理装置がシステムバスをアクセスする時、要求
信号を出力し、システムバスの使用の可否を判断し、中
央処理装置に連絡してバスのバッファを制御するバスア
クセス制御装置と、このバスアクセス制御装置が要求信
号を出力してから所定時間の経過の後、バスアクセス制
御装置にバス使用可の信号と中央処理装置に対して割込
要求信号を出力するタイマー装置とを備えたことを特徴
とするバスマスタ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15672684A JPS6134654A (ja) | 1984-07-27 | 1984-07-27 | バスマスタ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15672684A JPS6134654A (ja) | 1984-07-27 | 1984-07-27 | バスマスタ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6134654A true JPS6134654A (ja) | 1986-02-18 |
Family
ID=15633986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15672684A Pending JPS6134654A (ja) | 1984-07-27 | 1984-07-27 | バスマスタ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6134654A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63155550U (ja) * | 1987-03-31 | 1988-10-12 |
-
1984
- 1984-07-27 JP JP15672684A patent/JPS6134654A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63155550U (ja) * | 1987-03-31 | 1988-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6141715A (en) | Method and system for avoiding live lock conditions on a computer bus by insuring that the first retired bus master is the first to resubmit its retried transaction | |
| JPH0354375B2 (ja) | ||
| US20150234759A1 (en) | Method and apparatus using high-efficiency atomic operations | |
| US6629178B1 (en) | System and method for controlling bus access for bus agents having varying priorities | |
| JP2979771B2 (ja) | 情報処理装置及びそのバス制御方法 | |
| JPS6134654A (ja) | バスマスタ制御装置 | |
| JP2972491B2 (ja) | バス制御機構及び計算機システム | |
| JP6992295B2 (ja) | 電子装置 | |
| JP2906197B2 (ja) | 二重化バス装置 | |
| JPS593775B2 (ja) | バス要求処理装置 | |
| JPS63174158A (ja) | マルチプロセツサシステム | |
| JPH02291039A (ja) | メモリ制御システム | |
| JP2679440B2 (ja) | 情報処理装置 | |
| JPH1055341A (ja) | バスインタフェース制御方式 | |
| JPH02289020A (ja) | 情報処理装置のタイムアウト処理方式 | |
| JPS584365B2 (ja) | リセツト制御システム | |
| JPH0822441A (ja) | 情報処理装置およびその通信エラー検出方法 | |
| JPH06124242A (ja) | 二重化共有メモリ等価性保証方式 | |
| JPH03154148A (ja) | ２ポートメモリのアクセス調停装置 | |
| JPH0784933A (ja) | 入出力制御ボード | |
| JPH05108460A (ja) | メモリ制御方法 | |
| JPH03260857A (ja) | 自動通信機能付メモリシステム | |
| JPS60183668A (ja) | マルチプロセツサシステム | |
| JPS6053890B2 (ja) | 情報処理システム | |
| JPH04266147A (ja) | バスアダプタ装置 |