JPH02289020A - 情報処理装置のタイムアウト処理方式 - Google Patents

情報処理装置のタイムアウト処理方式

Info

Publication number
JPH02289020A
JPH02289020A JP1063772A JP6377289A JPH02289020A JP H02289020 A JPH02289020 A JP H02289020A JP 1063772 A JP1063772 A JP 1063772A JP 6377289 A JP6377289 A JP 6377289A JP H02289020 A JPH02289020 A JP H02289020A
Authority
JP
Japan
Prior art keywords
unit
common
command
timeout
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1063772A
Other languages
English (en)
Inventor
Masahiro Kitazawa
正廣 北澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1063772A priority Critical patent/JPH02289020A/ja
Publication of JPH02289020A publication Critical patent/JPH02289020A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (i要) 計算機のタイムアウト処理方式に係り、特に−のコモン
バスに接続された複数の情報処理ユニットからなるシス
テムと、他のコモンバスに接続された複数の情報処理ユ
ニットからなるシステムとを、両システムに共通して属
する共通ユニットを介して連結し、異なるシステムに属
するユニット間においてデータの送受信を行なえるよう
にした情報処理装置における一方のシステムのユニット
から他方のシステムのユニットに送信したアクセスコマ
ンドに対してタイムアウト処理方式に関し、 1台のユニットがウェイト状態になったとしても、装置
全体に悪影響を与えることのないようにすることを目的
として、 上記のような情報処理装置タイムアウト処理方式を、共
通ユニットを介して他システムのユニットにアクセスし
たユニットは共通ユニットの処理時間の監視を行ない、
予め定めたタイムアウト時間を経過したときには、共通
ユニットが処理中のアクセスコマンドの発行元がどのユ
ニットであるかを問わず当該共通ユニットにタイムアウ
ト処理コマンドを発行すると共に、上記共通ユニットは
共通ユニット内で保持している全てのコマンドにタイム
アウト処理を実行するものとして構成した。
〔産業上の利用分野〕
本発明は、計算機のタイムアウト処理方式に係り、特に
−のコモンバスに接続された複数の情報処理ユニットか
らなるシステムと、他のコモンバスに接続された複数の
情報処理ユニットからなるシステムとを、両システムに
共通して属する共通ユニットを介して連結し、異なるシ
ステムに属するユニット間においてデータの送受信を行
なえるようにした情報処理装置における一方のシステム
のユニットから他方のシステムのユニットに送信したア
クセスコマンドに対してのタイムアウト処理方式に関す
る。
〔従来の技術〕
近年、LSIの高集積化に伴ない、情報処理装置もコン
パクトなものとなりつつある。
このように情報処理装置をコンパクトなものとする手法
として、情報処理装置を構成するCPU、メモリ等のユ
ニット間のインターフェース信号伝送用の信号線を減ら
すことが考えられる。そこで、一般に各ユニットの間を
コモンバスで接続することが行なわれている。このよう
情報処理装置として、−台のユニットを2本のコモンバ
スに配置して共通ユニットとして、これら2木のコモン
バスに複数の処理ユニットを接続し、−方のコモンバス
に接続されたユニットと、他方のコモンバスに接続した
ユニットとの間を共通ユニットで接続して情報の送受信
を行なえるようにしたものがある。
このように、−のコモンバスに接続された複数の情報処
理ユニットからなるシステムと、他のコモンバスに接続
された複数の情報処理ユニットからなるシステムとを、
両システムに共通して属する共通ユニットを介して連結
し、異なるシスムに属するユニット間においてデータの
送受信を行なえるようにした情報処理装置として第5図
に示すものがある。同図において11は第1のコモンバ
ス、12は第2のコモンバス、13.14は第1のコモ
ンバスに接続された第0及び第1の中央制御装置(CP
UO,CPUI)、15は第2のコモンバスに接続され
た共通メモリ(CM)、16は主記憶装置(MSU)、
17は第1及び第2のコモンバス11,12の両方に接
続され、第1のコモンバス11上に伝送される中央処理
装置13.14のアクセスコマンド情報を第2のコモン
バス12上に伝送し、上述の2台の記憶装置15.16
のいずれかにアクセスするメモリアクセスコントローラ
(MAC: Memory AccessContro
ler )を示している。
ここで、例えば第0の中央処理装置13からコモンメモ
リ15にアクセスするときには、先ず第0の中央制御装
置工3は、メモリアクセスコントローラ17にその旨の
コマンドを送出する。メモリアクセスコントローラ17
ではこのコマンドをメモリアクセスコントローラ17に
設けられたコモンメモリ用のスタックに一旦格納して第
2のコモンバス12上に送出し、コモンメモリ15の応
答を待つ、コモンメモリ15の応答があったときには、
中央処理装置11はメモリアクセスコントローラ17を
介してコモンメモリ15にアクセスすることができる。
(発明が解決しようとする課題) ところで、上述のように中央処理装置11がメモリアク
セスコントローラ17を介してメモリ装置にアクセスす
るような情報処理装置において、複数の中央処理装置1
3.14はメモリアクセスコントローラ17を介して、
複数のメモリ装置にアクセスすることとなるため、メモ
リアクセスコントローラ17には多くアクセスが集中す
ることとなる。このような場合において、−台の中央処
理装置13.14からメモリアクセスコントローラ17
に送出されたアクセスコマンドに対して、例えばコモン
メモリ15が応答を返さないハング状態となった場合に
は、そのコマンドを発した装置に対して、何等かの処理
を行なわれなければ、メモリアクセスコントローラ17
は他の装置の実行待ちのコマンドの処理ができず情報処
理装置全体がウェイト状態となり、1台のユニットの不
具合が情報処理装置全体に不具合を与え、情報処理が停
止してしまうという問題がある。
そこで、本発明は1台のユニットがウェイト状態になっ
たとしても、装置全体に悪影響を与えることのない、情
報処理装置のタイムアウト処理方式を提供することを目
的とする。
〔課題を解決するための手段〕
本発明にあって、上記の課題を解決するための手段は、
第1図に示すように、−のコモンバスlに接続された複
数の情報処理ユニット2−4゜2−2.・・・、2−n
からなるシステムと、他のコモンバス3に接続された複
数の情報処理ユニットからなるシステム1..4−2.
・・・、4−oとを、両システムに共通して属する共通
ユニット5を介して連結し、異なるシステムに属するユ
ニット間においてデータの送受信を行なえるようにした
情報処理装置における一方のシステムのユニットから他
方のシステムのユニットに送信したアクセスコマンドに
対してのタイムアウト処理方式において、上記共通ユニ
ット5を介して他システムのユニットにアクセスしたユ
ニットは共通ユニットの処理時間の監視を行ない、予め
定めたタイムアウト時間を経過したときには、共通ユニ
ット5が処理中のアクセスコマンドの発行元がどのユニ
ットであるかを問わず当該共通ユニット5にタイムアウ
ト処理コマンドを発行すると共に、上記共通ユニットは
共通ユニット内で保持している全てのコマンドにタイム
アウト処理を実行することである。
〔作用〕
本発明によれば、共通ユニットを介して他システムのユ
ニットにアクセスしたユニットは共通ユニットの処理時
間の監視を行ない、予め定めたタイムアウト時間を経過
したときには、共通ユニットが処理中のアクセスコマン
ドの発行元がどのユニットであるかを問わず当該共通ユ
ニットにタイムアウト処理コマンドを発行すると共に、
上記共通ユニットは共通ユニット内で保持している全て
のコマンドにタイムアウト処理を実行するから、共通ユ
ニットにおいて、1つのユニットの処理が滞っている場
合には、当該アクセスを発行したユニットまたはその他
のユニットが、所定時間が経過した後にはタイムアウト
処理コマンドを発生し、共通ユニットはタイムアウト処
理を実行するから、−台のユニットのコマンドが共通ユ
ニットで停滞しているために情報処理装置全体で処理が
停止してしまうといったことはなくなる。
(実施例) 以下本発明に係る情報処理装置のタイムアウト処理方式
の実施例を図面に基づいて説明する。
第2図乃至第4図は本発明に係る情報処理装置のタイム
アウト処理方式の実施例を示すものである。本実施例に
おいて、情報処理装置は第2図に示すように、第1のコ
モンバス21および第2のコモンバス22を有し、両ス
モンバス21゜22には共通ユニットとして1台のメモ
リアクセスコントローラ(MAC)23が接続されてい
る。そして第1のコモンバス21には、第0の中央処理
装置24と第1の中央処理装置25が接続されている。
また、第2のコモンバス22には3種の記憶手段、即ち
コモンメモリ(CM)26、主記憶装置(MSU)27
、及びシステム記憶装置(SSU)28が接続されてい
る。そして各中央処理装置24.25は自己がコマンド
アクセスを発行したときにはコモンバス21を監視し、
自己に対するコマンドがないときには所定の時間経過後
メモリアクセスコントローラ23に対してタイムアウト
コマンドを発生する。また、自己に対するコマンドがあ
るときには、そのコマンドがコモンメモリからのリター
ンコマンドであるときにはそのアクセスコマンドの特定
のビットを調べ、タイムアウト、またはりトライを表示
するときにはタイムアウト処理又はリトライ処理を行な
い、コモンメモリからの通常のコマンドであるときには
通常の処理を実行するものとしている。
ここで、本実施例において各中央処理装置等が使用する
コマンドは第4図に示すようなものとしている。即ち、
各コマンドは64ビツトからなり、最初の8ビツト(0
〜7)はオペレーションコード領域、次の8ビツト(8
〜15)は終了状態を表示するステータス領域で特に1
4ビツトを実行中でメモリ装置からの応答待ちであった
コマンドを強制的に終了させたことを示すビット、また
、15ビツトをタイムアウトコマンドが発行されたため
に、終了したことを示すタイムアウト表示のためのビッ
トとしている。更に次の4ビツト(16〜19)は発行
元ID、次の4ビツト(20〜23)は発行元ID、次
の8ビツト(24〜31)はコントロールフィールドと
して30ビツトをCMコマンドタイムアウトをまた、3
1ビツトをSSUコマンドタイムアウトを表示するもの
としている。そして、最後の32ビツト(32〜63)
において、アドレスを指定するものとしている。
例えば通常のコマンド、通常リターンコマンド、タイム
アウトコマンド、タイムアウトリターンコマンドの形式
は、第4図に示すように、夫々の領域に所定のデータを
格納するものとしている。
そして本実施例にかかる中央処理装置はメモリアクセス
コントローラ23を介してメモリ装置、例えばコモンメ
モリにアクセスするときには第3図に示すようなフロー
チャートに従って作動する。即ち先ず0Mアクセスコマ
ンドをメモリアクセスコントローラ23に発行する(S
TI)。そしてコモンバスを監視して、自己に対するコ
マンドがないか判断する(Sr1)。この判定はコマン
ドの相手先IDを見ることによって行なわれる。自己に
対するコマンドがあったときには、そのコマンドがCM
のリターンコマンドか否かを判定しく5T4)、0Mコ
マンドであれば、そのコマンドの14及び15ビツトを
確認しくSr1.5T6)、“11″であればタイムア
ウトコマンドであるとして、タイムアウト処理を行なう
。また、14及び15ビツトが01”であれば、リトラ
イの処理を行なう。
14及び15ビツトが″00″であるときには(Sr1
)正常の0Mリターンコマンドであるとして、データ伝
送等を実行する次のステップに移行する。
そして0Mリターンコマンドでない場合にはそのコマン
ドが直ちに処理すべきコマンドであるかどうかを判断し
て(Sr1)、直ちに処理すべきコマンドの処理を実行
する、直ちに処理すべきコマンドではないときには、そ
のコマンドを保持若しくはリジェクトする。
そして自己に対するコマンドがなく、タイマ割込を行な
うときには(Sr1)、CMタイマの更新を行ない(S
TIO)、CMタイマの値が、予め設定した0Mタイム
アウト値に達したら(STI 1)CMタイムアウトコ
マンドを発行する(ST12)。この処理の手順は全て
の中央処理装置に共通して実行される。
次に第2図に基づいて、処理の一例を説明する。
■ 第0の中央処理装置24からコモンメモリ26への
アクセスコマンドがメモリアクセスコントローラ23に
発生され、第0の中央処理装置24は応答アクセスを待
っているこのときコモンメモリ26がハングしている。
■ 第1の中央処理装置24からコモンメモリ26への
アクセスコマンドがメモリアクセスコントローラ23に
発生され、第1の中央処理装置25は応答アクセスを待
っている。
■ 第1の中央処理装置25はステップ9乃至ステップ
12を実行し、第0の中央処理装置24のアクセスに対
してCMタイムアウトコマンド発生する。この時、第0
の中央処理装置24は他の中央処理装置からのコマンド
を処理しており、自己が発生したアクセスコマンドのタ
イムアウト処理を実行していない。
■ メモリアクセスコントローラ23から第0の中央処
理装置24にCPU0タイムアウトリターンコマンドが
発生される。この時コマンドのステータスの14及び1
5ビツトは11″であり、第Oの中央処理装置24はタ
イムアウト処理を実行する。
■ メモリアクセスコントローラ23から第1の中央処
理装置25にCPUIタイムアウトリターンコマンドが
発生される。この時コマンドのステータスの14及び1
5ビツトは“01”であり、第1の中央処理装置2°5
はリトライ処理を実行する。
したがって本実施例によれば、第0の中央処理装置がメ
モリアクセスコマンドを発生したのち、他の処理を実行
し、このメモリアクセスのタイムアウトを検出できない
場合であっても、同様にメモリアクセスを発生した他の
中央処理装置がメモリアクセスコントローラに対してタ
イムアウト信号を発生して、メモリアクセスコントロー
ラのハング状態を解消することができるから、1台のユ
ニットのハングにより情報処理装置全体が停止してしま
うような事態を回避することができる。
〔発明の効果〕
以上説明したように、本発明によれば、計算機のタイム
アウト処理方式を、共通ユニットを介して他システムの
ユニットにアクセスしたユニットは共通ユニットの処理
時間の監視を行ない、予め定めたタイムアウト時間を経
過したときには、共通ユニットが処理中のアクセスコマ
ンドの発行元がどのユニットであるかを問わず当該共通
ユニットにタイムアウト処理コマンドを発行すると共に
、上記共通ユニットは共通ユニット内で保持している全
てのコマンドにタイムアウト処理を実行することとした
から、1台の情報処理ユニットが共通ユニットを介して
他のユニットにアクセスしたのち他の処理を実行し、こ
のユニットのタイムアウトを検出できない場合であって
も、同様にアクセスを発生した他のユニットが共通ユニ
ットに対してタイムアウト信号を発生して、共通ユニッ
トのハング状態を解消することができるから、1台のユ
ニットのハングにより情報処理装置全体が停止してしま
うような事態を回避することができるという効果を奏す
る。
親処理装置のコマン1くの例を示す図、第5図は本発明
が適用される情報処理装置の構成を示すブロック図であ
る、 1.3・・・コモンバス 1、.12.ln・・・情報処理ユニット4−□s 4
−2t 4−n・・・情報処理ユニット5・・・共通ユ
ニット
【図面の簡単な説明】
第1図は本発明の原理図、第2図は本発明に係る情報処
理装置のタイムアウト処理方式の実施例を示す図、第3
図は第2図に示した情報処理装置のタイムアウト処理方
式の中央処理装置の作動を示すフローチャート、第4図
は第2図に示した情コモンバス 本発明の原理図 第1図 本発明の実施例 第 図 タイムアウトコマンド形式例 タイムアウトリターンコマンド形式例 コモンバスの通常コマンド形式例 コモンバスの通常コマンドに対するリターンコマンド形
式例コマンドの例 第 図 第 図

Claims (1)

  1. 【特許請求の範囲】 一のコモンバス(1)に接続された複数の情報処理ユニ
    ット(2_−_1、2_−_2、…、2_−_n)から
    なるシステムと、 他のコモンバス(3)に接続された複数の情報処理ユニ
    ット(4_−_1、4_−_2、…、4_−_n)から
    なるシステムとを、両システムに共通して属する共通ユ
    ニット(5)を介して連結し、 異なるシステムに属するユニット間においてデータの送
    受信を行なえるようにした情報処理装置における一方の
    システムのユニットから他方のシステムのユニットに送
    信したアクセスコマンドに対してのタイムアウト処理方
    式において、上記共通ユニットを介して他システムのユ
    ニットにアクセスしたユニットは共通ユニット(5)の
    処理時間の監視を行ない、予め定めたタイムアウト時間
    を経過したときには、共通ユニット(5)が処理中のア
    クセスコマンドの発行元がどのユニットであるかを問わ
    ず当該共通ユニット(5)にタイムアウト処理コマンド
    を発行すると共に、上記共通ユニット(5)は共通ユニ
    ット(5)内で保持している全てのコマンドにタイムア
    ウト処理を実行することを特徴とする情報処理装置のタ
    イムアウト処理方式。
JP1063772A 1989-03-17 1989-03-17 情報処理装置のタイムアウト処理方式 Pending JPH02289020A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1063772A JPH02289020A (ja) 1989-03-17 1989-03-17 情報処理装置のタイムアウト処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1063772A JPH02289020A (ja) 1989-03-17 1989-03-17 情報処理装置のタイムアウト処理方式

Publications (1)

Publication Number Publication Date
JPH02289020A true JPH02289020A (ja) 1990-11-29

Family

ID=13238995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1063772A Pending JPH02289020A (ja) 1989-03-17 1989-03-17 情報処理装置のタイムアウト処理方式

Country Status (1)

Country Link
JP (1) JPH02289020A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009193305A (ja) * 2008-02-14 2009-08-27 Renesas Technology Corp マルチコアlsi
WO2011021318A1 (ja) 2009-08-19 2011-02-24 日本電気株式会社 マルチコアシステム、マルチコアシステムの制御方法、及びマルチプロセッサ
JP2012248205A (ja) * 2012-07-26 2012-12-13 Renesas Electronics Corp マルチコアlsi

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009193305A (ja) * 2008-02-14 2009-08-27 Renesas Technology Corp マルチコアlsi
US8370556B2 (en) 2008-02-14 2013-02-05 Renesas Electronics Corporation Multi-core data processor
WO2011021318A1 (ja) 2009-08-19 2011-02-24 日本電気株式会社 マルチコアシステム、マルチコアシステムの制御方法、及びマルチプロセッサ
US8719628B2 (en) 2009-08-19 2014-05-06 Nec Corporation Multi-core system, method of controlling multi-core system, and multiprocessor
JP2012248205A (ja) * 2012-07-26 2012-12-13 Renesas Electronics Corp マルチコアlsi

Similar Documents

Publication Publication Date Title
US7321947B2 (en) Systems and methods for managing multiple hot plug operations
US7849235B2 (en) DMA controller, node, data transfer control method and storage medium
JP2706602B2 (ja) 割込み再試行低減装置
US7631226B2 (en) Computer system, bus controller, and bus fault handling method used in the same computer system and bus controller
JPH02289020A (ja) 情報処理装置のタイムアウト処理方式
JP4487756B2 (ja) コンピュータシステム及びシステム監視プログラム
JPH10307788A (ja) バスブリッジ
JP3313667B2 (ja) 二重化システムの障害検出方式及びその方法
JPH05224964A (ja) バス異常通知方式
JP3050148B2 (ja) 2重化情報処理装置
JP6992295B2 (ja) 電子装置
JPH01166161A (ja) マルチプロセッサシステムの相互監視方式
JPH0346034A (ja) 情報処理システム
JPH05225114A (ja) Io制御装置
JPS6134654A (ja) バスマスタ制御装置
JP2815730B2 (ja) アダプタ及びコンピュータシステム
JPS6111867A (ja) インタフエ−ス制御における異常処理方式
JP2824890B2 (ja) Scsiプロトコル制御装置
JPH01312658A (ja) 計算機システム
JPS62162156A (ja) メモリアクセス制御装置
JPH01133444A (ja) システムバス制御装置
JPH02277142A (ja) 二重系計算機システム
JPH03286245A (ja) 自己復帰形dmaコントローラを備えたデータ転送方法
JP2000181892A (ja) バス転送制御システム
JPH0512235A (ja) 電子機器