JPH03286245A - 自己復帰形ｄｍａコントローラを備えたデータ転送方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、自己復帰形ＤＭＡコントローラを備えたデ
ータ転送方法、詳しくはシステムバスの監視回路を備え
自己復帰機能をもったＤＭＡコントローラによって利用
効率を高めたデータ転送方法である。

〔従来の技術〕

コンピュータの演算処理能力を向上させる手段としては
、コンピュータを構成するプロセッサのスループットお
よびレスポンス機能を増強する方法と、複数のプロセッ
サを並列接続して同時に演算を行わせる並列処理計算機
の開発が進んでいる。

並列処理計算機においては、各構成要素をできるだけ小
さなもので作り、これらを組み合わせて計算機を構成し
、かつ、これらの構成要素相互間においてデータの交換
や通信を行い計算処理の向上と装置の小形化を計ってい
る。

第１図は並列処理計算機にも適用できるシステム構成を
示すブロック図であって、システムバス７からのデータ
をメモリ２へ書きこむためのバスインターフェース４と
、メモリ２からのデータをシステムハス７へ出力するＤ
ＭＡコントローラ５と、内部バス６を介して上記バスイ
ンターフェース４とＤＭＡコントローラ５を接続したＣ
ＰＵ３とメモリ２を備えた装置１によってユニットを構
威し、上記装置ｌをシステムバス７を介して複数個接続
してバス形ネットワークを構成している。

上記複数個の装置１１〜１．の運用は、システムバス７
をアービター１０によって調停することによって行われ
る。即ち、アービター１０はそれぞれのＤＭＡコントロ
ーラ５１〜５３とバス・リクエストライン９およびバス
・グランドライン８Ｉ〜８３によって接続しており、シ
ステムバス７に対する装置１１〜１３の状態をアービタ
ー１０によって調停（アービトレーション）する。

即ち、アービター１０によるパスグランドはＤＭＡコン
トローラ５．、ＤＭＡコントローラ５２、さらに、ＤＭ
Ａコントローラ５３へと順次転送される。リクエストを
出していないＤＭＡコントローラは次のＤＭＡコントロ
ーラへバスグランドを伝えるが、リクエストを出してい
るＤＭＡコントローラはマスターとなり次のＤＭＡコン
トローラへパスグランドを伝えない構造になっているの
で、システムバス７上の装置１．〜１３のなかでマスタ
ーは１個しか存在しない。

いま、装置１２が装置１．ヘデータ転送を行うためには
、装置１．のＣＰＩＪ３２はＤＭＡコントローラ５□を
起動させ内部バス６２の制御権を取らせる。制御権を取
ったＤＭＡコントローラ５２はバス・リクエストライン
９ヘリクエストを出力し、エクリスタがシステムバス７
上に登場したことを知らせる。アービター１０はこのリ
クエストを検知し、リクエストを出していないＤＭＡコ
ントローラ５１を突き抜はバスグランドライン８１〜８
□を介してＤＭＡコントローラ５□がマスターになるこ
とを許可する。

マスターとなったＤＭＡコントローラ５２はシステムバ
ス７を介してデータを装置１．のバス・インターフェー
ス４．へ出力し、このバス・インターフェース４３は内
部バス６、の制御権をえてデータをメモリ２．へ書き込
む。

以上のような動作によってデータ転送が行われていた。

〔発明が解決しようとする課題〕

上述した従来方式のＤＭＡコントローラによるデータ転
送方法において、複数のバスリクエストが同時に発生す
ると次のような問題が生ずる。

即ち、アービター１０は自己に最も近いリクエスタに対
して優先権を与えてマスターとするので、装置１．が装
置１２にデータ転送を、装置１２も装置１３にデータ転
送を同時にリクエストしたとすると、装置１．はマスタ
ーとなって装置１．のバス・インターフェース４２にテ
°−夕を出力する。

一方、装置１２のＤＭＡコントローラ５２は内部バス６
２の制御権をとってアービター１０にリクエストを出し
続ける。

このため、装置１□のバス・インターフェース４２はメ
モリ２２ヘデータを書き込むことができないので、装置
１．のデータ転送を受け入れることができず永久にこの
状態を保持して他のデータ転送ができなくなる。

辺上の問題点を回避する手、段としては、内部バスに制
御回路を設けることによって内部バスを分割シ、ハス・
インターフェースとＤＭＡコントローラが同時にメモリ
の読み書きが出来るようにする方法があるが、回路の増
設が必要となり配線も複雑化し、データ転送速度も遅く
なりコスト上昇にもつながる。

また、上記方法の他にも種々な提案があるが、いずれも
有効な対策ではなかった。

この発明は、上述したデータ転送方式の欠点を除去する
ためになされたものであって、簡単な監視回路を備えた
自己復帰形ＤＭＡコントローラによって構成した装置に
より効率よくデータ転送を行う方法を提案することを目
的とするものである。

〔課題を解決するための手段〕

上述した目的を遠戚するために、この発明による自己復
帰形ＤＭＡコントローラを備えたデータ転送方法は、シ
ステムバスに接続されたバス・インターフェースとＤＭ
Ａコントローラ、内部バスを介して上記バス・インター
フェースとＤＭＡコントローラに接続されたＣＰＵとメ
モリを備えた複数個の装置を、上記システムバスを介し
て接続することによってバス形ネットワークを構威し、
かつ、バス・リクエストラインとバス・グランドライン
によってそれぞれのＤＭＡコントローラと接続したアー
ビターによって上記ＤＭＡコントローラの優先順位を調
停するデータ転送方法において、上記ＤＭＡコントロー
ラに設けた監視回路によってシステムバスを監視させて
おき、自己の装置に他の装置からのデータ転送が生じて
いることを検知したときは自己のＣＰＵがデータ転送の
信号を出力している場合であっても内部バスの制御権を
開放してデータ転送を受け入れ、データ転送終了を検知
したうえで内部バスの制御権を取ってアービターにリク
エストを出し、上記アービターの許可を受けてマスター
となりシステムバスヘデータ転送を行う。

また、システムバスが空いている場合にはＣＰＵからの
データ転送信号によって内部バスの制御権を取り、アー
ビターの許可を受けてマスターとなりデータ転送を行う
ものである。

〔作用〕

装置１□と１□が同時にリクエストを出した場合の動作
は次のようになる。

先ず、装置りと１２は共にそれぞれのＤＭＡコントロー
ラ５１と５□が内部バスの制御権を取り、リクエストを
出す。アービター１０は上記２つのリクエストのうちア
ービター１０に近いＤＭＡコントローラ５．に優先権を
与えるので、ＤＭＡコントローラ５．はマスターとなり
装置１２へデータを転送する。

ＤＭＡコントローラ５２は、自己の監視回路によってデ
ータ転送が生じていることを検知して自己のリクエスト
を取り止め、かつ、内部バスの制御権も開放する。この
ことにより装置１２のバス・インターフェース４°はシ
ステムバス７からのデータをメモリ２２へ書き込んでゆ
く。

装置１１のデータ転送が終了すると、装置１２のＤＭＡ
コントローラ５２は再び動作を始めて内部バスの制御権
を取り、リクエストを出してマスターになるのを待つ。

〔実施例〕

以下、この発明による自己復帰形ＤＭＡコントローラを
備えたデータ転送方法を第１図および第２図によって説
明する。

第１図は自己復帰形ＤＭＡコントローラを備えた装置を
複数個接続して構成したシステムの実施例を示すブロッ
ク図である。（この実施例において装置は３個としであ
る）第１図において、システムバス７を介して装置１□
〜１３はバス形ネットワークを構成しており、それぞれ
のバス・インターフェース４．〜４３およびＤＭＡコン
トローラ５．〜５３を介してシステムバス７に接続され
ている。

また、それぞれの装置１．〜１３のＣＰＵ３゜〜３３お
よびメモリ２Ｉ〜２．は並列接続されてそれぞれのバス
・インターフェース４１〜４３およびＤＭＡコントロー
ラ５．〜５２と接続されている。

ＤＭＡコントローラの優先順位を調停するアービター１
０からのパスグランドライン８．はＤＭＡコントローラ
５、へ、バスグランドライン８２はＤＭＡコントローラ
５１から５２へ、パスグランドライン８３はＤＭＡコン
トローラ５２から５゜ヘ順次接続されており、バス・リ
クエストライン９はＤＭＡコントローラ５　ｒ、　５２
．５　ｓからアービターＩＯへワイヤードＯＲにより接
続されている。

第２図は自己復帰形ＤＭＡコントローラの内部構成を示
すブロック図であり、コントロール回路１１、システム
監視回路１５．アドレスカウンタ１２と１３．ワードカ
ウンタ１４および３ステート・バッファ１６によって構
成している。

システム監視回路１５は複数個のＴＴＬによって構成さ
れた簡単な回路で常時システムバス７のデータ転送状況
を監視しており、この情報をコントロール回路１１へ供
給している。コントロール回路１１はアドレス・カウン
タ１２と１３に信号を送り内部バスのアドレスとシステ
ムバスのアドレスとをコントロール回路１１を介して直
通とさせ、また内部バスのデータを３ステート・バッフ
ァ１６を介してシステムバスへ送出させる機能をもって
いる。

なお、内部バス６、〜６．およびシステムバス７はアド
レス・バスとデータバスを一本にとりまとめて表示して
おり、コントロールバスは省略しである。

以上説明した自己復帰形ＤＭＡコントローラ。

バス・インターフェース、メモリおよびＣＰＵによって
構成した装置によってバス形ネットワークを構成したシ
ステムにおいては、アービターによってシステムバスの
調停を行い、マスター、スレーブおよびリクエスタとし
てシステムバス上における装置の状態を指定される。

また、それぞれの装置における自己復帰形ＤＭＡコント
ローラはシステムバス監視回路を備えているので、シス
テムバスの状況を検知して自己の装置におけるデータ転
送への対応を自動的に設定し、同時に２つのリクエスト
が出力された時の混乱を避けることができ、他の凡ての
装置に対してデータ転送を行うリクエストが、凡ての装
置に生じても確実にデータ転送を行うことができる。

即チ、バス・インターフェースが内部バスの制御権を持
っている場合には、バス・インターフェースが制御権を
放棄するまでＤＭＡコントローラからメモリへのアクセ
スは待たされ、ＤＭＡコントローラが内部バスの制御権
を持っている場合には、ＤＭＡコントローラが制御権を
放棄するまでバス・インターフェースからメモリへのア
クセスは待たされるという条件が設定されており、簡単
な監視回路の取付けのみによってデータ転送の効率化を
計ることができ、経済性に富んだコスト安の装置を実現
できる。

〔発明の効果〕

以上説明したように、この発明による自己復帰形ＤＭＡ
コントローラを備えたデータ転送方法は、従来形のＤＭ
Ａコントローラに簡単な回路構成の監視回路を取付け、
この監視回路によってシステムバス上におけるデータ転
送状況を監視させ、内部バスの制御権に関するバス・イ
ンターフェースとＤＭＡコントローラの対応を上記シス
テムバス上の状況によってきめている。

以上述べた手段によって、少ない部品点数で安価な各プ
ロセッシング・エレメントを構成でき、より高速かつ確
実なデータ転送を実現できる効果がある。

【図面の簡単な説明】

第１図はこの発明に係る自己復帰形ＤＭＡコントローラ
を備えた装置を複数個接続して構成したシステムのブロ
ック図、第２図は自己復帰形ＤＭＡコントローラの内部
構成を示すブロック図である。 １、〜１３・・・装置、 ２、〜２３・・・メモリ、 ３１〜３３　・・・ＣＰＵ。 ４１〜４３・・・バス・インターフェース、５、〜５．
・・・ＤＭＡコントローラ、６Ｉ〜６３・・・内部バス
、 ７・・・システムバス、 ８１〜８３・・・バス・グランドライン、９・・・バス
・リクエストライン、 １０・・・アービター １１・・・コントロール回路、 １２．１３・・・アドレス・カウンタ、１４・・・ワー
ド・カウンタ、 １ ５・・・システム監視回路、 ６・・・３ステート ・バッファ。

Claims (1)

1. 【特許請求の範囲】 １、システムバスからのデータをメモリに書き込むバス
   ・インターフェースと、メモリからのデータをシステム
   バスへ出力するＤＭＡコントローラと、内部バスを介し
   て上記バス・インターフェースおよびＤＭＡコントロー
   ラと接続したＣＰＵおよびメモリを備えた複数個の装置
   を、システムバスを介して接続することによってバス形
   ネットワークを構成し、かつ、バス・リクエストライン
   およびバス・グランドラインによってそれぞれのＤＭＡ
   コントローラと接続したアービターにより、上記ＤＭＡ
   コントローラの優先順位を調停するデータ転送方法にお
   いて、 上記ＤＭＡコントローラに設けた監視回路によりシステ
   ムバスにおけるデータ転送状況を監視しておき、自己の
   装置に他の装置からのデータ転送が生じていることを検
   知したときは自己のＣＰＵからのデータ転送要求命令を
   入力した場合であっても内部バスの制御権を開放してデ
   ータ転送を受け入れ、データ転送終了を検知したうえで
   内部バスの制御権を取ってアービターにリクエストを出
   し、上記アービターの許可を受けてマスターとなりシス
   テムバスを介してデータ転送を行う。また、システムバ
   スにデータ転送が行われていないときはＣＰＵからのデ
   ータ転送要求命令を入力することによって内部バスの制
   御権を取り、アービターにリクエストを出してマスター
   の許可を受けデータ転送を行う ことを特徴とする自己復帰形ＤＭＡコントローラのデー
   タ転送方法。