JPH0512235A - 電子機器 - Google Patents

Abstract

(57)【要約】 【目的】サブ機器において異常によりサブプロセッサが
その機能を停止した場合に、メイン機器側からそのサブ
機器の異常の原因調査が容易にできる。 【構成】メインＣＰＵ及びサブＣＰＵの両方がアクセス
可能なコモンＲＡＭを設け、サブ機器に異常が発生した
ときにサブＣＰＵがそれを検知して、コモンＲＡＭに形
成されたステータスエリア及び詳細エラー情報エリアに
それぞれエラーステータス及びそのエラーステータスに
関するエラーの内容の情報をデータとして書き込み、メ
インＣＰＵに割込みをかける。メインＣＰＵはサブＣＰ
Ｕからの割り込みに応じて、ステータスエリアをチェッ
クしてエラーステータスが書き込まれていれば詳細エラ
ー情報エリアからエラー内容データをＲＡＭに保存す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、メインプロセッサを
有するメイン機器と、サブプロセッサを有するサブ機器
とを接続し、共有メモリを用いて両プロセッサ間のデー
タ受渡しを行う電子機器に関する。

【０００２】

【従来の技術】一般に、パーソナルコンピュータや電子
式キャッシュレジスタ等の電子機器に、オンライン伝送
等の付加機能を増設するような場合には、当該電子機器
の制御部本体を構成するメインプロセッサを有するメイ
ン機器に、通信用サブプロセッサを有するサブ機器を接
続してシステムの拡張をはかっている。このものにおい
て、メインプロセッサとサブプロセッサとの間のデータ
受渡しには両プロセッサがアクセス可能な共有メモリが
用いられている。

【０００３】ところでメインプロセッサは、例えばメモ
リへの書込み異常や読取り異常等のエラーが発生した場
合、自身のエラーを検出することによってプロセッサと
しての機能を停止している。一方、サブプロセッサも同
様で、自身のエラーを検出することによってプロセッサ
としての機能を停止している。このため、サブ機器にお
いて異常が発生してサブプロセッサがその機能を停止し
た場合、メインプロセッサがサブ機器側にコマンドを送
信してもサブ機器からの応答がないので、メインプロセ
ッサはタイマ監視によってサブ機器の異常を知り得る。

【０００４】

【発明が解決しようとする課題】しかし従来では、タイ
マ監視によってサブ機器からの応答無しにより、サブ機
器の異常（エラー）の発生を知ることはできたが、その
異常の内容については全く知る手段がなかったので、そ
のサブ機器の異常に対するメイン機器側からの原因調査
が難しいという問題があった。

【０００５】そこでこの発明は、サブ機器において異常
によりサブプロセッサがその機能を停止した場合に、メ
イン機器側からそのサブ機器の異常の原因調査が容易に
できる電子機器を提供することを目的とする。

【０００６】

【課題を解決するための手段】この発明は、メインプロ
セッサを有するメイン機器と、サブプロセッサを有する
サブ機器とを接続し、共有メモリを用いて両プロセッサ
間のデータ受渡しを行う電子機器において、サブプロセ
ッサは、サブ機器の異常を検出すると共有メモリに対し
てエラーステータス及びそのエラーステータスに関する
エラー内容の情報を書き込むエラー通知手段を設け、メ
インプロセッサは、共有メモリに書き込まれたステータ
スを読み取るエラー情報読取り手段と、このエラー情報
読取り手段により読み取ったステータスがエラーステー
タスであるときサブ機器のエラーを判定して、共有メモ
リに書き込まれたエラー内容の情報を記憶保持するエラ
ー処理手段とを設けたものである。

【０００７】

【作用】このような構成の本発明において、サブ機器に
異常が発生してそれをサブプロセッサが検出すると、エ
ラー通知手段により、共有メモリに対してエラーステー
タス及びエラー内容の情報が書き込まれる。一方、メイ
ンプロセッサは、エラー情報読取り手段により共有メモ
リに書き込まれたステータスを読取る。このときエラー
ステータスが読み取られた場合にはエラー処理手段によ
り、サブ機器のエラーが判定されて、共有メモリに書き
込まれたエラー内容の情報を記憶保持させる。

【０００８】従って、サブ機器に異常が発生すると、そ
のエラー内容の情報が記憶保持されるので、メインプロ
セッサはサブ機器の異常に対してそのエラー内容の情報
を利用して、サブ機器の異常の原因調査を行うことが可
能である。

【０００９】

【実施例】以下、この発明の一実施例を図面を参照して
説明する。

【００１０】図１はパーソナルコンピュータ，電子式キ
ャッシュレジスタ等のメイン機器１に通信制御機能を有
するサブ機器２を接続した電子機器のブロック図であ
る。前記メイン機器１は、制御部本体を構成するメイン
プロセッサ（以下メインＣＰＵと称する）１１に、バス
ライン１２を介してＲＯＭ１３、ＲＡＭ１４、タイマ１
５、インタフェース１６、割込発生回路１７、拡張スロ
ット１８等を接続して構成されている。

【００１１】前記インタフェース１６には、ディスプレ
イ１９、キーボード２０等の周辺機器が接続されてい
る。また前記割込発生回路１７は、前記メインＣＰＵ１
１の指示により前記サブ機器２のサブプロセッサ（以下
サブＣＰＵと称する）２１に対して割込信号を発生する
ものである。前記拡張スロット１８は、前記サブ機器２
に設けられた共有メモリ（以下コモンＲＡＭと称する）
２２に対してデータの書き込み及び読出しを制御する。

【００１２】一方、前記サブ機器２は、通信用の前記サ
ブＣＰＵ２１に、バスライン２３を介してＲＯＭ２４、
ＲＡＭ２５、前記コモンＲＡＭ２２、通信コントローラ
２６、割込発生回路２７等を接続して構成されている。
前記割込発生回路２７は、前記サブＣＰＵ２１の指示に
より前記メイン機器１のメインＣＰＵ１１に対して割込
信号を発生するものである。

【００１３】前記コモンＲＡＭ２２には、図２に示すよ
うに以下の各種エリアが形成されている。すなわち、前
記メインＣＰＵ１１によって、前記サブ機器２への要求
がデータ（コマンド）として書き込まれるメインＣＰＵ
要求用エリア２２ａ、このメインＣＰＵ要求用エリア２
２ａに記憶された要求のデータを読み取った前記サブＣ
ＰＵ２１によって、その要求のデータに対する応答のデ
ータが書き込まれるサブＣＰＵ応答用エリア２２ｂ、前
記サブＣＰＵ２１によって所定のステータスが書き込ま
れるステータスエリア２２ｃ、このステータスエリア２
２ｃにエラーステータスを書き込んだ時に前記サブＣＰ
Ｕ２１によって、そのエラーステータスに関する詳細な
エラー内容の情報がデータとして書き込まれる詳細エラ
ー情報エリア２２ｄなどその他、前記メインＣＰＵ１１
及び前記サブＣＰＵ２１がデータを書き込む各種エリア
が形成されている。そして、このコモンＲＡＭ２２は前
記メインＣＰＵ１１及びサブＣＰＵ２１の両方のＣＰＵ
がともにアクセス可能であり、メインＣＰＵ１１とサブ
ＣＰＵ２１とは前記コモンＲＡＭ２２を用いてデータの
受け渡しを行うようになっている。図３に前記サブＣＰ
Ｕ２１が行うエラー処理の流れ図を示す。

【００１４】まず、サブ機器２の異常、例えばソフトウ
エアの自己矛盾やＲＡＭ２５に対する書込みエラー等が
発生してそれを認識すると、コモンＲＡＭ２２のステー
タスエリア２２ｃにエラーステータスを書き込み、その
エラーステータスに関するエラー情報を、例えばソフト
ウエアの自己矛盾やＲＡＭ２５に対する書込みエラー等
が発生した時に、その時の実行アドレスやレジスタの内
容等をデータとして詳細エラー情報エリア２２ｄに書き
込む。（エラー通知手段） すると、割込発生回路２７を介してメインＣＰＵ１１に
割込信号を出力する。そして、プログラムの実行を停止
して、サブＣＰＵ２１として機能を停止させて、このエ
ラー処理を終了するようになっている。図４に前記メイ
ンＣＰＵが行うエラー割込処理の流れ図を示す。まず、
サブＣＰＵ２１から割込みを受け取った場合には、コモ
ンＲＡＭ２２のステータスエリア２２ｃを読み取る。
（エラー情報読取り手段）

【００１５】このとき、ステータスエリア２２ｃにエラ
ーステータスが書き込まれていなければ、メインＣＰＵ
要求用エリア２２ａ及びサブＣＰＵ応答用エリア２２ｂ
に書き込まれたデータを読み取って、通常処理を行うよ
うになっている。ステータスエリア２２ｃにエラーステ
ータスが書き込まれていれば、サブ機器２におけるエラ
ー発生と判断して、詳細エラー情報エリア２２ｄに書き
込まれているエラー内容データをＲＡＭ１４に記憶させ
る（エラー処理手段）。そしてこのエラー割込処理を終
了するようになっている。

【００１６】このような構成の本実施例においては、サ
ブ機器２において、例えばソフトウエアの自己矛盾やＲ
ＡＭ２５に対する書込みエラー等の異常が発生すると、
サブＣＰＵ２１がその異常を検出し、コモンＲＡＭ２２
のステータスエリア２２ｃ及び詳細エラー情報エリア２
２ｄに、エラーステータス及びこのエラーステータスに
関する詳細なエラー内容の情報がデータとして書き込ま
れる。そしてメインＣＰＵ１１に対して割込みがかけら
れる。そしてサブＣＰＵ２１はその機能を停止する。

【００１７】このとき、メインＣＰＵ１１はサブＣＰＵ
２１からの割込みに応じて、コモンＲＡＭ２２のステー
タスエリア２２ｃを読み取ると、ステータスエリア２２
ｃにエラーステータスが書き込まれているので、サブ機
器２に異常が発生していると判定する。そしてメインＣ
ＰＵ１１は、詳細エラー情報エリア２２ｄからエラー内
容データを読み取ってＲＡＭ１４に記憶させる。

【００１８】このように本実施例によれば、サブ機器２
において異常が発生すると、サブＣＰＵ２１によりコモ
ンＲＡＭ２２のステータスエリア２２ｃ及び詳細エラー
情報エリア２２ｄにそれぞれエラーステータス及びその
エラーステータスに関する詳細なエラー内容の情報がデ
ータとして書き込まれることによって、メインＣＰＵ１
１はサブ機器２の異常を知ることができ、しかも、詳細
エラー情報エリア２２ｄに書込まれたエラー内容データ
をＲＡＭ１４に記憶保存する。従って、このＲＡＭ１４
に記憶されたエラー内容の情報を利用できるので、メイ
ンＣＰＵ１１側からサブ機器２の異常の原因調査を行う
ことが可能となる。

【００１９】さらにサブＣＰＵ２１によりメインＣＰＵ
１１に割込みをかけ、その割込みに応じてメインＣＰＵ
１１がステータスエリア２２ｃをチェックすることによ
り、迅速にサブ機器２の異常を知ることができる。

【００２０】なお本実施例においては、サブ機器２にお
いて異常が発生したときには、サブＣＰＵ１１によりエ
ラーステータスをステータスエリア２２ｃに書き込むと
共にメインＣＰＵ１１に対して割込みをかけるようにな
っていたが、この発明は、特にメインＣＰＵ１１に対し
て割込みをかけるものに限られるものではなく、例えば
メインＣＰＵ１１が、例えばサブＣＰＵ１１にデータを
送信するときやサブＣＰＵからデータを受信したとき
に、ステータスエリア２２ｃをチェックするようになっ
ているものでも良い。

【００２１】

【発明の効果】以上詳述したようにこの発明によれば、
サブ機器において異常によりサブプロセッサがその機能
を停止した場合に、メイン機器側からそのサブ機器の異
常の原因調査が容易にできる電子機器を提供できる。

【図面の簡単な説明】

【図１】この発明の一実施例を示すブロック図。

【図２】同実施例のコモンＲＡＭの要部メモリ構成を示
す図。

【図３】同実施例のサブＣＰＵが行うエラー処理の流れ
を示す図。

【図４】同実施例のメインＣＰＵが行うエラー割込み処
理の流れを示す図。

【符号の説明】

１…メイン機器、２…サブ機器、１１…メインプロセッ
サ（メインＣＰＵ）、１４…ＲＡＭ、２１…サブプロセ
ッサ（サブＣＰＵ）、２２…共有メモリ（コモンＲＡ
Ｍ）。

Claims (1)

1. 【特許請求の範囲】 【請求項１】 メインプロセッサを有するメイン機器
   と、サブプロセッサを有するサブ機器とを接続し、共有
   メモリを用いて両プロセッサ間のデータ受渡しを行う電
   子機器において、前記サブプロセッサは、前記サブ機器
   の異常を検出すると前記共有メモリに対してエラーステ
   ータス及びそのエラーステータスに関するエラー内容の
   情報を書き込むエラー通知手段を設け、前記メインプロ
   セッサは、前記共有メモリに書き込まれたステータスを
   読み取るエラー情報読取り手段と、このエラー情報読取
   り手段により読み取ったステータスがエラーステータス
   であるとき前記サブ機器のエラーを判定して、前記共有
   メモリに書き込まれたエラー内容の情報を記憶保持する
   エラー処理手段とを設けたことを特徴とする電子機器。