JPH03252831A - Dma転送によるras情報収集方法 - Google Patents
Dma転送によるras情報収集方法Info
- Publication number
- JPH03252831A JPH03252831A JP2051062A JP5106290A JPH03252831A JP H03252831 A JPH03252831 A JP H03252831A JP 2051062 A JP2051062 A JP 2051062A JP 5106290 A JP5106290 A JP 5106290A JP H03252831 A JPH03252831 A JP H03252831A
- Authority
- JP
- Japan
- Prior art keywords
- dma
- memory
- controller
- ras
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 238000001514 detection method Methods 0.000 claims abstract description 6
- 238000012544 monitoring process Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明はマイクロプロセッサ(以下MPUと略す)を
用いたシステムのダウン時において、その原因調査のた
めにこのシステムについてのいわゆるRAS情報(即ち
Re1iability (信頼性)、Availa
bility (有効性) 、5erviceabil
ity (サービス容易性)に関わる情報)を収集する
方法、特にDMA (Direct Memory A
ccess)転送によるRAS情報の収集方法に関する
。
用いたシステムのダウン時において、その原因調査のた
めにこのシステムについてのいわゆるRAS情報(即ち
Re1iability (信頼性)、Availa
bility (有効性) 、5erviceabil
ity (サービス容易性)に関わる情報)を収集する
方法、特にDMA (Direct Memory A
ccess)転送によるRAS情報の収集方法に関する
。
一般にMPUを用いたシステムでシステムダウンが発生
した場合、その原因調査をするために、RAS情報の収
集が不可欠である。そこで多くの場合、プログラムによ
りメモリにロギングしておいたRAS情報をシステムダ
ウン発生時に、システムリセット後に読み出すという方
法がとられている。
した場合、その原因調査をするために、RAS情報の収
集が不可欠である。そこで多くの場合、プログラムによ
りメモリにロギングしておいたRAS情報をシステムダ
ウン発生時に、システムリセット後に読み出すという方
法がとられている。
システムダウン発生時、従来システムにおいては、Ls
iの内部レジスタのデータなど、システムのリセットに
より、ハード的にリセットされてしまうデータは、RA
S情報として、読み出すことはできない。 とは言っても、Lsiの内部レジスタなどをシステムの
正常動作時に周期的にメモリへロード(換言すればロギ
ング)して直いて前述のように読み出すという方法があ
る。しかし、この方法ではシステムの処理速度が低下す
るとともにプログラムによるデータ転送のため、ハード
の動作に比べると処理速度が遅く、ロードしたデータが
システムダウン発生直後のものであるという保証はない
という問題が残る。 そこで、この発明の課題はシステムの処理速度を低下さ
せることなく、システムダウン発生直後のLsi内部レ
ジスタの状態などのRAS情報を読み出すことのできる
DMA転送によるRAS情報収集方法を提供することに
ある。
iの内部レジスタのデータなど、システムのリセットに
より、ハード的にリセットされてしまうデータは、RA
S情報として、読み出すことはできない。 とは言っても、Lsiの内部レジスタなどをシステムの
正常動作時に周期的にメモリへロード(換言すればロギ
ング)して直いて前述のように読み出すという方法があ
る。しかし、この方法ではシステムの処理速度が低下す
るとともにプログラムによるデータ転送のため、ハード
の動作に比べると処理速度が遅く、ロードしたデータが
システムダウン発生直後のものであるという保証はない
という問題が残る。 そこで、この発明の課題はシステムの処理速度を低下さ
せることなく、システムダウン発生直後のLsi内部レ
ジスタの状態などのRAS情報を読み出すことのできる
DMA転送によるRAS情報収集方法を提供することに
ある。
前記の課題を解決するために本発明の方法は、rシステ
ムバス(MPUバス6など)に接続されたプロセッサと
、システムダウンを検出する手段(システム監視部2な
ど)と、前記システムバスに接続され、前記プロセッサ
と同様に前記バスをアクセス可能なDMAコントローラ
(3など)とを備え、 システムダウン発生時に、前記システムダウン検出手段
の検出信号を前記DMAコントローラに与えて該コント
ローラを起動させ、(Lsi4などが持つ)必要なデー
タをシステムリセットによりリセットされない領域(メ
モリ5など)へDMAにより格納するように1するもの
とする。
ムバス(MPUバス6など)に接続されたプロセッサと
、システムダウンを検出する手段(システム監視部2な
ど)と、前記システムバスに接続され、前記プロセッサ
と同様に前記バスをアクセス可能なDMAコントローラ
(3など)とを備え、 システムダウン発生時に、前記システムダウン検出手段
の検出信号を前記DMAコントローラに与えて該コント
ローラを起動させ、(Lsi4などが持つ)必要なデー
タをシステムリセットによりリセットされない領域(メ
モリ5など)へDMAにより格納するように1するもの
とする。
プロセッサバス(システムバス)に接続されたDMAコ
ントローラに対してシステムダウン時にメモリに退避す
べきデータのアドレスなどをあらかじめ設定しておき、
システムダウン信号をDMA転送の起動信号としてDM
Aコントローラに与え、必要なRAS情報をセーブする
ものである。
ントローラに対してシステムダウン時にメモリに退避す
べきデータのアドレスなどをあらかじめ設定しておき、
システムダウン信号をDMA転送の起動信号としてDM
Aコントローラに与え、必要なRAS情報をセーブする
ものである。
第1図は発明の実施例を示すものである。同図において
1はMPU、6はMPUバス(またはシステムバス)、
2はMPU1等を介してシステムダウンを監視するシス
テム監視部、3はMPUバス6に接続されたDMAコン
トローラ、4は同じ<MPUバス6に接続され、DMA
転送時にDMAコントローラ3の制御によりデータ送出
側となり得るLSi、5は同じ<MPUバス6に接続さ
れたシステムリセットの影響を受けないメモリである。 なお前記のLSi4としては内部のレジスタにデータを
持つものであっても、また図外のフロッンビディスクと
の間で高速にデータを入出力する機能を持つものであっ
てもよい。 次に第1図のシステムダウン発生時の動作について説明
する。システムダウン発生時にシステム監視部2から出
力される信号がDMA要求信号7として、DMAコント
ローラ3に入力される。これによりDMAコントローラ
3は、イニシャル処理時のMPUIからの設定に従い、
LSi4の内部レジスタの内容をメモリ5へと転送する
。 また、メモリ5の代わりにメモリカードを用いれば、別
のシステムにそのメモリカードを挿入することにより、
円滑にシステムダウンの原因調査を行うことが可能とな
る。
1はMPU、6はMPUバス(またはシステムバス)、
2はMPU1等を介してシステムダウンを監視するシス
テム監視部、3はMPUバス6に接続されたDMAコン
トローラ、4は同じ<MPUバス6に接続され、DMA
転送時にDMAコントローラ3の制御によりデータ送出
側となり得るLSi、5は同じ<MPUバス6に接続さ
れたシステムリセットの影響を受けないメモリである。 なお前記のLSi4としては内部のレジスタにデータを
持つものであっても、また図外のフロッンビディスクと
の間で高速にデータを入出力する機能を持つものであっ
てもよい。 次に第1図のシステムダウン発生時の動作について説明
する。システムダウン発生時にシステム監視部2から出
力される信号がDMA要求信号7として、DMAコント
ローラ3に入力される。これによりDMAコントローラ
3は、イニシャル処理時のMPUIからの設定に従い、
LSi4の内部レジスタの内容をメモリ5へと転送する
。 また、メモリ5の代わりにメモリカードを用いれば、別
のシステムにそのメモリカードを挿入することにより、
円滑にシステムダウンの原因調査を行うことが可能とな
る。
本発明によれば、システムダウンを示す信号をDMAコ
ントローラのDMA転送要求信号とすることにより、シ
ステムダウン発生直後のLSt内部レジスタの内容をメ
モリへ転送するようにしたので、以下の3つの効果を得
ることができる。 第1に、システム正常動作におけるシステムの処理速度
を低下させることなくRAS情報をメモリへ転送するこ
とができる。 第2に、LSi内部レジスタなど、システムのリセット
によりハード的にリセットされてしまうようなデータで
あっても、RAS情報として得ることができる。 第3に、システムダウン発生直後の信頼性の高いRAS
情報を得ることができる。
ントローラのDMA転送要求信号とすることにより、シ
ステムダウン発生直後のLSt内部レジスタの内容をメ
モリへ転送するようにしたので、以下の3つの効果を得
ることができる。 第1に、システム正常動作におけるシステムの処理速度
を低下させることなくRAS情報をメモリへ転送するこ
とができる。 第2に、LSi内部レジスタなど、システムのリセット
によりハード的にリセットされてしまうようなデータで
あっても、RAS情報として得ることができる。 第3に、システムダウン発生直後の信頼性の高いRAS
情報を得ることができる。
第1図は本発明の一実施例としてのシステムの要部構成
を示すブロック図、 1 :MPU、2 ニジステム監視部、3 : DMA
コントローラ、4:LSi、5:メモリ、6:MPUバ
ス、7 : DMA要求信号。
を示すブロック図、 1 :MPU、2 ニジステム監視部、3 : DMA
コントローラ、4:LSi、5:メモリ、6:MPUバ
ス、7 : DMA要求信号。
Claims (1)
- 1)システムバスに接続されたプロセッサと、システム
ダウンを検出する手段と、前記システムバスに接続され
、前記プロセッサと同様に前記バスをアクセス可能なD
MAコントローラとを備え、システムダウン発生時に、
前記システムダウン検出手段の検出信号を前記DMAコ
ントローラに与えて該コントローラを起動させ、必要な
データをシステムリセットによりリセットされない領域
へDMAにより格納するようにしたことを特徴とするD
MA転送によるRAS情報収集方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2051062A JPH03252831A (ja) | 1990-03-02 | 1990-03-02 | Dma転送によるras情報収集方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2051062A JPH03252831A (ja) | 1990-03-02 | 1990-03-02 | Dma転送によるras情報収集方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03252831A true JPH03252831A (ja) | 1991-11-12 |
Family
ID=12876319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2051062A Pending JPH03252831A (ja) | 1990-03-02 | 1990-03-02 | Dma転送によるras情報収集方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03252831A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7617367B2 (en) | 2006-06-27 | 2009-11-10 | International Business Machines Corporation | Memory system including a two-on-one link memory subsystem interconnection |
-
1990
- 1990-03-02 JP JP2051062A patent/JPH03252831A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7617367B2 (en) | 2006-06-27 | 2009-11-10 | International Business Machines Corporation | Memory system including a two-on-one link memory subsystem interconnection |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5613075A (en) | Method and apparatus for providing deterministic read access to main memory in a computer system | |
JPS634209B2 (ja) | ||
JPH03252831A (ja) | Dma転送によるras情報収集方法 | |
KR100223096B1 (ko) | 내부 메모리 맵 레지스터를 관측하는 방법 및 장치 | |
JP3145765B2 (ja) | 情報処理装置 | |
JP2845616B2 (ja) | マルチプロセッサシステム | |
JPH04305746A (ja) | キャッシュメモリ制御装置 | |
JP2993694B2 (ja) | 情報処理装置 | |
JP2565916B2 (ja) | メモリアクセス制御装置 | |
JPS6159565A (ja) | マルチコンピユ−タシステムの割込入力装置 | |
JPH05289987A (ja) | バス権調停回路 | |
JP3190694B2 (ja) | ローカルメモリの診断方式 | |
JP2592360B2 (ja) | コンピュータシステム | |
JP2705401B2 (ja) | マルチプロセッサ制御方法 | |
JP2003271463A (ja) | 二重化メモリ装置 | |
JP3012402B2 (ja) | 情報処理システム | |
JPS619747A (ja) | バス制御装置 | |
JP2825589B2 (ja) | バス制御方式 | |
JPS62184564A (ja) | 電子計算機制御方式 | |
JP3219422B2 (ja) | キャッシュメモリ制御方式 | |
JPH02307123A (ja) | 計算機 | |
JPH07230432A (ja) | 計算装置 | |
JPH02210515A (ja) | システムのリセット方式 | |
JPH03171332A (ja) | 異常アクセス検出方式 | |
JPH0272463A (ja) | コンピュータ・システム |