JPH0415846A - 共有メモリの異常診断方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、メインプロセッサ（メインＣＰＵ）とサブプ
ロセッサ（サブＣＰＵ）の両方からアクセスできる共有
メモリいわゆるコモンＲＡＭの異常診断方式に関する。

「従来の技術つ 一般に、パーソナルコンピュータや電子式キャッシュレ
ジスタ等の電子機器に、オンライン伝送等の付加機能を
増設するような場合には、当該電子機器の制御部本体を
構成するメインＣＰＵを有するメイン機器に、通信用サ
ブＣＰＵを有するサブ機器を接続してシステムの拡張を
はかっている。

このものにおいて、メインＣＰＵとサブＣＰＵとの間の
データ受渡しには両ＣＰＵがアクセス可能な共有メモリ
としてコモンＲＡＭが用いられている。

このため、サブ機器接続時やシステム異常回復時等には
上記コモンＲＡＭの異常診断を行う必要がある。このよ
うなＲＡＭの異常診断方式としては、従来、特開昭５６
−１０１６９９号公報等にもみられるように、メインＣ
ＰＵがコモンＲＡＭ領域内の全ビットに対して所定のパ
ターンデータを書込ろ、これを同ＣＰＵが後で読出して
書込みデータと比較することにより判定する方式が一般
的であった。

［発明が解決しようとする課題］ しかるに、上記コモンＲＡＭは両ＣＰＵ間のデータ受渡
しに用いられるにもかかわらず、従来の異常診断方式で
はメインＣＰＵが書き込んだパターンデータをそのメイ
ンＣＰＵが読出して異常診断を行っていたため、メイン
ＣＰＵからのデータがサブＣＰＵに正しく読み込まれた
か、またはその逆を判定することはできなかった。

そこで本発明は、メインプロセッサ及びサブプロセッサ
の共有メモリに対する書込みまたは読込み異常を確実に
判定でき、実際の運用に即した異常診断が可能で、異常
診断の信頼性を向上できる共有メモリの異常診断方式を
提供しようとするものである。

［課題を解決するための手段］ 本発明は、メインプロセッサを有するメイン機器と、サ
ブプロセッサを有するサブ機器とを接続し、共有メモリ
を用いて両プロセッサ間のデータ受渡しを行う電子機器
において、共有メモリの異常診断時、メインプロセッサ
は共有メモリに所定データを書込み、サブプロセッサは
前記共有メモリに書き込まれたデータを読出してデータ
の正当性を判定し、正当であることが確認されると応答
をメインプロセッサに戻し、メインプロセッサはサブプ
ロセッサから応答を受けたときのみ共有メモリを正常と
判定するようにしたものである。

［作　用コ このような手段を講じたことにより、メインプロセッサ
によって共有メモリに書き込まれた所定データがサブプ
ロセッサに正しく読み込まれなかった場合（メインプロ
セッサの書込み異常、またはサブプロセッサの読込み異
常が考えられる）には、サブプロセッサからの応答がな
いのでメインプロセッサにより共有メモリの異常が判定
される。

［実施例］ 以下、本発明の一実施例を図面を参照しながら説明する
。

第１図はパーソナルコンピュータ、電子式キャッシュレ
ジスタ等のメイン機器１に通信制御機能を有するサブ機
器２を接続した電子機器のブロック図である。上記メイ
ン機器１は、制御部本体を構成するメインプロセッサ（
以下、メインＣＰＵと称する）１１に、パスライン１２
を介してＲＯＭ１３、ＲＡＭ１４、タイマ１５、インタ
フェース１６、割込発生回路１７、拡張スロット１８等
を接続して構成されている。

そして上記インタフェース１６には、デイスプレィ１９
．キーボード２０等の周辺機器が接続されている。また
上記割込発生回路１７は、メインＣＰＵＩ　１の指示に
よりサブ機器２のサブプロセッサ（以下、サブＣＰＵと
称する）２１に対して割込信号を発生するものである。

上記拡張スロット１８は、サブ機器２に設けられた共有
メモリとしてのコモンＲＡＭ２２に対してデータの書込
み及び読出しを制御する。

一方、サブ機器２は、通信用の前記サブＣＰＵ２１に、
パスライン２３を介してＲＯＭ２４、ＲＡＭ２５、前記
コモンＲＡＭ２２、通信コントローラ２６、割込発生回
路２７等を接続して構成されている。

上記割込発生回路２７は、サブＣＰＵ２１の指示により
メイン機器１のメインＣＰＵＩ　１に対して割込信号を
発生するものである。

上記コモンＲＡＭ２２は、第２図に示すように、要求コ
マンドエリアＡ１と、応答コマンドエリアＡ２と、その
他のデータエリアＡ３とがら構成される。そして、この
コモンＲＡＭ２２は上記メインＣＰＵＩＩ及びサブＣＰ
Ｕ２１の両ＣＰＵともアクセスが可能で、メインＣＰＵ
Ｉ　１とサブＣＰＵ２１とは上記コモンＲＡＭ２２を用
いてデータの受渡しを行うようになっている。

しかして、上記メインＣＰＵＩＩは、キーボード２０か
らコモンＲＡＭ２２に対する異常診断の開始指令がキー
人力されると、第３図に示す処理を実行するようにＲＯ
ＭＩ　３のプログラムによって制御されている。始めに
拡張スロット１８を介してコモンＲＡＭ２２の要求コマ
ンドエリアＡ１にコモンＲＡＭのチエツクコマンドを書
込み、割込発生回路１７からすχＣＰＵ２１に対して割
込信号を発生させる。同時にタイマ１５に起動をかける
。その後、上記タイマ１５が予め設定されている一定時
間を計時してタイムアウトする前にサブ機器２側から割
込みを受けると、拡張スロット１８を介してコモンＲＡ
Ｍ２２の応答コマンドエリアＡ２の内容を読み込む。そ
して、その内容がコモンＲＡＭ２２に対するチエツクの
受付可を示す応答コマンドであった場合には、タイマ１
５を停止させる。また、ＣＰＵ内蔵のカウンタｎを“１
”に初期設定する。

次いで、ＲＡＭ１４に予め設定されているパターンデー
タｎをコモンＲＡＭ２２の全エリアＡ１〜八３に書込み
、割込発生回路１７からサブＣＰＵ２１に対して割込信
号を発生させる。同時にタイマ１５に再起動をかける。

その後、上記タイマ１５がタイムアウトする前にサブ機
器２側から割込みを受けると、コモンＲＡＭ２２の全エ
リアＡ１〜Ａ３の内容を読み込む。そして、その内容か
予め設定されているパターンデータｎ＋１であった場合
にはタイマ１５を停止させる。また、上記カウンタｎを
“＋２″だけ更新する。そして、コモンＲＡＭ２２の全
エリアＡ１〜Ａ３に対してパターンデータｎ＋２を書込
み、サブＣＰＵ２１に対して割込みを発生させる。

その後、タイマ１５がタイムアウトしない範囲でコモン
ＲＡＭ２２に対してパターンデータの書込み及び読込み
を繰り返し、全パターンの書込み及び読込みを終了した
ならば、デイスプレィ１９に正常通知メツセージを表示
させて、この処理を終了する。

これに対し、コモンＲＡＭ２２にチエツクコマンドを書
込んだ後にサブ機器２側からの割込みを検出できない場
合、または割込みを検出したが応答コマンドがチエツク
受付可を示す応答でない場合にはタイマ１５の計時動作
が継続される。そして、上記タイマ１５が一定時間を計
時した場合にはタイムアウトとなり、デイスプレィ１９
に異常通知メツセージを表示させて、この処理を終了す
る。

また、コモンＲＡＭ２２に所定のパターンデータｎを書
込んだ後も同様で、サブ機器２側からの割込みを検出で
きない場合、または割込みを検出したがコモンＲＡＭ２
２からパターンデータｎ＋１を読込めなかった場合には
タイマ１５の計時動作が継続される。そして、上記タイ
マ１５が一定時間を計時した場合にはタイムアウトとな
り、デイスプレィ１９に異常通知メツセージを表示させ
て、この処理を終了する。

一方、この場合においてサブＣＰＵ２１は第４図に示す
処理を実行するようにＲＡＭ２４のプログラムによって
制御されている。すなわち、メイン機器１側から割込み
を受けとると、コモンＲＡＭ２２の要求コマンドエリア
Ａ１の内容を読込む。ここで、その内容かコモンＲＡＭ
２２に対するチエツクコマンドであった騙〉には、チエ
ツク受付可応答をコモンＲＡＭ２２のルーコマンドエリ
アＡ２に書込み、割込発生回路２７がらメインＣＰＵＩ
Ｉに対して割込信号を発生させる。また、ＣＰＵ内蔵の
カウンタｎを“０”に初期設定する。

次いて、メイン機器ｌ側からの割込を待つ。そして、割
込みを受けとったならばコモンＲＡＭ２２の全エリアＡ
ｌ−Ａ３の内容を読み込む。

そして、その内容か予め設定されているパターンデータ
ｎ＋ｌであった場合には上記カウンタｎを“＋２′たけ
更新する。そして、コモンＲＡＭ２２の全エリアＡ１〜
Ａ３に対してパターンデータｎ＋２を書込み、メインＣ
ＰＵＩＩに対して割込ろを発生させる。

その後、メイン機器１側がらの割込みを受けとる毎にコ
モンＲＡＭ２２に対してパターンデータの書込み及び読
込みを繰り返し、全パターンの書込み及び読込みを終了
したならば、この処理を終了して動作を停止する。

なお、メイン機器１側からの割込みに応じてコモンＲＡ
Ｍ２２から読込んだパターンデータがｎ＋１でない場合
には、その時点でこの処理を終了して動作を停止する。

このように構成された本実施例においては、予めメイン
機器１側のＲＡＭ１４及びサブ機器２側のＲＡＭ２５に
、コモンＲＡＭチエツク用の複数パターン１〜Ｎ（Ｎ１
３）をそれぞれ設定しておく。そして、コモンＲＡＭ２
２に対する異常診断の必要が生じた場合（例えばサブ機
器２を接続したときのセットアツプ時や、故障回復後の
セットアツプ時）には、キーボード２０からコモンＲＡ
Ｍ２２に対する異常診断の開始指令をキー人力する。そ
うすると、始めにメインＣＰＵＩＩによりコモンＲＡＭ
２２の要求コマンドエリアＡ１にコモンＲＡＭチエツク
コマンドが書込まれる。

次に、サブＣＰＵ２１により上記要求コマンドエリアＡ
１の内容が読み込まれる。そしてチエツクコマンドが正
常に読み込まれると、今度はコモンＲＡＭ２２の応答コ
マンドエリアＡ２にチエツク受付可応答が書込まれる。

次に、メインＣＰＵ１１により上記応答コマンドエリア
Ａ２の内容が読み込まれる。そして上記チエツク受付可
応答か正常に読込まれると、コモンＲＡＭ２２の全エリ
アＡ１〜Ａ３に対する所定パターンｒｌＪの書込みが開
始される。

ここで、メインＣＰＵＩ　１によるチエツクコマンドの
書込みエラーが発生した場合には、サブＣＰＵ２１によ
るチエツク受付可応答の書込みが行われないのでタイム
アウトとなり、デイスプレィ１９に異常通知メツセージ
が表示される。

また、サブＣＰＬｒ２１によるチエツクコマンドの読込
みエラーが発生した場合にも、サブＣＰＵ２１によるチ
エツク受付可応答の書込みが行われないのでタイムアウ
トとなり、デイスプレィ１９に異常通知メツセージが表
示される。

一方、サブＣＰＵ２１によるチエツク受付可応答の書込
みエラーが発生した場合には、メインＣＰＵ２１におい
てチエツク受付可応答の読込みが行われないのでタイム
アウトとなり、デイスプレィ１９に異常通知メツセージ
が表示される。

また、メインＣＰＵＩ　１によるチエツク受付可応答の
読込みエラーが発生した場合にもタイムアウトとなり、
デイスプレィ１９に異常通知メツセージが表示される。

これに対し、タイムアウトになることなくメインＣＰＵ
ＩＩによりコモンＲＡＭ２２に対して所定パターン「１
」の書込みが行われると、サブＣＰＵ２１によりコモン
ＲＡＭ２２の内容が読込まれる。そして所定パターン「
１」が正常に読込まれると、今度はサブＣＰＵ２１によ
りコモンＲＡＭ２２に対して所定パターン「２」が書込
まれる。応じてメインＣＰＵＩ　１により上記コモンＲ
ＡＭ２２の内容が読込まれ、所定パターン「２」が正常
に読込まれると、当該メインＣＰＵＩ　１によりコモン
ＲＡＭ２２に対して所定パターン「３」が書込まれる。

こうして、メインＣＰＵＩ　１とサブＣＰＵ２１とがコ
モンＲＡＭ２２に対する所定パターンの書込み及び読込
みを相互に繰り返し、最終パターンｒＮＪの書込み及び
読込みを完了したならば、デイスプレィ１９に正常通知
メツセージが表示される。

ここで、メインＣＰＵＩＩによる所定パターンの書込み
エラーが発生した場合には、サブＣＰＵ２１による次パ
ターンの書込みが行われないのでタイムアウトとなり、
デイスプレィ１９に異常通知メツセージが表示される。

また、サブＣＰＵ２１による所定パターンの読込みエラ
ーか発生した場合にも、サブＣＰＵ２１による次パター
ンの書込みが行われないのでタイムアウトとなり、デイ
スプレィ１９に異常通知メツセージか表示される。

一方、サブＣＰＵ２１による所定パターンの書込みエラ
ーが発生した場合には、メインＣＰＵ２１においてその
パターンの読込みが行われないのでタイムアウトとなり
、デイスプレィ１９に異常通知メツセージが表示される
。

また、メインＣＰＵＩＩによる所定パターンの読込みエ
ラーが発生した場合にもタイムアウトとなり、デイスプ
レィ１９に異常通知メツセージか表示される。

このように本実施例によれば、コモンＲＡＭ２２の異常
診断時において、メインＣＰＵＩＩのコモンＲＡＭ２２
に対する書込み異常または読込み異常が発生した場合、
またはサブＣＰＵ２１のコモンＲＡＭ２２に対する書込
み異常または読込み異常が発生した場合には、メインＣ
ＰＵＩ　１のタイマ１５がタイムアウトとなってデイス
プレィ１９に異常通知メツセージが表示される。従って
、実際の運用に即した形でコモンＲＡＭ２２に対する異
常診断を行うことができるので、コモンＲＡＭ２２に対
する異常診断の信頼性を向上できる。

なお、本発明は前記実施例に限定されるものではない。

例えば前記実施例ではコモンＲＡＭ２２をサブ機器２側
に持つシステムに適用したが、メイン機器１側に持つシ
ステムにも適用できる。また本発明におけるサブ機器２
は通信用機器に限定されるものではなく、各種のインテ
リジェント機器に適用可能である。この他、本発明の要
旨を逸脱しない範囲で種々変形実施可能であるのは勿論
である。

［発明の効果］ 以上詳述したように、本発明によれば、メインプロセッ
サ及びサブプロセッサの共有メモリに対する書込みまた
は読込み異常を確実に判定でき、実際の運用に即した異
常診断が可能で、異常診断の信頼性を向上できる共有メ
モリの異常診断方式を提供できる。

【図面の簡単な説明】

図は本発明の一実施例を示す図であって、第１図は電子
機器の全体構成を示すブロック図、第２図はコモンＲＡ
Ｍのメモリフォーマットを示す図、第３図は共有メモリ
異常診断時のメインＣＰＵの動作を示す流れ図、第４図
は共有メモリ異常診断時のサブＣＰＵの動作を示す流れ
図である。 １・・・メイン機器、２・・・サブ機器、１１・・・メ
インＣＰＵ　（メインプロセッサ）、２１・・・サブＣ
ＰＵ　（サブプロセッサ）、２２・・・コモンＲＡＭ　
（共有メモリ）。 出願人代理人　弁理士　鈴江武彦

Claims (1)

1. 【特許請求の範囲】 メインプロセッサを有するメイン機器と、サブプロセッ
   サを有するサブ機器とを接続し、共有メモリを用いて両
   プロセッサ間のデータ受渡しを行う電子機器において、 前記共有メモリの異常診断時、前記メインプロセッサは
   前記共有メモリに所定データを書込み、前記サブプロセ
   ッサは前記共有メモリに書き込まれたデータを読出して
   データの正当性を判定し、正当であることが確認される
   と応答を前記メインプロセッサに戻し、前記メインプロ
   セッサは前記サブプロセッサから応答を受けたときのみ
   前記共有メモリを正常と判定することを特徴とする共有
   メモリの異常診断方式。