KR100238175B1 - 버스 제어논리장치 - Google Patents

버스 제어논리장치 Download PDF

Info

Publication number
KR100238175B1
KR100238175B1 KR1019920014465A KR920014465A KR100238175B1 KR 100238175 B1 KR100238175 B1 KR 100238175B1 KR 1019920014465 A KR1019920014465 A KR 1019920014465A KR 920014465 A KR920014465 A KR 920014465A KR 100238175 B1 KR100238175 B1 KR 100238175B1
Authority
KR
South Korea
Prior art keywords
signal
memory
bus
counter
processing unit
Prior art date
Application number
KR1019920014465A
Other languages
English (en)
Other versions
KR940004447A (ko
Inventor
천영창
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019920014465A priority Critical patent/KR100238175B1/ko
Publication of KR940004447A publication Critical patent/KR940004447A/ko
Application granted granted Critical
Publication of KR100238175B1 publication Critical patent/KR100238175B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 컴퓨터 시스템에 있어서 버스 제어논리장치에 관한 것으로, 특히 메모리의 액세스 에러를 제어하는 버스 제어논리장치이다.
이를 위해서 소정의 카운트만큼 카운팅을 수행하여 카운터와 중앙처리장치로부터 출력되는 제어신호와 메모리 제어장치로부터 출력되는 조정신호를 입력으로 받아들이고, 만약 카운터에서 출력되는 터미날 카운트가 들어오면 중앙처리장치에 명령어 에러신호 및 데이타 에러신호를 출력하는 버스 타임아웃제어기를 포함한다.
따라서 시스템의 어드레스 신호나 어드레스 맵과는 무관하게 동작함으로서 메모리 맵의 수정 또는 메모리 크기를 옵션으로 할경우 변경이 용이하며 잘못된 어드레스 천이에 따른 명령어 에러신호나 데이타 에러신호가 중앙처리장치에 인가되지 않기때문에 그만큼 시스템 파닉(System Panic)이 발생하지 않으며, 간단한 버스 타임아웃제어기와 카운터를 사용함으로서 시스템 코스트를 절감할 수 있는 효과가 있다.

Description

버스 제어논리장치
제1도는 종래의 버스 제어논리장치
제2도는 본 발명에 따른 버스제어논리장치
* 도면의 주요부분에 대한 부호의 설명
10 : 중앙처리장치 20 : 어드레스 디코더
30 : 제어신호 디코더 40 : 버스 타임아웃제어기
50 : 카운터
본 발명은 컴퓨터 시스템에 있어서 버스 제어논리장치에 관한 것으로, 특히 메모리의 액세스 에러를 제어하는 버스 제어논리장치이다.
일반적으로 중앙처리장치를 중심으로 한 컴퓨터 시스템에 있어서, 중앙처리장치와 메모리사이에 데이타와 명령어를 적재하고 저장하기 위해서 데이타 버스, 시스템 버스, 메모리 버스, 입출력 버스등을 접속한다. 또한 중앙처리장치에서는 각종 제어신호를 발생시켜 제어신호에 따라 메모리로부터 데이타와 명령어를 액세스한다. 그리고 데이타와 명령어를 액세스할때 제어논리에 의해서 메모리와 버스를 효율적으로 제어한다.
제1도는 종래의 버스 제어논리장치이다.
제1도에 있어서, 중앙처리장치(10)는 메모리등 (도면에 예시되지 않음)를 액세스하기 위해서 어드레스 신호와 제어신호를 발생시킨다. 어드레스 디코더(20)는 프로그래머블 어레이 로직(Programmable Array Logic, 이하 PAL이라함) 구성되며 어드레스를 디코딩한다. 제어신호 디코더(30)는 중앙처리장치(10)에서 발생하는 제어신호를 디코딩하여 각종 입출력장치에 인가하며 보통 PAL로 구성하다.
제1도에 대해 동작설명을 하면 중앙처리장치(10)는 프로그램 수행을 위해 각종 메모리(시스템 메모리, 마이크로프로그램 메모리, 공유 메모리등)로부터 데이타 또는 명령어를 독출(Read)하고 처리된 데이타 또는 명령어를 메모리에 기입(Write)을 한다.
이때 중앙처리장치(10)는 독출 또는 기입하고자 하는 어드레스 신호와 제어신호를 발생하며, 메모리 제어장치(도면에 예시되지 않음)로부터 메모리와의 조정신호(Arbitration Signal)인 명령어 레디신호 또는 데이타 레디신호가 인가될때까지 중앙처리장치(10)는 유휴상태(idle)가 된다.
어드레스 디코더(20)는 중앙처리장치(10)가 액세스하고자하는 메모리의 어드레스값이 메모리 맵(memory map)에 설정된 영역에 적합한지를 디코딩하여 명령어 에러신호 또는 데이타 에러신호를 중앙처리장치(10)에 인가한다. 만일 중앙처리장치(10)에 명령어 레디신호 또는 데이타 레디신호가 인가되기 전에 명령어 에러신호 또는 데이타 에러신호가 인가될 경우 명령어 액세스 파닉인터럽트(Instruction Access Panic Interrupt) 또는 데이타 액세스 파닉인터럽트(Data Access Panic Interrupt)가 발생한다. 그리고 시스템에서는 메모리 액세스 파닉에 대한 복구(Recovery)기능을 수행한다.
즉, 버스 제어논리장치는 중앙처리장치(10)가 시스템 메모리영역에 없는 어드레스를 발생한 경우 에러신호를 중앙처리장치(10)에 인가하여 시스템 파닉 다시 말하면 시스템불안이 발생함으로서 중앙처리장치(10)가 명령어 레디신호 또는 데이타 레디신호가 인가될때까지 계속 기다리는 것(Ststem Hang-up)을 방지하는 제어논리이다.
그런데 종래의 버스 제어논리장치는 시스템의 어드레스 맵을 변경하고할 경우 어드레스 디코더(20)와 제어신호 디코더(30)를 재설계해야 한다. 또한 메모리크기를 옵션(Option)으로 설계할 경우 메모리크기에 따른 디코더가 있어야 한다.
또한 근본적인 시스템의 문제로서 프로그램의 수행에 따른 어드레스천이(Address Transaction)시에 잘못된 어드레스 값을 디코딩하여 명령어 에러신호 또는 데이타 에러신호가 순간적으로 중앙처리장치(10)에 인가되는 경우 시스템 파닉이 발생하게 되며, 외부 노이즈에 대해 민감하게 동작함으로서 잦은 시스템파닉이 발생하게 된다. 그리고 어드레스 라인과 제어신호를 디코딩하기 위해 여러 개의 논리소자를 사용하기 때문에 시스템 코스트에도 영향을 미치게 된다는 문제점이 있었다.
따라서 본 발명의 목적은 상술한 문제점을 해결하기 위해서 어드레스 신호에 관계없이 제어신호만으로 시스템 버스의 에러를 복구하는 버스 제어논리장치를 제공함에 있다.
상술한 목적을 달성하기 위해서 컴퓨터 시스템의 버스 제어논리장치에 있어서,
소정의 카운트만큼 카운팅을 수행하여 카운터와;
중앙처리장치로부터 출력되는 제어신호와 메모리 제어장치로 부터 출력되는 조정신호를 입력으로 받아들이고, 만약 상기 카운터에서 출력되는 터미날 카운트가 들어오면 메모리 맵(memory map)영역에 없는 어드레스 값이 인가된 것으로 판단하여 중앙처리장치에 명령어 에러신호 및 데이타 에러신호를 출력하는 버스 타임아웃제어기(Bus Time-out Controller)를 포함함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 대하여 상세히 설명하기로 한다.
제2도는 본 발명에 따른 버스 제어논리장치이다.
제2도의 동작설명은 다음과 같다.
중앙처리장치(10)는 메모리(도면에 예시되지 않음)로부터 데이타나 명령어를 인출하기 위해 어드레스 신호와 제어신호를 발생시킨다. 중앙처리장치(10)의 제어신호에는 독출 및 기입신호(Read/Write, R/W), 명령어 액세스 요청신호(Instruction Access Request, IREQ), 데이타 액세스 요청신호(Data Access Request, DREQ), 명령어 요청 타입신호(Instruction Request Type, IREQT), 데이타 요청 타입신호(Data Request Type, DREQT), 버스 인벨리드신호(Bus Invalid, BINV)등이 있다.
중앙처리장치(10)에서 출력되는 어드레스 신호는 다른 제어장치로 출력되고 제어신호만 버스 타임아웃제어기(40)에 입력된다. 그러므로 버스 타임아웃제어기(40)는 시스템 어드레스 맵과 어드레스 신호와는 무관하게 동작한다.
버스 타임아웃제어기(40)는 중앙처리장치(10)의 제어신호인 명령어 액세스 요청신호(IREQ)나 데이타 액세스 요청신호(DREQ)가 인가되었을때 카운터(50)에 카운트 인에이블신호를 출력한다.
그리고 메모리 제어장치(도면에 예시되지 않음)에서 출력되는 중앙처리장치(10)와 메모리사이의 조정신호(Arbitration signal)인 명령어 준비신호(Instrtction Ready, IRED)나 데이타 준비신호(Data Ready, DRED)가 액티브(Active)할 경우 카운트 인에이블신호를 디제이블(Disable)시키고 대신 리세트 인에이블신호를 카운터(50)에 인가하여 카운터(50)를 리세트시킨다.
만일 명령어 준비신호나 데이타 준비신호가 소정의 카운트후에도 액티브가 안될경우 어드레스 값이 잘못된 것이나 메모리 R/W신호 장애가 된 것으로 간주하여 명령어 에러신호 또는 데이타 에러신호를 중앙처리장치(10)에 인가한다. 이때 중앙처리장치(10)는 파닉인터럽트(Panic Interrupt)를 발생함으로서 시스템의 계속 기다리는 것(Hang-up)을 방지한다.
카운터(50)는 소정의 카운트만큼 카운트를 수행하며 버스 타임아웃제어기(40)에서 카운트 인에이블신호가 인가되었을때 카운팅을 시작하여 카운팅이 끝났을때 터미날 카운트(Terminal Count)신호를 버스 타임아웃제어기(40)에 인가한다. 또한 리세트 인에이블신호가 인가되었을때는 카운팅을 리세트시킨다.
즉, 버스 타임아웃제어기(40)는 중앙처리장치(10)의 명령어 액세스 요청신호(IREQ)나 데이타 액세스 요청신호(DREQ)가 액티브할 경우 카운터(50)에 카운트 인에이블신호를 인가하여 카운팅을 시작하도록 하며, 카운팅도중 명령어 준비신호(Instrruction Ready, IRED)나 데이타 준비신호(Data Ready, DRED)가 액티브(Active)할 경우 카운팅을 리세트시킨다.
그리고 카운터(50)에서 터미날 카운트신호가 액티브할경우 버스 타임아웃제어기(40)는 시스템 액세스 에러가 발생한 것으로 판단하여 중앙처리장치(10)에 명령어 에러신호 또는 데이타 에러신호를 인가하여 시스템 Hang-up이 발생하지 않도록 제어한다.
상술한 바와같이 시스템의 어드레스 신호나 어드레스 맵과는 무관하게 동작함으로서 메모리 맵의 수정 또는 메모리 크기를 옵션으로 할 경우 변경이 용이하며 잘못된 어드레스 천이에 따른 명령어 에러신호나 데이타 에러신호가 중앙처리장치에 인가되지 않기때문에 그만큼 시스템 파닉(System Panic)이 발생하지 않으며, 간단한 버스 타임아웃제어기와 카운터를 사용함으로서 시스템 코스트를 절감할 수 있는 효과가 있다.

Claims (2)

  1. 중앙처리장치(10)와 메모리 제어장치를 구비한 컴퓨터 시스템에 있어서,
    소정의 카운트만큼 카운팅을 수행하여 카운터(50)와;
    상기 중앙처리장치(10)로부터 출력되는 제어신호와 상기 메모리 제어장치로부터 출력되는 조정신호를 입력으로 받아들이고, 만약 상기 카운터(50)에서 출력되는 터미날 카운트가 들어오면 메모리 맵(memory map)영역에 없는 어드레스 값이 인가된 것으로 판단하여 상기 중앙처리장치(10)에 명령어 에러신호 및 데이타 에러신호를 출력하는 버스 타임아웃제어기(40)를 포함함을 특징으로 하는 버스 제어논리장치.
  2. 제1항에 있어서, 상기 카운터(50)는 상기 중앙처리장치(10)의 명령어 액세스 요청신호나 데이타 액세스 요청신호에 의해 인에이블되고, 상기 메모리 제어장치의 명령어 준비신호나 데이타 준비신호에 의해 리세트 제어됨을 특징으로 하는 버스 제어논리장치.
KR1019920014465A 1992-08-12 1992-08-12 버스 제어논리장치 KR100238175B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920014465A KR100238175B1 (ko) 1992-08-12 1992-08-12 버스 제어논리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920014465A KR100238175B1 (ko) 1992-08-12 1992-08-12 버스 제어논리장치

Publications (2)

Publication Number Publication Date
KR940004447A KR940004447A (ko) 1994-03-15
KR100238175B1 true KR100238175B1 (ko) 2000-01-15

Family

ID=19337855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920014465A KR100238175B1 (ko) 1992-08-12 1992-08-12 버스 제어논리장치

Country Status (1)

Country Link
KR (1) KR100238175B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110088882A (ko) * 2010-01-29 2011-08-04 삼성전자주식회사 반도체 메모리 시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110088882A (ko) * 2010-01-29 2011-08-04 삼성전자주식회사 반도체 메모리 시스템
KR101663158B1 (ko) * 2010-01-29 2016-10-06 삼성전자 주식회사 반도체 메모리 시스템

Also Published As

Publication number Publication date
KR940004447A (ko) 1994-03-15

Similar Documents

Publication Publication Date Title
US5467295A (en) Bus arbitration with master unit controlling bus and locking a slave unit that can relinquish bus for other masters while maintaining lock on slave unit
US5305460A (en) Data processor
JP2708427B2 (ja) マイクロプロセツサ
JP2978539B2 (ja) データ転送制御装置
US5493664A (en) Microcomputer that transfers address and control to a debugging routine when an input address is a breakpoint address and a user accessible register for signalling if the breakpoint address is from the cache memory or a main memory
KR100238175B1 (ko) 버스 제어논리장치
JPH09167117A (ja) マイクロコンピュータおよびこれを用いたリアルタイムシステム
JP3127737B2 (ja) ディジタル信号処理装置
JPS6158054A (ja) プログラムの暴走検出方式
JPH03225546A (ja) オプション基板の実装有無確認方法
JPH05324871A (ja) マイクロコンピュータ
JP3110222B2 (ja) マイクロコンピュータ
JP2560968B2 (ja) コンピュータシステム
JP2504515B2 (ja) テスト・チャネル命令の実行制御方式
JP3365419B2 (ja) バス調停方法
JP3219422B2 (ja) キャッシュメモリ制御方式
JPH05274223A (ja) キャッシュメモリ
JP2003271463A (ja) 二重化メモリ装置
JPH09245008A (ja) 二重化データ一致化方法および二重化制御装置
JPH01316851A (ja) チャネル制御方式
JP3448962B2 (ja) 演算処理装置
JP2870083B2 (ja) ウオッチドッグタイマ内蔵マイクロコンピュータ
JPH03263153A (ja) 情報処理装置
JPH0217563A (ja) 共有メモリの初期化方法
JPH0443355B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030922

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee