JPH0217563A - 共有メモリの初期化方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、共有メモリを介して情報の授受を行うマルチ
プロセッサシステムにおいて、ｔ￥Ｉｇ投入直後に共有
メモリを使い始めるために共有メモリを初期化する方決
に関する。

〔従来の技術〕

複数のプロセッサから構成されるマルチプロセッサシス
テムでは、各プロセッサ相互の情報授受の媒体として共
有メモリを使用する方式かめる。

このようなシステムでは、情報の源泉→吸収関係にある
プロセッサ間で共有メモリ内のデータが情報の源泉側に
あるプロセッサが書き込んだものであるか否かにかかわ
らず、情報の吸収側にあるプロセッサは共有メモリから
データを読み出すことができるため、何らかの管理を施
さないと情報の吸収側にめるプロセッサが無効なデータ
に基づいて演算処理を実施してしまうおそれがある。こ
のため、一般には共有メモリの内容が有効でわるかどう
かを判定し、有効と判定されない場合は共有メモリのデ
ータを使用した演算処理を行わないようにしている。

特に、電源投入直後の動作開始時点においては共有メモ
リの内容が保証されないため、その内容をめらかじめ決
められた状態に初期化しなければならない。従来はシス
テムを構成するプロセッサのうち、わらかしめ決められ
た特定のプロセッサが代表して、共有メモリの初期化を
行う方式が用いられてきた。し１」えば、第４図に示す
ようなマルチプロセッサシステムで、マイクロプロセッ
サ（ＣＰＵ）１１が共有メモリの初期化を行う場合、Ｃ
ＰＵ１１による共有メモリのアクセスのための初期プロ
グラムのフローチャートは、それぞれ第５Ａ図及び第５
Ｂ図のようになる。なお、第５Ａ図は共有メモリの初期
化を行うＣＰＵに対するフローチャートでめり、第５Ｂ
図は初期化をしないＣＰＵに対するフローチャートであ
る。

〔発明が解決しようとする課題〕

しかしながら、このような方式では、初期化を行つべく
指定されたプロセッサ（この場合はＣＰＵ１１）が何ら
かの原因で共有メモリを初期化できないでいると、他の
健全なプロセッサはいつまでも共有メモリを使用するこ
とができなくなυ、一部プロセッサの障害がシステム全
体の障害につながシ、障害に対して敏感で脆弱なシステ
ムとなってしまうという問題点を有していた。

また、共有メモリが初期化されるまでは共有メモリにめ
るデータを使用した処理が行えないために制御上の無駄
時間となることから、共有メモリの初期化を行うべく指
定されたプロセッサに障害が発生していない場合でも、
電源投入から共有メモリの初期化処理を開始するまでの
時間が他のプロセッサに比べて長い場合は、他のプロセ
ッサからみれば一時的な機能低下、無駄時間の発生をも
たらすという問題点を有していた。

したがって、本発明は複数のプロセッサから構成される
マルチプロセッサシステムにおいて、システムを構成す
るプロセッサの一部に障害が発生しても、共有メモリの
使用に支障をきたさないようにすると〜もに、電源投入
時点から共有メモリが使用可能になるまでの待ち時間を
最短にすることを目的とする。

〔課題を解決するための手段〕

共有メモリと、該共有メモリを介して互いに情報の交換
を行う複数のプロセッサと、該プロセッサ各々の共有メ
モリに対するアクセスを排他制御するバス調停手段と、
前記共有メモリ内の特定のデータが所定の値でるるか否
かにより共有メモリ内データの有効・無効を判定する第
１の判定手段と、該第１判定手段により共有メモリのデ
ータが有効と判定されたときにその初期化が終了してい
るか否かを判定する第２の判定手段とを設け、前記第１
判定手段により共有メモリのデータが無効と判定された
ときは、自らが共有メモリの初期化を実施するものとし
て他のプロセッサに対して第１、第２判定手段を用いて
共有メモリのデータは有効であるが初期化が終了してい
ない旨通知して共有メモリの初期化を実施し、初期化を
完了すると第２判定手段で初期化が終了したことを他の
プロセッサに通知する一方、第１判定手段により共有メ
モリ内のデータが有効と判定されたときは、共有メモリ
の所期化が他のプロセッサによって開始されていると判
断して初期化終了の有無を第２判定手段で判定し、初期
化処理が終了していなければ共有メモリ内データを使用
した演算処理は実施しないようにする。

〔作用〕

従来技術の問題点は、共有メモリの初期化を特定のプロ
セッサの処理に限定したところにある。

つまり、システムのアプリケーション上のＭａｓｔｅｒ
５ｌａｖｅ　（Ｍａｉｎ　　Ｓｕｂ　）の関係、をその
ｉまシステム構成上のＭａｓｔｅｒ　−５ｌａｖｅの関
係に置き換えたためであるが、システム構成上のＭａｓ
ｔｅｒ　−５ｌａｖｅの関係と、アプリケーション上の
Ｍａｓｔｅｒ−５ｌａｖｅの関係とは必ずしも同一のも
のである必要はない。

本発明はこの点に着目し、システム構成上のプロセッサ
の役割を限定せずに、最初に共有メモリにアクセスした
任意のプロセッサが共有メモリの初期化を行うようにし
て、特定のプロセッサの障害がシステム全体の機能の低
下を招かないようにするものである。さらに、このこと
はシステム全体の中で一番最初に共有メモリの初期化を
行えるプロセッサが初期化を行うことで、共有メモリが
有効となる（初期化が終了する）までの無駄時間を最短
にしようとするものである。また、共有メモリを介して
プロセッサ相互間の情報の伝達を行う場合、共有メモリ
へのアクセス・タイミングの競合に起因する不整合を防
ぐために、いわゆる排他制御機能を利用する。

〔実施例〕

ｉＩ図は本発明の実施例を示すフローチャート、第２図
は本発明の詳細な説明するための状態遷移図、第３図は
本発明の詳細な説明するだめのタイムチャート、第４図
はマルチプロセッサシステムの一般的な例を示すブロッ
ク図である。

まず、第４図から説明する。マイクロコンピュータ（以
下、ＣＰＵと記す）１１．ＣＰＵ１２゜ＣＰＵ１５．・
・・・・・　ＣＰＵＩＮは共有バス４を介して共有メモ
リ２にアクセスする。バス調停回路３は板数のＣＰＵが
同時に共有メモリ２にアクセスした場合、共有バス上で
信号が競合・交錯することがないように、あらかじめ決
められた優先順位に従ってひとつのＣＰＵに共有メモリ
２へのアクセス権を与えるとともに、他のＣＰＵが同時
にアクセスできないようにする。さらに、バス調停回路
３はあるＣＰＵが共有メモリ２へのアクセス権を獲得し
た後、獲得したアクセス権を放棄するまでの間、他のＣ
ＰＵが共有メモリ５ヘアクセスできなくする、いわゆる
排他制御を行う。

次に、第１図のフローチャートについて説明する。なお
、このフローチャートはシステムを構成する全てのＣＰ
Ｕに共通しだものである。

（ＳＴＥＰｌ） ＣＰＵは、まず共有メモリ２の所定のアドレスに書き込
まれたバス・ワード（特定のデータ）を排他モード状態
でチエツクし、それが所定の内容（有効）であれば既に
他のＣＰＵが初期化を開始したものとして共有メモリ２
へのアクセス権を放棄しく排他モードを解除して）、ス
テップ（ＳＴＥＰ）５へ進む。

また、バス・ワードが所定の内容と異なれば共有メモリ
２は初期化されていないものとして５ＴＥＰ２へ進む。

（ＳＴＥＰ２） 引続き排他モードにてバス・ワードを所定の内容に設定
するとともに、共有メモリ２の初期化終了フラグをリセ
ットしたのち、共有メモリへのアクセス権を放棄して排
他モードを解除し、５ＴＥＰ３へ進む。

（ＳＴＥＰ３） ＣＰＵはあらかじめ決められた方式で、共有メモリ２の
他の領域を必要に応じてＲｅａｄ　ａｆｔｅｒＷｒｉｔ
ｅチエツク等によるメモリの自己診断を行った後、初期
化（例えばデータをすべて′０”にする）し、５ＴＥＰ
４へ進む。

（ＳＴＥＰ４） ＣＰＵは共有メモリ２内部の所定アドレスに設けられた
初期化終了フラグをセットして初期化が終了したことを
他のＣＰＵに通知し、５ＴＥＰ６へ進む。

（ＳＴＥＰ５） ＣＰＵは、共有メモリ２内部の所定のアドレスに設けら
れた初期化終了フラグがセットされているかどうかをチ
エツクする。セットされていれば共有メモリ２の初期化
が終了したものとして、５ＴＥＰ６へ進む。

初期化終了フラグがセットされていなければ、他のＣＰ
Ｕによる共有メモリ２の初期化の処理中ン いは一定時間経過ののち丹び５ＴＥＰ５実施して、初期
化終了フラグがセットされるまで待機する。

（ＳＴＥＰ６） ＣＰＵは共有メモリ２へのアクセス動作を含む通常の処
理動作を実施する。

ここで、パス・ワードは他のプロセッサによる共有メモ
リの初期化処理開始の有無、及び初期化が開始している
場合、初期化終了フラグの内容が有効（初期化を開始し
たプロセッサが設定したもの）かどうかを判定する作用
をもつ。また、初期化終了フラグは共有メモリの初期化
が終了しており、共有メモリ内のデータを使用して演算
処理を行ってもよいかどうかを判定する作用をもつ。５
ＴＥＰ　１及び５ＴＥＰ２は排他モードで実施されるか
ら、５ＴＥＰ２を実施するＣＰＵが共有メモリ２にパス
・ワードを省き込んでから初期化終了フラグをリセット
するまでの過渡状態に、他のＣＰＵが共有メモリ２ヘア
クセスしてノ（ス・ワードが有効でかつ終了フラグがリ
セットされていない状態を判定することはない。従って
、共有メモリ２の初期化を複数のＣＰＵが重複して実施
したり、共有メモリ２の初期化終了以前に他のＣＰＵが
５ＴＥＰ６の通常動作を開始することはない。

第２図に第１図のプログラムのフローチャートによって
実現される状態遷移図を示す。また、第３図にＣＰＵ１
１〜１４で構成される第４図の構成例で、ＣＰＵ１１が
最初に共有メモリにアクセスしてその初期化を行う場合
を例にとって、各ＣＰＵの状態（ＳＴＥＰ）を時間の経
過とともに示す。

ここで、ＣＰＵ１１が初期状態から抜は出し共有メモリ
２ヘアクセスした時点で、他のプロセッサは共有メモリ
にアクセスしていない。従って、パス・ワードの内容は
有効な直に設定されていない。この結果、ＣＰＵ１１が
共有メモリ２の初期化処理を実施することになる。

ＣＰＵ１２が共有メモリ２にノくス・ワードを読みに行
く時点（ＳＴＥＰｌ）ではすてにＣＰＵ１１が排他モー
ドで初期化処理を開始しているから、ＣＰＵ１１が５Ｔ
ＥＰ３へ進むまで共有メモリ２へのアクセス権は与えら
れず、実際に共有メモリ２のパス・ワードを読むときに
はＣＰＵ１１の初期化処理が終了しており、したがって
ＣＰＵ１２は５ＴＥＰ５へと進む。ＣＰＵ１３は他のＣ
ＰＵ１１、ＣＰＵ１２に遅れて起動されたため、既にパ
ス・ワードが設定されており５ＴＥＰ１から直ちに５Ｔ
ＥＰ５へと進んでいる。従来のように共有メモリの初期
化処理がＣＰＵ１３に限定されているとすると、ＣＰＵ
１３が起動されるまで共有メモリ２の初期化処理は開始
されず、システム全体が稼働状態になるまでの無駄時間
が長くなる。

ＣＰＵ１４は何らかの原因で起動できないでいるが、他
のＣＰＵ１１．ＣＰＵ１２．ＣＰＵ１３はそれとは無関
係に正常動作を行っている。この場合に、若しＣＰＵ１
４が共有メモリ２の初期化処理に指定されているものと
すれば、その初期化処理が実施されないためにシステム
全体の機能低下をもたらすことになる。

〔発明の効果〕

本発明によれば、共有メモリの初期化を特定のＣＰＵに
限定することなく、システムを構成するＣＰＵのうち最
初に共有メモリへアクセスしたＣＰＵがその初期化を行
うことから、共有メモリの初期化終了までの無駄時間を
最短にすることができる。また、システムを構成する一
部のＣＰＵに障害が発生しても、共有メモリの初期化処
理を特定のＣＰＵに限定していないことから、他の健全
なＣＰＵによって共有メモリの初期化処理が必ず実行さ
れ、従来のように共有メモリを初期化すべく指定された
ＣＰＵの障害で共有メモリの稼働が妨げられるような状
態を回避することができる。

【図面の簡単な説明】

第１図は本発明の実施例を示すフルーチャート、第２図
は本発明の詳細な説明するだめの状態遷移図、第６図は
本発明の詳細な説明するためのタイムチャート、第４図
は本発明が適用されるシステムを示すブロック図、第５
Ａ図および第５Ｂ図は従来例を説明するだめのフローチ
ャートである。 符号説明 １１．１２，１５・・・・　１Ｎ・・・・・・マイクロ
プロセッサ（ＣＰＵ）、２・・・・・・共有メモリ、３
・・・・・・バス調停回路、 ４・・・・・・共有ハス。

Claims (1)

1. 【特許請求の範囲】 共有メモリと、 該共有メモリを介して互いに情報の交換を行う複数のプ
   ロセッサと、 該プロセッサ各々の共有メモリに対するアクセスを排他
   制御するバス調停手段と、 前記共有メモリ内の特定のデータが所定の値であるか否
   かにより共有メモリ内データの有効・無効を判定する第
   １の判定手段と、 該第１判定手段により共有メモリのデータが有効と判定
   されたときにその初期化が終了しているか否かを判定す
   る第２の判定手段と、 を備え、前記第１判定手段により共有メモリのデータが
   無効と判定されたときは、自らが共有メモリの初期化を
   実施するものとして他のプロセッサに対して第１、第２
   判定手段を用いて共有メモリのデータは有効であるが初
   期化が終了していない旨通知して共有メモリの初期化を
   実施し、初期化を完了すると第２判定手段で初期化が終
   了したことを他のプロセッサに通知する一方、 第１判定手段により共有メモリ内のデータが有効と判定
   されたときは、共有メモリの所期化が他のプロセッサに
   よつて開始されていると判断して初期化終了の有無を第
   ２判定手段で判定し、初期化処理が終了していなければ
   共有メモリ内データを使用した演算処理は実施しないこ
   とを特徴とする共有メモリの初期化方法。