JPH02130666A - マルチプロセッサシステムのシステム再構成方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 単一の共有バスにより相互に接続されマスク・スレーブ
構成をとるマルチプロセッサシステムのシステム再構成
方式に関し、 マスク・スレーブ構成のマルチプロセッサシステムにお
いて、いずれか−台のプロセッサが障害によってダウン
してもシステムの運用の続行を可能とするマルチプロセ
ッサシステムのシステム再構成方式を提供することを目
的とし、 システムを構成する各プロセ、すは、システムの起動時
に起動する起動部と、タイマなどの割込みにより動作す
る割込部とを備え、前記起動部は、起動時に診断を行う
診断手段と、診断結果を状態保持手段に書込む書込手段
および書込みの後、待機状態に設定する待機手段とを備
え、前記割込部は、複数のプロセッサの状態が書込まれ
た前記状態保持手段の内容を読込む読込手段と、読込ま
れた状態情報に基づいて自プロセッサがマスクに該当す
るかスレーブ゛に１亥当するかを判別するチエツク手段
と、チエツク手段の判別結果に応じてプログラムをロー
ドするプログラムロード手段とを備えるよう構成する。

［産業上の利用分野］ 本発明は、単一の共有ハスにより相互に接続されマスタ
ースレーブ構成をとるマルチプロセッサシステムのシス
テム再構成方式に関スる。

近年、高速処理や機能分散のためにマスク・スレーブ構
成をとるマルチプロセッサシステムが利用されるように
なったが、従来はマスクプロセッサに障害が発生した場
合や、複数あるスレーブプロセッサの一つでもエラーが
発生するとシステム全体が停止（システムダウン）状態
となって、システムを再開するために多くの処理と手間
がかかった。そのような、システムを構成するプロセッ
サにエラーが発生しても、他のプロセッサによりシステ
ムを再構成できることが望まれている。

［従来の技術〕 第８図に従来例の構成図を示す。

第８図において、８０ａはマスクプロセッサのＣＰＵ、
８０ｂ〜８０ｄはスレーブプロセッサのＣＰＵ、　８１
　ａ　〜８１　ｄはＲＡＭ、８２ａはマスク用プログラ
ムを格納したＲＯＭ、８２ｂ〜８２ｄはスレーブ用プロ
グラムを格納したＲＯＭ、８３ａ〜８３ｄはダイレクト
・メモリ・アクセス制御装置（ＤＭＡＣで表示）、８４
ａ　〜８４ｄはタイマ（Ｔｉｍａｒで表示）、８５ａは
スレーブの状態を表すレジスタ（ｒ　ｅ　ｇ、で表示）
、８５ｂ〜８５ｄはマスタプロセッサからスレーブプロ
セッサに対する起動用のレジスタ（ｒｅｇ、）を表し、
８６３〜８６ｄはローカルバスとシステムバスを同時に
動作させるためのバッファ（Ｂｕｆｆ。

で表示）でありシステムバスをアクセスする時アクティ
ブとなる。また、８７は共有ＲＡＭ、８８は漢字ＲＯＭ
、８９はフロッピーディスク（ＦＤＣで表示）、９０は
ハードディスク（ＨＤＣで表示）、９１は各装置からバ
ス支配権の要求を受けとって支配権付与の調定を行うバ
スアービタ（Ｂ。

Ａ、で表示）を表す。

従来のマスク・スレーブ構成のマルチプロセッサシステ
ムでは、第８図に示すように予めマスクプロセッサ（Ｃ
ＰＵ８０ａ）が決められており、それに対応してマスク
用プｐグラムが格納されたＲＯＭ８２　ａが固定的に接
続され、他のプロセッサ（ＣＰＵ８０ｂ〜８０ｄ）はス
レーブプロセッサとして設定され、スレーブ用プログラ
ムが格納されたＲＯＭ８２ｂ〜８２ｄが接続されている
。

このような構成において、複数のプロセッサを用いて高
速の演算処理や分散処理が行われる。

［発明が解決しようとする課題］ 上記の従来の構成では、マスクプロセッサに自己診断エ
ラーが発生した場合や、スレーブプロセンサに同様の自
己診断エラーが発生した場合には、たとえそれ以外のプ
ロセッサが正常であっても運用を続行することができな
い、すなわち、固定的にそれぞれの機能が割当てられ、
マスク・スレーブ間、スレーブ・スレーブ間の相互の関
係が固定的に決められているため、その一部にエラーが
発生しても他のプロセッサによりカバーできなかった。

また、一般に部品点数が増加すると、信鎖性が低下し、
マルチプロセッサシステムにおいては、その構成上、部
品点数が従来のシングルプロセッサシステムやデュアル
プロセッサシステムに比べ多くなっている。このため、
相対的な信頬性も低下しており、従って故障間隔が短く
なるという問題があった。これは、システムを構成する
プロセッサが一台故障してもシステム全体としては動作
不能になるからである。

本発明は、マスク・スレーブ構成のマルチプロセッサシ
ステムにおいて、いずれか−台のプロセッサが障害によ
ってダウンしてもシステムの運用の続行を可能とするマ
ルチプロセッサシステムのシステム再構成方式を提供す
ることを目的とする。

［課題を解決するための手段］ 第１図は本発明の原理的構成図である。

第１図において、１０，１６．１７はプロセッサ、１１
は起動部、１２は割込部、１３はバスアクセス手段、１
４は状態保持手段、１５はバスを表す。

本発明は、電源投入などにより起動されると、各プロセ
ッサは自己診断を行って、その結果を状態保持手段に書
込んでおき、所定時間後にタイマ割込みなどにより割込
み動作が行われると各プロセッサから状態保持手段を読
み取って、その内容をチエツクすることにより、自プロ
セッサがマスクプロセッサになるかスレーブプロセッサ
になるかを判別して、対応するプログラムをロードする
ものである。

「作用」 プロセッサ１０．１６．１７はそれぞれ同様の構成であ
り、ただそれらのプロセッサには固をの番号などにより
優先順位が付与されている。

プロセッサＩＯの動作について説明すると、電源投入ま
たはリセット等による起動信号１００が人力すると、起
動部１１が駆動され、まず診断手段ｉｔｔの動作が開始
される。この診断手段１１１による診断動作により、プ
ロセッサが「正常」であるか、またはエラーを検出して
「異常」であるかを表す結果が得られる。この診断結果
が得られると、書込手段１１２が起動され、状態保持手
段１４に診断結果を書込む動作を行う。その場合、ハス
アクセス手段１３からバスを要求して、バスが獲得され
ると状態保持手段１４に対し診断結果を書込むことがで
きる。

状態保持手段１４には、マルチプロセッサシステムを構
成する各プロセッサに対応した状態格納位置が設けられ
、各プロセッサにおける診断動作の結果が所定時間内に
状態保持手段１４に書込まれ、書込みが終了すると待機
手段１１３によりプロセ・ノサは待機状態に設定される
。

プロセッサの起動後所定時間が経過すると、タイマ割込
信号が発生し、プロセッサの割込部１２を起動する。

割込部１２は、起動すると走ず読込手段１２１が動作し
て、状態保持手段１４から診断結果が格納された内容を
読込む。その場合バスアクセス手段１３を介して行う。

状態保持手段１４から各プロセッサの状態を表すデータ
が読込まれると、チエツク手段１２２が動作して、■自
プロセッサの優先順位が最も高いかあるいは自プロセッ
サより高い優先順位のプロセッサが全て異常であるか、
■自プロセッサの番号より優先順位の高いプロセッサが
有ってその中の何れかが正常状態であるか、についてチ
エツクする。

この結果、上記■に該当する時は、次のプログラムロー
ド手段１２３に対しマスク用プログラムをロードする指
示を出力し、■に該当する時は、スレーブ用プログラム
をロードする指示を出力する。プログラムロード手段１
２３は、チエツク手段１２２からの指示に従って、図示
されないプログラム記憶装置からマスク用プログラムま
たはスレーブ用プログラムをＲＡＭ（図示せず）にロー
ドする。このプログラムロードの処理が終了すると、プ
ロセッサはロードされたマスクプロセッサまたはスレー
ブプロセッサとして動作可能の状態となる。

［実施例］ 第２図は、本発明が実施されるマルチプロセッサシステ
ムのシステム構成図である。

第２図の２０はバスアービタ（Ｂｕｓ　Ａｒｂｉｔｅｒ
　　：ＢＡで表示）、２１はステータスレジスタ（ＳＲ
で表示）、２２〜２６はプロセッサ０〜４（ＰＵＯ〜Ｐ
Ｕ４で表示）、２２１〜２６１は各ＰＵに対応して設け
られたバスバッファ　（ＢｕｆｆＯ〜４で表示）、２７
はシステムバスである。

本実施例の各プロセッサＰＵＯ〜４は、従来例と同様に
それぞれの内部にローカルバスにより結合したＣＰＵ、
ＲＯＭ、ＲＡＭなどにより構成される。また、本実施例
のステータスレジスタ（ＳＲ）２１は第１図の状態保持
手段１４に対応する。

各バスバッファ２２１〜２６１は、対応する各プロセッ
サ２２〜２６により能動化（イネーブル）と不能化（デ
ィゼープル）の制御が行われ、電源投入直後とリセット
時は、不能化しておく。

これにより、自己診断でエラーとなった時プロセッサは
ハスバッファを能動化することができず、バスから切断
されることになる。

各プロセッサ２２〜２６には予め重複しない特定の識別
番号が付与され（例えば番号Ｏ〜４）、最も小さい番号
を持つプロセッサが最も優先順位が高いものとする（最
も大きい番号を最も優先順位が高いとしてもよい）。

本発明の実施例の処理フロー図を第３図（ａｌおよび第
３図（ｂ）に示す。

第３図ｆａ）と第３図（ｂｌの処理フローは第２図の各
プロセッサユニット２２〜２６　（以下ＰＵＯ〜ＰＵ　
６という）において実行され、以下にその内容を説明す
る。

第３図（ａｌにおいて、電源投入またはリセット入力に
より処理がスタートし、初めに自己診断を行う（ステッ
プ３０）。次にその診断結果が正常か（ＯＫか）どうか
を判別しくステップ３１）、正常であればバスバッファ
イネーブル（能動化する）にしくステップ３２）、つい
でバス支配権要求をＢＡ２０に対し発生する（ステップ
３３）。

ＢＡ２０は複数のプロセッサからのシステムバスのバス
支配権要求を受けて、当該プロセッサユニットに対しバ
ス支配権を与えるとステップ３４において支配権の獲得
が検出される。

これにより、プロセッサユニットはステータスレジスタ
５Ｒ２１の自プロセッサユニットに割当てられた領域に
診断結果のデータを書込む（ステップ３５）、なお、ス
テータスレジスタＳＲ２１は最初のシステム起動時にリ
セット（オール“０”）されており、正常の状態の時“
１”を書込む。

書込みが終了すると、次のステップ３６でバス支配権放
棄を行い（ＢＡ２０に通知する）、待機（ｗａｉｔ）状
態となる（ステップ３７）、最初のステップ３０におけ
る診断の結果、エラーが検出された場合は第３図（ｂｌ
のステップ４６に移り、Ｈａｌｔ（停止）状態になる。

待機状態となった後、所定時間（マルチプロセッサシス
テムの全てのプロセッサにおいて診断動作が終了すると
予測される時間）が経過すると、タイマによる割込みの
発生またはソフトタイマの解除（終了）などにより、プ
ロセッサが待機状態から動作状態に遷移する。動作状態
になると、初めにバス支配権要求を出力する（ステップ
３８）。

ＢＡ２０によりバス支配権を獲得する（ステップ３９）
と、プロセッサは５Ｒ２１の内容を読込み（ステップ４
０）、バス支配権を放棄する（ステップ４１）。

次にステップ４２においてステータスチエツクを行った
後、読込んだ内容と自プロセッサの優先順位とを照合し
てロードすべきプログラムを選択する（ステップ４３）
。すなわち、自プロセッサの優先順位が最も高いか或い
は自プロセッサより優先順位の高い他のプロセッサが全
て異常状態であるときはマスク用プログラムをロードす
る動作を実行しくステップ４４）、自プロセッサより高
い優先順位のプロセッサが有って、少なくとも１つが正
常状態である場合は、スレーブプログラムをロードする
動作を実行する（ステップ４５）。

上記のステップ４３において、優先順位を決定する処理
が行われるが、その際の決定する方法として、上記の識
別番号により決定する方法の他に次のような方法がある
。

１つは、診断終了後、最も早くバスの支配権を獲得した
プロセッサをマスクとして定義する方法であり、その場
合、待機状態の時間を監視するソフトウェアタイマの値
をプロセッサ単位で異なったものに設定しておくことに
より実現することができる。

他の方法は、各プロセッサをデージ−チェーン（いもづ
る接続）によりバスの獲得に優先順位をつける方法であ
る。

このような処理フローにより各プロセッサはそれぞれマ
スクプログラムまたはスレーブプログラムがロードされ
、マスク・スレーブ構成のマルチプロセッサシステムと
して動作する。システムが動作中に一部のプロセッサに
エラーが発生して停止しても、リセットを行うと第３図
（８）のステップ３０から動作を開始して、システムの
再構成を行うことができる。

次に第４図に診断結果を格納するステータスレジスタ（
ＳＲ）の構成図を示す。

第４図のＡ、は、８ピントのステータスレジスタを使用
する場合の構成である。図に示すようにビット００から
０４の各ビットに各ＰＵＯ〜ＰＵ４の診断結果が格納さ
れ、最初の起動時に全てのビットがリセット（オール“
０”）され、各プロセッサにおける診断動作の結果が、
正常の時自プロセッサに対応するビット位置に“ｌ”を
セントし、エラーが検出されると“０”の状態のまま保
持される。　第４図のＢ、は、複数のプロセッサにおけ
る診断動作の結果を格納するためのレジスタとして、各
プロセッサにメモリ　（システムバスに接続された共通
のＲＡＭ）の特定アドレスが個別に割り振られた構成を
示す。

各アドレスＡＤＯ〜ＡＤ４には、それぞれプロセッサＰ
ＵＯ〜ＰＵ４における診断により検出されたエラーの内
容を表示するフラグが格納される。

すなわち、各レジスタＡＤＯ〜ＡＤ４のビット００にフ
ラグが立つと（“１”になると）ＲＡＭエラーを表し、
以下、ビット０１はＲＯＭエラービット０２はＤＭＡ　
（ダイナミックメモリアクセス）エラー、ビット０３は
タイマエラーを表す。

このプロセッサ対応にアドレスが割り振られた場合の動
作を第４図Ｃ０に示す０図には、１つのプロセッサの状
態を保持するレジスタが示され、■はシステム起動時に
全ビットが“０”になる（オールエラーを示す）状態を
表す。■は、その後診断動作により正常であった時、全
ビットに“１”がライトされた状態を表す。■は診断動
作によりＲＡＭエラー発生のため１亥当するフラグをシ
ステム起動時のまま変化しないことを表す。また、プロ
セッサの中央処理装置ＣＰＵが異常の場合は、レジスタ
へのリード・ライトが不可能なのでレジスタの内容は■
の状態と同じである。

この第４図のＢ、Ｃに示すプロセッサ対応の複数のレジ
スタをそのままステータスレジスタとして使用すること
も可能であるが、Ｂ、の内容に基づいて、第４図Ａ、の
１つのレジスタに書込むようにしてもよい、その場合、
各プロセッサにおける診断動作の結果、第４図Ｂ、の各
プロセッサ対応のレジスタにエラーフラグが１つでも立
つと、Ａのレジスタへ“１”の書込みが行われない。

第５図は、プログラムの格納方法の例を示す。

ここに示す各方法は、第３図（ｂｌの機能選択シーケン
ス（ステップ４３〜４５）において、マスクまたはスレ
ーブの何れかの機能が選択されて対応するプログラムを
格納する際に用いられ、各プロセッサ内において実行さ
れる。

第５図のＡ、の方法は、同−ＲＯＭ中にマスクとスレー
ブの両プログラムを格納し、機能選択シーケンスの結果
に応じて選択的に自プロセンサ内のＲＡＭへ転送するも
のである。同図Ｂ、の方法は２つのＲＯＭの同一アドレ
スにマスク用プログラムとスレーブ用プログラムを割当
て、機能選択シーケンスの結果に応して、どちらか一方
のメモリだけを有効にして（チップセレクト）、ＲへＭ
にロードする方法である。

第５図のＣ６は、ＲＯＭのマスク用１スレーブ用の両プ
ログラムをＲＡＭに転送し、機能選択シーケンスによっ
てマスク用プログラムに分岐するか、スレーブ用プログ
ラムに分岐するかを決める方法である。

第６図（ａ）、第６図（ｂｌは、正常状態の動作シーケ
ンス図、第７図（ａ）、第７図（ｂ）は異常状態の動作
シーケンス図を示す０図のＢＡ−ＰｔＪ４は第２図のバ
スアービタ２０．ステータスレジスタ２１．プロセッサ
２２〜２６を表す。

第６図（ａ）、第６図（ｂ）の正常状態（診断の結果全
プロセッサが正常であった時）の動作シーケンスの概略
を説明する。電源投入またはリセット後にＳＲをリセッ
トされ、各バッファ　（２２１・・２６１）を不能化（
デイゼープル）したあと、各プロセッサにおいて自己診
断を行い、診断が終了して正常な状態であるという結果
が得られると、各バッファを能動化してバス支配権を要
求し、各プロセッサは１つずつ順にバスの支配権を獲得
して、ＳＲに対し正常状態の表示をセットし、待機状態
となる。

その後、タイマ割込みやソフトウェアタイマの終了など
により動作状態になると、順次ハス支配権を獲得して、
ＳＲをリード（読み出し）しバスを放棄すると、それぞ
れのプロセッサの機能選択シーケンスに応じてマスク用
またはスレーブ用のプログラムをロードして、待機状態
となる。その後、タイマ割込みやソフトウェアタイマの
終了などにより、動作状態になると、各プログラムはそ
れぞれにロードされたプログラムにより処理を実行する
。

次に第７図（ａ）、第７図山）の異常状態（診断の結果
、一部プロセッサが異常であった時）の動作シーケンス
の概略を説明する。

電源投入またはリセット後に自己診断を行った時、プロ
セッサＰＵＯでエラーが検出された場合、このプロセッ
サはＨａｌｔ状態となり、バッファが能動化せずバスか
ら切断した状態となる。このため、他のプロセッサＰＵ
Ｉ〜ＰＵ４だけがＳＲのセント（正常状態を書込む）を
行って待機状態になる。その後、タイマ割込みなどによ
りＰＵＩ〜ＰＵ４が待機状態から動作状態になると、機
能選択が行われ、ＰＵｌが優先順位によりマスク用プロ
グラムをロードして、他の３つのプロセッサＰＵ２〜Ｐ
Ｕ４がスレーブ用プログラムをロードして待機状態とな
り、この後タイマ割込みなどにより動作状態になると、
４つのプロセッサＰＵ１〜ＰＵ４によりマスク・スレー
ブ構成のマルチプロセッサシステムが再構成されて処理
が行われる。

［発明の効果コ 本発明によれば、マスク・スレーブ構成をとり、単一の
バスで接続されたマルチプロセッサシステムにおいて、
マスクまたはスレーブのいずれか１つのプロセッサがダ
ウンしても、システムダウンを回避することができ、機
能の低下という形をとりながらも運用を続行することが
可能になる。

二重化システムより価格対性能に優れ、また通常のシス
テムに比べ障害に対して強固なシステムを実現すること
ができる。

【図面の簡単な説明】

第１図は本発明の原理的構成図、第２図は本発明の実施
例構成図、第３図（ａｌおよび第３図山）は実施例の処
理フロー図、第４図はステータスレジスタ（Ｓ　Ｒ）の
構成図、第５図はプログラムの格納方法の例を示す図、
第６図ｔａ＋および第６図（ｂｌは正常状態の動作シー
ケンス図、第７図＋ａｌおよび第７図（ｂｌは異常状態
の動作シーケンス図、第８図は従来例の構成図である。 第１図中、 １０．１６．１７：プロセッサ １１：起動部 ：割込み部 ：バスアクセス手段 ：状態保持手段 ：　ノマス 特許出願人　株式会社ビーエフニー 復代理人弁理士　　　　穂坂　和雄 る 実施例の処理フロー図 第３図（ａ） Ａ、同−ＲＯＭから一方をロードする方法Ｂ。 ２つのＲＣｊＭから一方をロードする方法Ｃ。 １つのＲＯＭから両プログラムをロードする方法プログ
ラムの格納方法を示す図 正常状態の動作シーケンス図 第　６　図中） 従来例の構成図 第８図

Claims (1)

1. 【特許請求の範囲】 単一の共有バスにより相互に接続され、マスタ・スレー
   ブ構成をとるマルチプロセッサシステムにおいて、 システムを構成する各プロセッサは、システムの起動時
   に起動する起動部と、タイマなどの割込みにより動作す
   る割込部とを備え、 前記起動部は、起動時に診断を行う診断手段と、診断結
   果を状態保持手段に書込む書込手段および書込みの後、
   待機状態に設定する待機手段とを備え、 前記割込部は、複数のプロセッサの状態が書込まれた前
   記状態保持手段の内容を読込む読込手段と、読込まれた
   状態情報に基づいて自プロセッサがマスタに該当するか
   スレーブに該当するかを判別するチェック手段と、チェ
   ック手段の判別結果に応じてプログラムをロードするプ
   ログラムロード手段とを備えることを特徴とするマルチ
   プロセッサシステムのシステム再構成方式。