JPH04178871A - 初期化処理装置 - Google Patents

初期化処理装置

Info

Publication number
JPH04178871A
JPH04178871A JP2306082A JP30608290A JPH04178871A JP H04178871 A JPH04178871 A JP H04178871A JP 2306082 A JP2306082 A JP 2306082A JP 30608290 A JP30608290 A JP 30608290A JP H04178871 A JPH04178871 A JP H04178871A
Authority
JP
Japan
Prior art keywords
processor
master
initialization
processors
identification control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2306082A
Other languages
English (en)
Other versions
JP2760363B2 (ja
Inventor
Kazuhiko Ikeda
和彦 池田
Satoshi Sakai
聡 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
PFU Ltd
Original Assignee
Fujitsu Ltd
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, PFU Ltd filed Critical Fujitsu Ltd
Priority to JP2306082A priority Critical patent/JP2760363B2/ja
Priority to US07/791,407 priority patent/US5418955A/en
Priority to EP91310521A priority patent/EP0486304B1/en
Priority to DE69124470T priority patent/DE69124470T2/de
Publication of JPH04178871A publication Critical patent/JPH04178871A/ja
Application granted granted Critical
Publication of JP2760363B2 publication Critical patent/JP2760363B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177—Initialisation or configuration control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Debugging And Monitoring (AREA)
  • Hardware Redundancy (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 密結合マルチプロセッサシステムにおけるＩＤ特定制御
方式に関し、 マスタプロセンサが異常で動作不能になっても、他のプ
ロセッサがマスタとなり初期化動作を行うことにより、
システム全体の処理の効率化を図るようにしたＩＤ特定
制御方式を提供することを目的とし、 複数のプロセッサと、該複数のプロセッサにより共有さ
れるメモリとが共通バスで結合される密結合マルチプロ
セッサシステムにおいて、該共通バスに接続され、該複
数のプロセッサにより共有されるマスタ指定ＩＤ格納手
段を備え、該マスタ指定ＩＤ格納手段にマスタ指定ＩＤ
を格納し、システム立上げ時の初期化処理において、該
マスタ指定ＩＤと自ブロセ・ノサＴＤを比較し、比較結
果によりマスタとして動作するプロセッサを特定するよ
うに構成する。
（産業上の利用分野〕 本発明は、複数のプロセッサで１つのメモリを共有する
密結合マルチプロセッサシステムにおけるＩＤ特定制御
方式に関し、特に、システムの立上げ時にマスタプロセ
ッサとして動作するプロセッサを特定するための制御方
式に関する。
近年、コンピュータシステムの性能向上の要求に伴い、
単一プロセッサのみで性能を向上されるには限界がきて
おり、そのため複数のプロセッサを接続した密結合マル
チプロセッサシステムによって性能の向上を図ろうとし
ている。ここで、密結合マルチプロセッサシステムとは
複数のプロセッサが１つのメモリを共有する構成であり
、各々のプロセッサ毎にメモリを有する疎結合マルチプ
ロセッサシステムと区別される。
密結合マルチプロセッサシステムでは、共有メモリが１
つであるから、システムの立上げ時にシステム初期化処
理（ＩＰＬ処理）をいずれかのプロセンサ（マスタプロ
セッサとなる）で実行し、他のプロセッサはその初期化
処理が完了するまで待機する必要がある。
〔従来の技術と発明が解決しようとする課題〕従来、密
結合マルチプロセッサシステムにおいては、システムの
立上げ時にマスタとなるプロセッサは一意に決められて
おり、そのマスタプロセンサが最初に初期化処理を実行
し、他のプロセッサによりその後の動作ができる環境を
整えた後、他のプロセッサを起動させてシステムとして
の処理を開始するようにしている。
しかしながら、そのマスタプロセッサが異常で動作不能
になると、マスタプロセッサが不在のためシステム全体
を立ち上げることができないという問題があり、そのた
め、動作可能なプロセッサを使用してプロセッサ数を減
少させた縮退運用を実行することができず、また、他の
動作しているプロセッサによる異常原因の解析等が行え
ないという問題があった。
本発明の目的は、マスタプロセッサが異常で動作不能に
なっても、他のプロセッサがマスタプロセッサとなり初
期化動作を行うことにより、システム全体の処理の効率
化を図るようにしたＩＤ特定制御方式を提供することに
ある。
〔課題を解決するための手段］ 第１図は本発明の原理構成図である。図示のようｔこ、
複数のプロセッサ１と、該複数のプロセンサにより共有
されるメモリ２とが共通ハスＣＢで結合される密結合マ
ルチプロセッサシステムにおいて、 本発明によれば、 該共通バスＣＢに接続され、該複数のプロセッサ１によ
り共有されるマスタ指定ＩＤ格納手段３を備え、 該マスタ指定ＩＤ格納手段３にマスタ指定ＩＤを格納し
、システム立上げ時の初期化処理において、該マスタ指
定ＩＤと自プロセッサＩＤを比較し、比較結果によりマ
スタとして動作するプロセッサを特定するようにしたこ
とを特徴とするものである。
さらに、該マスタ指定ＩＤ格納手段３における比較の結
果、マスタ指定ＩＤと自プロセッサＩＤが不一致のとき
に、自プロセッサＩＤの情報を書き込むＴＤ通知手段５
を備え、他のプロセッサに対して自プロセッサが初期化
動作を開始していることを通知するようにし、 さらに、マスタプロセッサがシステム初期化処理を実行
しその処理が完了したときに、完了フラグをセットする
初期化完了通知手段６を備えるものである。
〔作　用〕
密結合マルチプロセッサシステムにおいて、共通バスに
マスタ指定ＩＤ格納手段として、それぞれのプロセッサ
から内容を読み出せる不揮発性ＲＡＭを接続し、このＲ
ＡＭにシステムの電源が投入されたとき、又は、システ
ムをリセットした時に、マスタとして動作するプロセ・
ノサのＩＤを格納する。各プロセッサはＩＰＬ処理を開
始した時に、ＲＡＭの内容と自プロセッサＩＤを比較し
て自己がマスタとして動作するプロセ・７すであるか否
かを判定する。
自己がマスタプロセッサとして指定されていれば、ＩＤ
通知レジスタの内の自プロセッサＩＤにより決められた
特定のレジスタに動作を開始したことを示す動作開始フ
ラグを書き込むと共に、システム初期化処理を実行し、
処理が完了したならば初期化完了通知レジスタに完了フ
ラグをセントする。
自己がマスタプロセッサとして指定されていない場合に
は、ＩＤ通知レジスタの内の自プロセッサＩＤにより決
められた特定のレジスタに動作を開始したことを示す動
作開始フラグを書き込むと共に、他のプロセッサに対し
て自プロセッサが動作を開始していることを通知する。
スレーブに指定されているプロセッサは、マスタプロセ
ッサがシステム初期化処理を実行し、初期化完了フラグ
がセットされるのを監視しながら待機する。この場合、
一定時間待機しても完了フラグがセットされない場合に
は、動作開始フラグにより、動作を開始しているプロセ
ッサの内で予め決められた優先順位に従って、最も優先
順位の高いＩＤを持つプロセッサがマスタプロセッサと
なってシステム初期化処理を実行する。
（実施例〕 第２図は本発明の一実施例構成図である。図中、１　（
１０３〜１３）はプロセッサ（ＭＰ［Ｉ　１１０−ＭＰ
Ｕ　１１３）、２はメモリ（？ＩＥＭ）　、３はマスタ
指定ＩＤ格納メモリ、４はＲＯＭ、５はＩＤ通知レジス
タ、６は初期化完了通知レジスタ、７はアダプタ（＾叶
）、８は外部記憶装置（ＤＩＳＫ）、９は表示装置であ
る。
マスタ指定ＩＤ格納メモリ３は、前述のように、例えば
、不揮発性ＲＡＭにより構成される。格納されているマ
スタ指定ＩＤとして、例えば、＃０が格納されており、
異常があった場合にマスタとして動作するプロセッサＩ
Ｄの優先順位は、＃】。
＃２．＃３の順番とする。
ＲＯＭ４には全プロセッサに共通の初期化プログラムが
格納されている。各プロセッサはＲＯＭの内容を読み出
し、順次、ＲＯＭに書かれた命令を実行する。
ＩＤ通知レジスタ５は、各プロセッサに対応する特定の
レジスタ＃０〜＃３により構成され、自プロセッサＩＤ
により決められた特定のレジスタに動作を開始したこと
を示す動作開始フラグを書き込む。
初期化完了通知レジスタ６はマスタプロセッサによるシ
ステム初期化処理が完了したことを示す完了フラグを格
納する。
ＤＩＳＫ装置８にはシステム・プログラムが格納されて
おり、マスタプロセッサはシステム初期化処理時にアダ
プタ７を介してその内容を読み出しメモリに格納する。
第３図は本発明の処理フローチャートである。
先ず、電源が投入されると、＃０のプロセッサは最初に
自ＩＤに対応する動作開始フラグをＩＤ通知レジスタ５
にセントする（ステップｌ）。次に、不揮発性ＲＡＭ３
に格納されているマスタ指定ＩＤを読み出し、マスタ指
定ＩＤが自ＴＤと一致しているか否か判定しくステップ
２）、一致しているときには（ＹＥＳ）、ＩＰＬを実行
する（ステップ３）。即ち、自己がマスタプロセッサと
なってアダプタ７に接続されているＤＩＳＫ装Ｗ８に格
納されているシステム・プログラムを読み出し、メモリ
２に格納する。
システム・プログラムをメモリに格納し終わったら、正
常に終了したか否か確認しくステップ４）、初期化完了
通知レジスタ６に完了フラグをセットした後、各プロセ
ッサに初期化（ＩＰＬ）の完了を通知する（ステップ５
）。
＃１〜＃３のプロセッサは不揮発性ＲＡＭ３に格納され
ているマスタ指定ＩＤと自ＩＤが不一致なので、初期化
完了フラグがマスタプロセッサによりセットされるまで
、所定のプログラムにより監視を続ける。この監視に際
して一定時間の時間監視、即ち、タイムアウトの監視を
行い（ステップ６）、一定時間内に完了フラグがオンさ
れたか否か監視して（ステップ７）、オンされていなけ
れば（Ｎｏ）　、ステップ６に戻り時間監視を行い、オ
ンしていれば（ＹＥＳ）　、Ｉ　Ｐ　Ｌは完了したとす
る（ステップ８）。
ステップ６において、規定時間が経過しても（ＹＥＳ）
、初期化完了フラグがセントされない時にはマスタプロ
セッサの次に優先順位の高い＃ｌプロセッサがマスタプ
ロセッサとして動作する（ステップ１０）。この場合に
は、新たなマスタプロセッサ＃１がステップ３のＩＰＬ
から実行する。
なお、不揮発性ＲＡＭに代わってデイツプスイッチ等の
場合には自己が次のマスタプロセッサとなるか否か判断
し、自己の順番であれば（ＹＥＳ）、ステップ３から実
行するが、そうでなければ（Ｎｏ）、ステップ６に戻り
タイムアウトの監視を行う（ステップ１１）。
また、ステップ４においてＤＩＳＫ装置等に故障があり
初期化処理が正常に実行できないとき（ＮＯ）は異常処
理を行う（ステップ９）。
さらに、＃０が動作不能で＃１がその代替としてマスタ
プロセッサとして動作するが、＃１も動作不能の場合に
は＃０、＃１の動作開始フラグがセットされないので、
＃２のプロセッサは動作開始フラグの状態を見て、自己
がマスタプロセッサとして動作する必要があるか否か判
断する。同様に、＃２も動作不能のときには＃３がマス
タプロセッサとなって初期化を行う。
なお、不揮発性ＲＡＭの代わりに、内容の変更可能なＦ
ＲＯＭ、電池でバックアップされ電源が遮断しても内容
が消滅しないＲＡＭ、電気的に内容の変更可能なＥＥＰ
ＲＯＭ、又はスイッチ等のデータを表示するレジスタ等
を使用することができる。
〔発明の効果〕
以上説明したように、本発明によればマスタに指定され
ているプロセッサが異常で動作不能の場合でも、他のプ
ロセッサが代替してシステムを立ち上げることが可能と
なるので、プロセッサ数を減少させた縮退運用が可能に
なり、さらに、他の動作可能なプロセッサによる異常原
因の解析等が行えるようになり、その結果システム全体
の効率化を図ることができる。
【図面の簡単な説明】
第１図は本発明の原理構成図、 第２図は本発明の一実施例構成図、及び第３図は本発明
の処理フローチャートである。 （符号の説明） １・・・プロセッサ、 ２・・・メモリ、 ３・・・不揮発性ＲＡＭ、 ４・・・ＲＯＭ。 ５・・・ＩＤ通知レジスタ、 ６・・・初期化完了通知レジスタ、 ７・・・アダプタ、 ８・・・ＤＩＳＫ装置、 ９・・・表示装置。

Claims (1)

  1. 【特許請求の範囲】 １、複数のプロセッサ（１）と、該複数のプロセッサに
    より共有されるメモリ（２）とが共通バス（ＣＢ）で結
    合される密結合マルチプロセッサシステムにおいて、 該共通バス（ＣＢ）に接続され、該複数のプロセッサ（
    １）により共有されるマスタ指定ＩＤ格納手段（３）を
    備え、 該マスタ指定ＩＤ格納手段（３）にマスタ指定ＩＤを格
    納し、システム立上げ時の初期化処理において、該マス
    タ指定ＩＤと自プロセッサＩＤを比較し、比較結果によ
    りマスタとして動作するプロセッサを特定するようにし
    たことを特徴とするＩＤ特定制御方式。 ２、該マスタ指定ＩＤ格納手段における比較の結果、マ
    スタ指定ＩＤと自プロセッサＩＤが不一致のときに、自
    プロセッサＩＤの情報を書き込むＩＤ通知手段（５）を
    さらに備え、他のプロセッサに対して自プロセッサが初
    期化動作を開始していることを通知するようにした請求
    項１に記載のＩＤ特定制御方式。 ３、マスタプロセッサがシステム初期化処理を実行しそ
    の処理が完了したときに、完了フラグをセットする初期
    化完了通知手段（６）をさらに備える請求項１に記載の
    ＩＤ特定制御方式。 ４、スレーブに指定されているプロセッサは、該初期化
    完了通知レジスタに、マスタプロセッサによる初期化完
    了フラグがセットされるのを監視しながら待機し、一定
    時間待機しても該完了フラグがセットされないときは、
    予め決められた優先順位のＩＤを持つプロセッサがマス
    タプロセッサとなり、システム初期化処理を実行するよ
    うにした請求項１に記載のＩＤ特定制御方式。 ５、該マスタ指定ＩＤ格納手段は不揮発性ＲＡＭにより
    構成される請求項１に記載のＩＤ特定制御方式。 ６、該ＩＤ通知手段がレジスタにより構成される請求項
    ２に記載のＩＤ特定制御方式。 ７、該初期化完了通知手段がレジスタにより構成される
    請求項３に記載のＩＤ特定制御方式。
JP2306082A 1990-11-14 1990-11-14 初期化処理装置 Expired - Fee Related JP2760363B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2306082A JP2760363B2 (ja) 1990-11-14 1990-11-14 初期化処理装置
US07/791,407 US5418955A (en) 1990-11-14 1991-11-14 Initialization system for a close-coupled multiprocessor system
EP91310521A EP0486304B1 (en) 1990-11-14 1991-11-14 Initialising computer systems
DE69124470T DE69124470T2 (de) 1990-11-14 1991-11-14 Initialisierung von Rechnersystemen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2306082A JP2760363B2 (ja) 1990-11-14 1990-11-14 初期化処理装置

Publications (2)

Publication Number Publication Date
JPH04178871A true JPH04178871A (ja) 1992-06-25
JP2760363B2 JP2760363B2 (ja) 1998-05-28

Family

ID=17952815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2306082A Expired - Fee Related JP2760363B2 (ja) 1990-11-14 1990-11-14 初期化処理装置

Country Status (4)

Country Link
US (1) US5418955A (ja)
EP (1) EP0486304B1 (ja)
JP (1) JP2760363B2 (ja)
DE (1) DE69124470T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08161279A (ja) * 1994-12-08 1996-06-21 Nec Corp マルチプロセッサシステム
JPH09218862A (ja) * 1996-02-14 1997-08-19 Nec Corp マルチプロセッサシステム
JP2005352677A (ja) * 2004-06-09 2005-12-22 Sony Corp マルチプロセッサシステム
JP2008217191A (ja) * 2007-03-01 2008-09-18 Nec Corp 障害処理方法、プログラム及び情報処理装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993000628A1 (en) * 1991-06-26 1993-01-07 Ast Research, Inc. Multiprocessor distributed initialization and self-test system
JP3679813B2 (ja) * 1991-07-22 2005-08-03 株式会社日立製作所 並列計算機
JPH0695906A (ja) * 1992-09-17 1994-04-08 Fujitsu Ltd Ｓｃｍｐシステムおけるｓｖｐのｓｓｕ制御権の自動切り替え方法
US5408647A (en) * 1992-10-02 1995-04-18 Compaq Computer Corporation Automatic logical CPU assignment of physical CPUs
US5491788A (en) * 1993-09-10 1996-02-13 Compaq Computer Corp. Method of booting a multiprocessor computer where execution is transferring from a first processor to a second processor based on the first processor having had a critical error
JPH07219913A (ja) * 1994-01-28 1995-08-18 Fujitsu Ltd マルチプロセッサシステムの制御方法及び装置
JP3574170B2 (ja) * 1994-03-17 2004-10-06 富士通株式会社 分散型画像処理装置
GB2290891B (en) * 1994-06-29 1999-02-17 Mitsubishi Electric Corp Multiprocessor system
DE4426001A1 (de) * 1994-07-22 1996-02-01 Sel Alcatel Ag Verfahren zur Überlastvermeidung bei einem Systemanlauf eines Mehrrechnersystems und Mehrrechnersystem dafür
US5642506A (en) * 1994-12-14 1997-06-24 International Business Machines Corporation Method and apparatus for initializing a multiprocessor system
US5627962A (en) * 1994-12-30 1997-05-06 Compaq Computer Corporation Circuit for reassigning the power-on processor in a multiprocessing system
JP2830857B2 (ja) * 1996-09-09 1998-12-02 三菱電機株式会社 データストレージシステム及びデータストレージ管理方法
US6298376B1 (en) * 1997-03-07 2001-10-02 General Electric Company Fault tolerant communication monitor for a master/slave system
JP3045400U (ja) * 1997-07-17 1998-01-27 船井電機株式会社 電子機器の仕向地別初期設定装置
US6178445B1 (en) * 1998-03-31 2001-01-23 International Business Machines Corporation System and method for determining which processor is the master processor in a symmetric multi-processor environment
US6701429B1 (en) * 1998-12-03 2004-03-02 Telefonaktiebolaget Lm Ericsson(Publ) System and method of start-up in efficient way for multi-processor systems based on returned identification information read from pre-determined memory location
US6550019B1 (en) * 1999-11-04 2003-04-15 International Business Machines Corporation Method and apparatus for problem identification during initial program load in a multiprocessor system
US6639918B1 (en) * 2000-01-18 2003-10-28 Apple Computer, Inc. Method and apparatus for border node behavior on a full-duplex bus
JP4289293B2 (ja) * 2004-12-20 2009-07-01 日本電気株式会社 起動制御方法、二重化プラットフォームシステム及び情報処理装置
JP5595633B2 (ja) * 2007-02-26 2014-09-24 スパンション エルエルシー シミュレーション方法及びシミュレーション装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6383856A (ja) * 1986-09-29 1988-04-14 Toshiba Corp マルチプロセッサシステムおよび同システムの初期化方法
JPS63265346A (ja) * 1987-04-23 1988-11-01 Nec Corp プログラムロ−ド方式
JPH02130666A (ja) * 1988-11-11 1990-05-18 Pfu Ltd マルチプロセッサシステムのシステム再構成方式

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4358823A (en) * 1977-03-25 1982-11-09 Trw, Inc. Double redundant processor
US4484273A (en) * 1982-09-03 1984-11-20 Sequoia Systems, Inc. Modular computer system
US4596012A (en) * 1983-05-25 1986-06-17 Reed Lockwood W Master controller succession system for bus control access for data-communications local area networks
US4718002A (en) * 1985-06-05 1988-01-05 Tandem Computers Incorporated Method for multiprocessor communications
US4757442A (en) * 1985-06-17 1988-07-12 Nec Corporation Re-synchronization system using common memory bus to transfer restart data from non-faulty processor to failed processor
JPH0766368B2 (ja) * 1986-10-21 1995-07-19 日新電機株式会社 ブ−トプロセツサ決定方式
JPS63262747A (ja) * 1987-04-20 1988-10-31 Fujitsu Ltd マルチプロセツサシステムにおけるタイマ自動初期設定方式
US4951192A (en) * 1987-06-04 1990-08-21 Apollo Computer, Inc. Device for managing software configurations in parallel in a network
US5041966A (en) * 1987-10-06 1991-08-20 Nec Corporation Partially distributed method for clock synchronization

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6383856A (ja) * 1986-09-29 1988-04-14 Toshiba Corp マルチプロセッサシステムおよび同システムの初期化方法
JPS63265346A (ja) * 1987-04-23 1988-11-01 Nec Corp プログラムロ−ド方式
JPH02130666A (ja) * 1988-11-11 1990-05-18 Pfu Ltd マルチプロセッサシステムのシステム再構成方式

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08161279A (ja) * 1994-12-08 1996-06-21 Nec Corp マルチプロセッサシステム
JPH09218862A (ja) * 1996-02-14 1997-08-19 Nec Corp マルチプロセッサシステム
JP2005352677A (ja) * 2004-06-09 2005-12-22 Sony Corp マルチプロセッサシステム
JP4525188B2 (ja) * 2004-06-09 2010-08-18 ソニー株式会社 マルチプロセッサシステム
JP2008217191A (ja) * 2007-03-01 2008-09-18 Nec Corp 障害処理方法、プログラム及び情報処理装置

Also Published As

Publication number Publication date
DE69124470D1 (de) 1997-03-13
EP0486304B1 (en) 1997-01-29
EP0486304A3 (en) 1993-01-13
EP0486304A2 (en) 1992-05-20
US5418955A (en) 1995-05-23
DE69124470T2 (de) 1997-05-15
JP2760363B2 (ja) 1998-05-28

Similar Documents

Publication Publication Date Title
JPH04178871A (ja) 初期化処理装置
JP6034990B2 (ja) サーバ制御方法及びサーバ制御装置
EP1638000B1 (en) Method, apparatus and program for performing panic memory dump
US7007192B2 (en) Information processing system, and method and program for controlling the same
JPH04367963A (ja) 共有記憶通信方法
US20160011646A1 (en) Service processor (sp) intiateed data transaction with bios utilizing power off commands
JP3481737B2 (ja) ダンプ採取装置およびダンプ採取方法
US20150006978A1 (en) Processor system
CN111949320A (zh) 提供系统数据的方法、系统及服务器
CN114116280A (zh) 交互式bmc自恢复方法、系统、终端及存储介质
EP0477385B1 (en) Method of resetting adapter module at failing time and computer system executing said method
JP2004302731A (ja) 情報処理装置および障害診断方法
JP2785992B2 (ja) サーバプログラムの管理処理方式
JP4633553B2 (ja) デバッグシステム、デバッグ方法およびプログラム
JPS6113626B2 (ja)
JP2000347758A (ja) 情報処理装置
JP6835422B1 (ja) 情報処理装置及び情報処理方法
JPH03138753A (ja) マルチプロセッサシステムのブートロード装置
JPH0119184B2 (ja)
JPH05216855A (ja) マルチｃｐｕ制御方式
JP2002189706A (ja) 通信装置の分散型初期設定システム及び方法
JPH02114364A (ja) マルチプロセッサシステム
JP3128791B2 (ja) Ｆａコントローラ
JPH0648453B2 (ja) 周辺装置初期化制御方式
JPS62212865A (ja) マルチプロセツサ制御方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees