JPH0766368B2 - ブ−トプロセツサ決定方式 - Google Patents
ブ−トプロセツサ決定方式Info
- Publication number
- JPH0766368B2 JPH0766368B2 JP61251315A JP25131586A JPH0766368B2 JP H0766368 B2 JPH0766368 B2 JP H0766368B2 JP 61251315 A JP61251315 A JP 61251315A JP 25131586 A JP25131586 A JP 25131586A JP H0766368 B2 JPH0766368 B2 JP H0766368B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- identification data
- processors
- boot
- identification number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ この発明はブートプロセッサ決定方式に関し、さらに詳
細にいえば、複数のプロセッサを共通バスにより有機的
に結合し、共通バスに入出力制御部、共通メモリ等を接
続することにより、個々のプロセッサが有している能力
以上の処理能力を発揮することができるようにしたマル
チプロセッサシステムにおいて、イニシャルプログラム
をロードすべきブートプロセッサを自動的に決定するた
めの方式に関する。
細にいえば、複数のプロセッサを共通バスにより有機的
に結合し、共通バスに入出力制御部、共通メモリ等を接
続することにより、個々のプロセッサが有している能力
以上の処理能力を発揮することができるようにしたマル
チプロセッサシステムにおいて、イニシャルプログラム
をロードすべきブートプロセッサを自動的に決定するた
めの方式に関する。
＜従来の技術＞ 従来から各種データ処理の分野において、処理容量が飛
躍的に増加し、或は要求される処理時間が飛躍的に短く
なっており、このような要求に対処するために、 処理容量が多く、しかも処理速度が速い高速プロセ
ッサを使用すること、 各プロセッサとして処理容量が余り多くなく、しか
も処理速度も余り速くないプロセッサを複数個、共通バ
スにより有機的に結合させることにより、処理容量の増
加、および処理時間の短縮を達成すること の２通りの対処が考えられ、実際に使用されている。
躍的に増加し、或は要求される処理時間が飛躍的に短く
なっており、このような要求に対処するために、 処理容量が多く、しかも処理速度が速い高速プロセ
ッサを使用すること、 各プロセッサとして処理容量が余り多くなく、しか
も処理速度も余り速くないプロセッサを複数個、共通バ
スにより有機的に結合させることにより、処理容量の増
加、および処理時間の短縮を達成すること の２通りの対処が考えられ、実際に使用されている。
上記２通りの対処のうち、の対処についてみれば、全
てのプロセッサに全く障害が発生していない状態におい
て最も優れた処理能力を発揮することができるのである
が、何れかのプロセッサに障害が発生した場合には、他
のプロセッサに処理を分担させることにより、システム
全体としての処理を行なわせることが可能である。
てのプロセッサに全く障害が発生していない状態におい
て最も優れた処理能力を発揮することができるのである
が、何れかのプロセッサに障害が発生した場合には、他
のプロセッサに処理を分担させることにより、システム
全体としての処理を行なわせることが可能である。
この場合において、全てのプロセッサが同一のプログラ
ムを有しているのではなく、何れか１つのプロセッサの
みが、スタートアッププログラムを固定したROMを有し
ており（以下、このようなプロセッサをブートプロセッ
サと略称する）、このブートプロセッサのみに対してイ
ニシャルプログラムをロードすることができる構成が原
始的に採用される。
ムを有しているのではなく、何れか１つのプロセッサの
みが、スタートアッププログラムを固定したROMを有し
ており（以下、このようなプロセッサをブートプロセッ
サと略称する）、このブートプロセッサのみに対してイ
ニシャルプログラムをロードすることができる構成が原
始的に採用される。
しかし、このようなマルチプロセッサシステムにおいて
は、スタートアッププログラムを有しているROMとスタ
ートアッププログラムを有していないROMとが混在する
ことになり、保守性が悪くなるという問題があるのみな
らず、ブートプロセッサに故障が発生している場合に
は、マルチプロセッサシステム全体が動作不可能な状態
になってしまうという問題がある。
は、スタートアッププログラムを有しているROMとスタ
ートアッププログラムを有していないROMとが混在する
ことになり、保守性が悪くなるという問題があるのみな
らず、ブートプロセッサに故障が発生している場合に
は、マルチプロセッサシステム全体が動作不可能な状態
になってしまうという問題がある。
このような点を考慮して、従来から、 第３図に示すように、複数のプロセッサ（21a）（21b）
…（21n）を共通バス（22）により有機的に結合してい
るとともに、隣合うプロセッサ同士（物理的な位置関係
ではなく、予め設定されている論理アドレスに基いて定
まるプロセッサ同士）の間に状態監視信号線（23a）（2
3b）…（23n）（以下、デイジーチェーンと略称する）
を接続した構成のマルチプロセッサシステム が提供されていた。
…（21n）を共通バス（22）により有機的に結合してい
るとともに、隣合うプロセッサ同士（物理的な位置関係
ではなく、予め設定されている論理アドレスに基いて定
まるプロセッサ同士）の間に状態監視信号線（23a）（2
3b）…（23n）（以下、デイジーチェーンと略称する）
を接続した構成のマルチプロセッサシステム が提供されていた。
即ち、第３図に示す構成のマルチプロセッサシステムに
おいては、電源投入後、各プロセッサにおいてデイジー
チェーンによる入力信号レベルを判別することにより、
自己がブートプロセッサであるか否かを判別することが
でき、当該プロセッサに対してイニシャルプログラムを
ロードすることにより、マルチプロセッサシステム全体
としての稼働を行なわせることができる。
おいては、電源投入後、各プロセッサにおいてデイジー
チェーンによる入力信号レベルを判別することにより、
自己がブートプロセッサであるか否かを判別することが
でき、当該プロセッサに対してイニシャルプログラムを
ロードすることにより、マルチプロセッサシステム全体
としての稼働を行なわせることができる。
＜発明が解決しようとする問題点＞ 上記第３図の構成のマルチプロセッサシステムにおいて
は、デイジーチェーンの最も上位のプロセッサ（ブート
プロセッサ）に故障が発生している場合には、マルチプ
ロセッサシステム全体という動作立上りが不可能になっ
てしまうという問題がある。
は、デイジーチェーンの最も上位のプロセッサ（ブート
プロセッサ）に故障が発生している場合には、マルチプ
ロセッサシステム全体という動作立上りが不可能になっ
てしまうという問題がある。
また、予め各プロセッサ同士の間のデイジーチェーンの
接続が定められているのであるから、処理内容の変化に
対応させてプロセッサ数を増減させようとすれば、デイ
ジーチェーンの接続作業が必要になり、簡単にはプロセ
ッサ数を増減させることができないという問題があると
ともに、マルチプロセッサシステムの立上げ時にのみ使
用するデイジーチェーンを設ける必要があるので、ハー
ドウェアの負担が大きくなってしまうという問題もあ
る。
接続が定められているのであるから、処理内容の変化に
対応させてプロセッサ数を増減させようとすれば、デイ
ジーチェーンの接続作業が必要になり、簡単にはプロセ
ッサ数を増減させることができないという問題があると
ともに、マルチプロセッサシステムの立上げ時にのみ使
用するデイジーチェーンを設ける必要があるので、ハー
ドウェアの負担が大きくなってしまうという問題もあ
る。
＜発明の目的＞ この発明は上記の問題点に鑑みてなされたものであり、
ブートプロセッサの決定を自動的に、かつ確実に行なう
ことができるとともに、プロセッサ数の増減に簡単に対
処することができるブートプロセッサ決定方式を提供す
ることを目的としている。
ブートプロセッサの決定を自動的に、かつ確実に行なう
ことができるとともに、プロセッサ数の増減に簡単に対
処することができるブートプロセッサ決定方式を提供す
ることを目的としている。
＜問題点を解決するための手段＞ 上記の目的を達成するための、この発明のブートプロセ
ッサ決定方式は、各プロセッサのメモリにスタートアッ
ププログラムを格納するとともに、外部操作により各プ
ロセッサ毎に識別番号を設定しておき、電源投入後に遂
行される自己診断処理の結果、異状が発生していないと
診断された場合に、各プロセッサにより、共通メモリの
自己の識別番号に対応する識別データ格納領域に自己の
識別データを格納し、全てのプロセッサによる識別デー
タ格納動作が終了した後に、各プロセッサにより上記識
別データ格納領域に格納されている自己の識別データが
最も高いプライオリティを有しているか否かを判別し、
最も高いプライオリティを有していると判別された識別
データに対応するプロセッサを、イニシャルプログラム
がロードされるブートプロセッサとするものである。
ッサ決定方式は、各プロセッサのメモリにスタートアッ
ププログラムを格納するとともに、外部操作により各プ
ロセッサ毎に識別番号を設定しておき、電源投入後に遂
行される自己診断処理の結果、異状が発生していないと
診断された場合に、各プロセッサにより、共通メモリの
自己の識別番号に対応する識別データ格納領域に自己の
識別データを格納し、全てのプロセッサによる識別デー
タ格納動作が終了した後に、各プロセッサにより上記識
別データ格納領域に格納されている自己の識別データが
最も高いプライオリティを有しているか否かを判別し、
最も高いプライオリティを有していると判別された識別
データに対応するプロセッサを、イニシャルプログラム
がロードされるブートプロセッサとするものである。
但し、上記識別データとしては、外部操作により設定さ
れた識別番号であってもよく、或は、予め設定されてい
る所定の数値データであってもよい。
れた識別番号であってもよく、或は、予め設定されてい
る所定の数値データであってもよい。
＜作用＞ 以上のブートプロセッサ決定方式であれば、複数のプロ
セッサを共通バスにより有機的に結合し、共通バスに入
出力制御部、共通メモリ等を接続することにより、個々
のプロセッサが有している能力以上の処理能力を発揮さ
せるマルチプロセッサシステムにおいて、先ず、外部操
作により各プロセッサ毎に識別番号を設定しておく。
セッサを共通バスにより有機的に結合し、共通バスに入
出力制御部、共通メモリ等を接続することにより、個々
のプロセッサが有している能力以上の処理能力を発揮さ
せるマルチプロセッサシステムにおいて、先ず、外部操
作により各プロセッサ毎に識別番号を設定しておく。
そして、電源投入後には、各プロセッサにおいて、自己
診断処理を遂行することにより、自己に異状が発生して
いるか否かを診断し、異状が発生していないと診断され
た場合に、各プロセッサにより、共通メモリの自己の識
別番号に対応する識別データ格納領域に自己の識別デー
タを格納する。
診断処理を遂行することにより、自己に異状が発生して
いるか否かを診断し、異状が発生していないと診断され
た場合に、各プロセッサにより、共通メモリの自己の識
別番号に対応する識別データ格納領域に自己の識別デー
タを格納する。
次いで、異状が発生していない全てのプロセッサによる
識別データ格納動作が終了した後に、各プロセッサによ
り上記識別データ格納領域に格納されている自己の識別
データが最も高いプライオリティを有しているか否かを
判別し、最も高いプライオリティを有していると判別さ
れた場合に、自己をイニシャルプログラムがロードされ
るブートプロセッサとし、自己のメモリに格納してある
スタートアッププログラムに基いてマルチプロセッサシ
ステム立上げのためのイニシャルプログラムをロードす
ることができる。
識別データ格納動作が終了した後に、各プロセッサによ
り上記識別データ格納領域に格納されている自己の識別
データが最も高いプライオリティを有しているか否かを
判別し、最も高いプライオリティを有していると判別さ
れた場合に、自己をイニシャルプログラムがロードされ
るブートプロセッサとし、自己のメモリに格納してある
スタートアッププログラムに基いてマルチプロセッサシ
ステム立上げのためのイニシャルプログラムをロードす
ることができる。
したがって、電源投入時に自己診断を行なった結果、異
状が発生していないと判別された複数のプロセッサのう
ち、最も高いプライオリティを有する識別データに対応
するプロセッサが自動的にブートプロセッサとして機能
し、マルチプロセッサシステム全体としての立上げを遂
行することができる。
状が発生していないと判別された複数のプロセッサのう
ち、最も高いプライオリティを有する識別データに対応
するプロセッサが自動的にブートプロセッサとして機能
し、マルチプロセッサシステム全体としての立上げを遂
行することができる。
また、上記識別データが、外部操作により設定された識
別番号である場合にも、或は、予め設定されている所定
の数値データである場合にも、上記と同様に最も高いプ
ライオリティを有する識別データに対応するプロセッサ
が自動的にブートプロセッサとして機能し、マルチプロ
セッサシステム全体としての立上げを遂行することがで
きる。
別番号である場合にも、或は、予め設定されている所定
の数値データである場合にも、上記と同様に最も高いプ
ライオリティを有する識別データに対応するプロセッサ
が自動的にブートプロセッサとして機能し、マルチプロ
セッサシステム全体としての立上げを遂行することがで
きる。
＜実施例＞ 以下、実施例を示す添付図面によって詳細に説明する。
第２図はこの発明の障害プロセッサ検出方式を適用する
ためのマルチプロセッサシステムの概略構成を示すブロ
ック図であり、複数のプロセッサ（1a）（1b）…（1n）
を共通バス（２）により有機的に結合しているととも
に、共通バス（２）に対して共通メモリ（３）を接続し
ている。そして、上記共通メモリ（３）には、識別番号
格納用の記憶領域（４）が指定されている。尚、上記全
てのプロセッサ（1a）（1b）…（1n）には、スタートア
ッププログラムを含む互に同形のシステムプログラムが
格納されたROM（図示せず）、および識別番号設定用の
操作部（11a）（11b）〜（11n）が設けられている。
ためのマルチプロセッサシステムの概略構成を示すブロ
ック図であり、複数のプロセッサ（1a）（1b）…（1n）
を共通バス（２）により有機的に結合しているととも
に、共通バス（２）に対して共通メモリ（３）を接続し
ている。そして、上記共通メモリ（３）には、識別番号
格納用の記憶領域（４）が指定されている。尚、上記全
てのプロセッサ（1a）（1b）…（1n）には、スタートア
ッププログラムを含む互に同形のシステムプログラムが
格納されたROM（図示せず）、および識別番号設定用の
操作部（11a）（11b）〜（11n）が設けられている。
上記記憶領域（４）は、予め設定された数の識別番号に
対応する割当て領域（4a）（4b）…（4n）を有してお
り、電源投入後に各プロセッサが自己診断プログラムを
遂行して、自己に異状が発生していないと診断した場合
に、操作部により設定された自己の識別番号が対応する
割当て領域に書込まれる。
対応する割当て領域（4a）（4b）…（4n）を有してお
り、電源投入後に各プロセッサが自己診断プログラムを
遂行して、自己に異状が発生していないと診断した場合
に、操作部により設定された自己の識別番号が対応する
割当て領域に書込まれる。
第１図はこの発明のブートプロセッサ決定方式を説明す
るフローチャートであり、ステップにおいて電源が投
入された場合には、各プロセッサにより直ちに、共通バ
ス（２）の上のシステム状態監視線（図示せず）をアク
ティブにした後、ステップにおいて各プロセッサが自
己診断プログラムを遂行することにより自己診断を行な
い、ステップにおいて上記記憶領域（４）のうち、操
作部により設定された識別番号に対応する割当て領域に
自己の識別番号を書込み、ステップにおいて、共通バ
ス（２）の上のシステム状態監視線がリリースされてい
るか否かを判別する。
るフローチャートであり、ステップにおいて電源が投
入された場合には、各プロセッサにより直ちに、共通バ
ス（２）の上のシステム状態監視線（図示せず）をアク
ティブにした後、ステップにおいて各プロセッサが自
己診断プログラムを遂行することにより自己診断を行な
い、ステップにおいて上記記憶領域（４）のうち、操
作部により設定された識別番号に対応する割当て領域に
自己の識別番号を書込み、ステップにおいて、共通バ
ス（２）の上のシステム状態監視線がリリースされてい
るか否かを判別する。
上記ステップにおいてシステム状態監視線がリリース
されていないと判別された場合には、ステップにおい
て、予め設定された所定時間システム状態監視線のリリ
ースが行なわれていないか否かを判別し、所定時間以内
であると判別された場合には、再びステップの判別を
行なうが、所定時間に達したと判別された場合には、ス
テップにおいて各プロセッサが異状処理を行なう。
されていないと判別された場合には、ステップにおい
て、予め設定された所定時間システム状態監視線のリリ
ースが行なわれていないか否かを判別し、所定時間以内
であると判別された場合には、再びステップの判別を
行なうが、所定時間に達したと判別された場合には、ス
テップにおいて各プロセッサが異状処理を行なう。
また、上記ステップにおいてシステム状態監視線がリ
リースされていると判別された場合には、ステップに
おいて自己がブートプロセッサであるか否かを判別す
る。この判別は、自己の識別番号に対応する割当て領域
のよりも上位の割当て領域に識別番号が格納されている
か否かを判別し、上位の割当て領域に識別番号が全く格
納されてない場合にブートプロセッサであると判別し、
上位の割当て領域に識別番号が格納されている場合にブ
ートプロセッサでないと判別することにより行なわれ
る。
リースされていると判別された場合には、ステップに
おいて自己がブートプロセッサであるか否かを判別す
る。この判別は、自己の識別番号に対応する割当て領域
のよりも上位の割当て領域に識別番号が格納されている
か否かを判別し、上位の割当て領域に識別番号が全く格
納されてない場合にブートプロセッサであると判別し、
上位の割当て領域に識別番号が格納されている場合にブ
ートプロセッサでないと判別することにより行なわれ
る。
そして、ステップにおいて自己がブートプロセッサで
あると判別された場合には、ステップにおいてイニシ
ャルプログラムのロード、および起動を行なうことによ
りマルチプロセッサシステムの立上げを行なう。逆に、
自己がブートプロセッサでないと判別された場合には、
ステップにおいてブートプロセッサからの起動を待
つ。そして、上記ステップ、或はステップの何れの
処理を行なった場合にも、その後通常の動作を行なう。
あると判別された場合には、ステップにおいてイニシ
ャルプログラムのロード、および起動を行なうことによ
りマルチプロセッサシステムの立上げを行なう。逆に、
自己がブートプロセッサでないと判別された場合には、
ステップにおいてブートプロセッサからの起動を待
つ。そして、上記ステップ、或はステップの何れの
処理を行なった場合にも、その後通常の動作を行なう。
以上の説明から明らかなように、電源投入後において各
プロセッサにおいて自己診断を行ない、自己に異状が発
生していないと診断された場合にのみ自己の識別番号に
対応する割当て領域に自己の識別番号を格納し、全ての
プロセッサによる上記動作が終了した後に、自己の識別
番号が最も上位の割当て領域（実際に識別番号が格納さ
れている割当て領域の中で最も上位の割当て領域）に格
納されているか否かを判別することにより、異状が発生
していないプロセッサ中から自動的にブートプロセッサ
を決定することができる。
プロセッサにおいて自己診断を行ない、自己に異状が発
生していないと診断された場合にのみ自己の識別番号に
対応する割当て領域に自己の識別番号を格納し、全ての
プロセッサによる上記動作が終了した後に、自己の識別
番号が最も上位の割当て領域（実際に識別番号が格納さ
れている割当て領域の中で最も上位の割当て領域）に格
納されているか否かを判別することにより、異状が発生
していないプロセッサ中から自動的にブートプロセッサ
を決定することができる。
即ち、マルチプロセッサシステムとして共通バス（２）
を通して有機的に結合されるプロセッサの数が増加し、
或は減少した場合にも、異状が発生していないプロセッ
サ中から最も上位の識別番号が設定されているプロセッ
サを選択してブートプロセッサとするのであるから、シ
ステムの拡張、縮小に簡単に対処することができるとと
もに、何れのプロセッサに異状が発生しているかに影響
されることなく、確実にブートプロセッサを決定し、マ
ルチプロセッサシステムを立上げることができる。
を通して有機的に結合されるプロセッサの数が増加し、
或は減少した場合にも、異状が発生していないプロセッ
サ中から最も上位の識別番号が設定されているプロセッ
サを選択してブートプロセッサとするのであるから、シ
ステムの拡張、縮小に簡単に対処することができるとと
もに、何れのプロセッサに異状が発生しているかに影響
されることなく、確実にブートプロセッサを決定し、マ
ルチプロセッサシステムを立上げることができる。
また、全てのプロセッサが、メモリ中にスタートアップ
プログラムを格納しており、結果的に互に同一のシステ
ムプログラムを格納しているのであるから、保守を簡単
に行なうことができる。
プログラムを格納しており、結果的に互に同一のシステ
ムプログラムを格納しているのであるから、保守を簡単
に行なうことができる。
尚、この発明は上記の実施例に限定されるものではな
く、例えば割当て領域に識別番号を書込む代わりに“1"
の如く予め設定されている所定のデータを書込むことが
可能である他、この発明の要旨を変更しない範囲内にお
いて種々の設計変更を施すことが可能である。
く、例えば割当て領域に識別番号を書込む代わりに“1"
の如く予め設定されている所定のデータを書込むことが
可能である他、この発明の要旨を変更しない範囲内にお
いて種々の設計変更を施すことが可能である。
＜発明の効果＞ 以上のようにこの発明は、マルチプロセッサシステムに
おいて、異状が発生していないプロセッサの中から自動
的にブートプロセッサを決定することができるのである
から、何れのプロセッサに異状が発生しているかに影響
されることなく確実にイニシャルプログラムのロード、
および立上げを行なうことができるとともに、プロセッ
サの増減に対して簡単に対処することができるという特
有の効果を奏する。
おいて、異状が発生していないプロセッサの中から自動
的にブートプロセッサを決定することができるのである
から、何れのプロセッサに異状が発生しているかに影響
されることなく確実にイニシャルプログラムのロード、
および立上げを行なうことができるとともに、プロセッ
サの増減に対して簡単に対処することができるという特
有の効果を奏する。
第１図はこの発明のブートプロセッサ決定方式の一実施
例の動作を説明するフローチャート、 第２図はこの発明のブートプロセッサ決定方式を適用す
るためのマルチプロセッサシステムの構成を示すブロッ
ク図、 第３図は従来例を示すブロック図。 （1a）（1b）…（1n）……プロセッサ、（２）……共通
バス、 （３）……共通メモリ、（４）……記憶領域、 （4a）（4b）…（4n）……割当て領域、 （11a）（11b）…（11n）……操作部
例の動作を説明するフローチャート、 第２図はこの発明のブートプロセッサ決定方式を適用す
るためのマルチプロセッサシステムの構成を示すブロッ
ク図、 第３図は従来例を示すブロック図。 （1a）（1b）…（1n）……プロセッサ、（２）……共通
バス、 （３）……共通メモリ、（４）……記憶領域、 （4a）（4b）…（4n）……割当て領域、 （11a）（11b）…（11n）……操作部
Claims (3)
- 【請求項１】複数のプロセッサを共通バスにより有機的
に結合し、共通バスに入出力制御部、共通メモリ等を接
続してなるマルチプロセッサシステムにおいて、各プロ
セッサのメモリにスタートアッププログラムを格納する
とともに、外部操作により各プロセッサ毎に識別番号を
設定しておき、電源投入後に遂行される自己診断処理の
結果、異状が発生していないと診断された場合に、各プ
ロセッサにより、共通メモリの自己の識別番号に対応す
るデータ格納領域に所定の識別データを格納し、全ての
プロセッサによる識別データ格納動作が終了した後、各
プロセッサにより上記識別データ格納領域に格納されて
いる自己の識別データが最も高いプライオリティを有し
ているか否かを判別し、最も高いプライオリティを有し
ていると判別された識別データに対応するプロセッサ
を、イニシャルプログラムがロードされるブートプロセ
ッサとすることを特徴とするブートプロセッサ決定方
式。 - 【請求項２】識別データが外部操作により設定された識
別番号である上記特許請求の範囲第１項記載のブートプ
ロセッサ決定方式。 - 【請求項３】識別データが予め設定されている所定の数
値データである上記特許請求の範囲第１項記載のブート
プロセッサ決定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61251315A JPH0766368B2 (ja) | 1986-10-21 | 1986-10-21 | ブ−トプロセツサ決定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61251315A JPH0766368B2 (ja) | 1986-10-21 | 1986-10-21 | ブ−トプロセツサ決定方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63104167A JPS63104167A (ja) | 1988-05-09 |
| JPH0766368B2 true JPH0766368B2 (ja) | 1995-07-19 |
Family
ID=17220978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61251315A Expired - Lifetime JPH0766368B2 (ja) | 1986-10-21 | 1986-10-21 | ブ−トプロセツサ決定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766368B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2760363B2 (ja) * | 1990-11-14 | 1998-05-28 | 株式会社ピーエフユー | 初期化処理装置 |
| KR920010472A (ko) * | 1990-11-30 | 1992-06-26 | 정몽헌 | 멀티 유피유를 구비한 톨러런트 시스템 및 그 제어방법 |
| CA2111237C (en) * | 1991-06-26 | 2002-01-15 | Barry Kennedy | Multiprocessor distributed initialization and self-test system |
| JP2739786B2 (ja) * | 1991-07-26 | 1998-04-15 | 日本電気株式会社 | マルチ・プロセッサシステム |
| US5448716A (en) * | 1992-10-30 | 1995-09-05 | International Business Machines Corporation | Apparatus and method for booting a multiple processor system having a global/local memory architecture |
| US5327548A (en) * | 1992-11-09 | 1994-07-05 | International Business Machines Corporation | Apparatus and method for steering spare bit in a multiple processor system having a global/local memory architecture |
| WO2001057685A1 (en) | 2000-01-31 | 2001-08-09 | Fujitsu Limited | Server determining method and device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0821025B2 (ja) * | 1986-09-29 | 1996-03-04 | 株式会社東芝 | マルチプロセッサシステムおよび同システムの初期化方法 |
-
1986
- 1986-10-21 JP JP61251315A patent/JPH0766368B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63104167A (ja) | 1988-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5764882A (en) | Multiprocessor system capable of isolating failure processor based on initial diagnosis result | |
| US5805790A (en) | Fault recovery method and apparatus | |
| US5437033A (en) | System for recovery from a virtual machine monitor failure with a continuous guest dispatched to a nonguest mode | |
| US5860002A (en) | System for assigning boot strap processor in symmetric multiprocessor computer with watchdog reassignment | |
| JPS63231560A (ja) | データ処理システム | |
| EP0486304B1 (en) | Initialising computer systems | |
| US6763456B1 (en) | Self correcting server with automatic error handling | |
| JPH0766368B2 (ja) | ブ−トプロセツサ決定方式 | |
| JPH0740253B2 (ja) | マルチプロセッサシステムにおける動作監視方法 | |
| JPH0895614A (ja) | 制御装置 | |
| JPH02130666A (ja) | マルチプロセッサシステムのシステム再構成方式 | |
| JPH03138753A (ja) | マルチプロセッサシステムのブートロード装置 | |
| JPS5925320B2 (ja) | 共有記憶装置の制御装置 | |
| JP4853620B2 (ja) | マルチプロセッサシステムと初期立ち上げ方法およびプログラム | |
| JPH0962534A (ja) | 電子計算機の自己診断方法 | |
| JPH04324569A (ja) | マルチプロセッサシステム | |
| JPS6292045A (ja) | 初期プログラムロ−ド制御方式 | |
| JPH086914A (ja) | マルチプロセッサシステムにおける主記憶装置初期化方法 | |
| JPH09288655A (ja) | プロセッサ増設方法 | |
| JPH04296938A (ja) | コンピュータ装置 | |
| JPH10161879A (ja) | 計算機システム | |
| JPH103407A (ja) | プログラム誤動作検出開発支援装置およびプログラム誤動作検出方法 | |
| JPH05324593A (ja) | マルチ・プロセッサシステムにおけるタスク管理方式 | |
| JPS59163601A (ja) | プログラマブルコントロ−ラ | |
| JPS62212865A (ja) | マルチプロセツサ制御方式 |