JPH04296938A - コンピュータ装置 - Google Patents
コンピュータ装置Info
- Publication number
- JPH04296938A JPH04296938A JP4957591A JP4957591A JPH04296938A JP H04296938 A JPH04296938 A JP H04296938A JP 4957591 A JP4957591 A JP 4957591A JP 4957591 A JP4957591 A JP 4957591A JP H04296938 A JPH04296938 A JP H04296938A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- program
- interrupts
- interruption
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002159 abnormal effect Effects 0.000 claims description 2
- 230000009191 jumping Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 4
- 101150065817 ROM2 gene Proteins 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000003745 diagnosis Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、例えば航空機搭載レ
ーダシステム等、機器組み込み型システムに搭載される
コンピュータ装置に関するものである。
ーダシステム等、機器組み込み型システムに搭載される
コンピュータ装置に関するものである。
【０００２】
【従来の技術】図４は従来の読み書き可能メモリ（以下
、ＲＡＭと略す。）主体のコンピュータの典型的構成を
示すブロック図であり、図において１は中央処理装置（
以下、ＣＰＵと略す。）、２は読み出し専用メモリ（以
下、ＲＯＭと略す。）、３はＲＡＭ、４はバス（データ
バス、アドレスバス及び制御バスから成る）、５は割り
込み処理制御装置、６はＲＯＭに格納される搭載プログ
ラム、７はＲＡＭ上のワークエリア、８はＲＡＭ上のス
ペアエリアである。
、ＲＡＭと略す。）主体のコンピュータの典型的構成を
示すブロック図であり、図において１は中央処理装置（
以下、ＣＰＵと略す。）、２は読み出し専用メモリ（以
下、ＲＯＭと略す。）、３はＲＡＭ、４はバス（データ
バス、アドレスバス及び制御バスから成る）、５は割り
込み処理制御装置、６はＲＯＭに格納される搭載プログ
ラム、７はＲＡＭ上のワークエリア、８はＲＡＭ上のス
ペアエリアである。
【０００３】次に動作について説明する。ＲＯＭ２に収
納された搭載プログラムは、電源投入後ローディングプ
ログラムによってＲＡＭ３にロードされる。その後、搭
載プログラムはＣＰＵ１によりバス４を介して逐次読み
出され、解読、処理されて入出力データ処理、信号処理
計算、故障検知等の諸機能を果たす。プログラム実行中
には、入出力割り込み、外部ハードウェアの異常機器割
り込み、電源断、固定小数点及び浮動小数点のアンダー
フロー及びオーバーフロー割り込み、メモリパリティエ
ラー、不法命令による割り込み、タイマ割り込み等の内
部割り込みが発生する。割り込みが発生すると割り込み
処理制御装置５は、割り込みの優先度を判断し、その時
のコンピュータの状態（インストラクションカウンタ、
ステータスワード、割り込みマスクレジスタ等）をベク
タテーブル１０に格納されたアドレスポインタを参照し
てスタックへ退避し、ベクタテーブルのサービスポイン
タを参照して処理の制御を各割り込み要因に対応したサ
ービスルーチン１７へ渡す。割り込みサービスルーチン
が終了すると、割り込みが入った次の番地の命令から処
理が再開される。この時、コンピュータの状態は割り込
みが入る前に戻る。これらの割り込み機構を利用して、
タスクのスケジューリング、データの入出力制御、機器
の異常検知を行う。
納された搭載プログラムは、電源投入後ローディングプ
ログラムによってＲＡＭ３にロードされる。その後、搭
載プログラムはＣＰＵ１によりバス４を介して逐次読み
出され、解読、処理されて入出力データ処理、信号処理
計算、故障検知等の諸機能を果たす。プログラム実行中
には、入出力割り込み、外部ハードウェアの異常機器割
り込み、電源断、固定小数点及び浮動小数点のアンダー
フロー及びオーバーフロー割り込み、メモリパリティエ
ラー、不法命令による割り込み、タイマ割り込み等の内
部割り込みが発生する。割り込みが発生すると割り込み
処理制御装置５は、割り込みの優先度を判断し、その時
のコンピュータの状態（インストラクションカウンタ、
ステータスワード、割り込みマスクレジスタ等）をベク
タテーブル１０に格納されたアドレスポインタを参照し
てスタックへ退避し、ベクタテーブルのサービスポイン
タを参照して処理の制御を各割り込み要因に対応したサ
ービスルーチン１７へ渡す。割り込みサービスルーチン
が終了すると、割り込みが入った次の番地の命令から処
理が再開される。この時、コンピュータの状態は割り込
みが入る前に戻る。これらの割り込み機構を利用して、
タスクのスケジューリング、データの入出力制御、機器
の異常検知を行う。
【０００４】
【発明が解決しようとする課題】従来のコンピュータ装
置は以上のように構成されているので、割り込みが入っ
た際には割り込み１要因に対し、１つの飛び先アドレス
しか設定できないため、１割り込み要因に対し複数の割
り込みサービスルーチンを設定することはできなかった
。しかし、航空機搭載用レーダシステムのように高信頼
性が要求される組み込み型システムにおいてはシステム
立ち上げ時のＰｏｗｅｒ Ｏｎ Ｂｕｉｌｔ Ｉｎ Ｔ
ｅｓｔ（以下ＢＩＴと略す。）と、通常処理モード時に
おけるＢＩＴによるハードウェアの故障診断はハードウ
ェア割り込みを用いて異常を検知するが、Ｐｏｗｅｒ
Ｏｎ ＢＩＴ時と通常モード時のＢＩＴでは処理内容
が異なるため割り込み処理を個別に設ける必要がある。
置は以上のように構成されているので、割り込みが入っ
た際には割り込み１要因に対し、１つの飛び先アドレス
しか設定できないため、１割り込み要因に対し複数の割
り込みサービスルーチンを設定することはできなかった
。しかし、航空機搭載用レーダシステムのように高信頼
性が要求される組み込み型システムにおいてはシステム
立ち上げ時のＰｏｗｅｒ Ｏｎ Ｂｕｉｌｔ Ｉｎ Ｔ
ｅｓｔ（以下ＢＩＴと略す。）と、通常処理モード時に
おけるＢＩＴによるハードウェアの故障診断はハードウ
ェア割り込みを用いて異常を検知するが、Ｐｏｗｅｒ
Ｏｎ ＢＩＴ時と通常モード時のＢＩＴでは処理内容
が異なるため割り込み処理を個別に設ける必要がある。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、従来のコンピュータ装置の１割
り込み要因１サービスルーチンに対し、１割り込み要因
複数サービスルーチンを提供可能なより多機能、高信頼
性が期待できるコンピュータ装置を得ることを目的とす
る。
ためになされたもので、従来のコンピュータ装置の１割
り込み要因１サービスルーチンに対し、１割り込み要因
複数サービスルーチンを提供可能なより多機能、高信頼
性が期待できるコンピュータ装置を得ることを目的とす
る。
【０００６】
【課題を解決するための手段】この発明に係るコンピュ
ータ装置は、スタートアップＲＯＭ上にＰｏｗｅｒ Ｏ
ｎ ＢＩＴプログラム、ＲＯＭ上に通常処理モードの
プログラムを有し、外部ハードウェアからの割り込み、
及び内部割り込みを受け付けた際、スタートアッププロ
グラムと通常処理モードプログラムにおいて、ＲＡＭ上
の割り込みベクタテーブルを書き替えることにより、複
数の割り込みサービスルーチンプログラムを格納するこ
とのできるメモリエリアを備えたものである。
ータ装置は、スタートアップＲＯＭ上にＰｏｗｅｒ Ｏ
ｎ ＢＩＴプログラム、ＲＯＭ上に通常処理モードの
プログラムを有し、外部ハードウェアからの割り込み、
及び内部割り込みを受け付けた際、スタートアッププロ
グラムと通常処理モードプログラムにおいて、ＲＡＭ上
の割り込みベクタテーブルを書き替えることにより、複
数の割り込みサービスルーチンプログラムを格納するこ
とのできるメモリエリアを備えたものである。
【０００７】
【作用】この発明におけるコンピュータ装置は、割り込
みベクタテーブルを書き替えることにより、割り込み発
生時の割り込みサービスルーチンへの飛び先アドレスを
替えることが可能となり、１つの割り込み要因に対し、
複数の割り込み処理を設定することが出来る。
みベクタテーブルを書き替えることにより、割り込み発
生時の割り込みサービスルーチンへの飛び先アドレスを
替えることが可能となり、１つの割り込み要因に対し、
複数の割り込み処理を設定することが出来る。
【０００８】
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１において、１はＣＰＵ、２はＲＯ
Ｍ、３はＲＡＭ、４はバス、５は割り込み制御装置、６
はＲＯＭ２上の搭載プログラム、７はＲＡＭ上のワーク
エリア、８はＲＡＭ上のスペアエリア、９はＲＯＭ上の
割り込みベクタテーブル、１０はＲＡＭ上の割り込みベ
クタテーブル、１１はコンピュータに電源投入時プログ
ラムを起動するスタートアップＲＯＭ、１２はスタート
アップＲＯＭ上のベクタテーブル、１３はスタートアッ
ププログラムである。図２はスタートアップＲＯＭ１１
、ＲＯＭ２、ＲＡＭ３のメモリ内容を示す構成図である
。図において１４はＲＯＭ２からＲＡＭ３へ搭載プログ
ラム６をロードするローディングプログラム、１５はＰ
ｏｗｅｒ Ｏｎ ＢＩＴプログラム（ここで、ローデ
ィングプログラム１４、Ｐｏｗｅｒ Ｏｎ ＢＩＴプ
ログラム１５を合わせてスタートアッププログラムと呼
ぶ）、１６はスタートアッププログラム１３の割り込み
サービスルーチン、１７は搭載プログラム６の割り込み
サービスルーチンである。
ついて説明する。図１において、１はＣＰＵ、２はＲＯ
Ｍ、３はＲＡＭ、４はバス、５は割り込み制御装置、６
はＲＯＭ２上の搭載プログラム、７はＲＡＭ上のワーク
エリア、８はＲＡＭ上のスペアエリア、９はＲＯＭ上の
割り込みベクタテーブル、１０はＲＡＭ上の割り込みベ
クタテーブル、１１はコンピュータに電源投入時プログ
ラムを起動するスタートアップＲＯＭ、１２はスタート
アップＲＯＭ上のベクタテーブル、１３はスタートアッ
ププログラムである。図２はスタートアップＲＯＭ１１
、ＲＯＭ２、ＲＡＭ３のメモリ内容を示す構成図である
。図において１４はＲＯＭ２からＲＡＭ３へ搭載プログ
ラム６をロードするローディングプログラム、１５はＰ
ｏｗｅｒ Ｏｎ ＢＩＴプログラム（ここで、ローデ
ィングプログラム１４、Ｐｏｗｅｒ Ｏｎ ＢＩＴプ
ログラム１５を合わせてスタートアッププログラムと呼
ぶ）、１６はスタートアッププログラム１３の割り込み
サービスルーチン、１７は搭載プログラム６の割り込み
サービスルーチンである。
【０００９】次に実施例の動作を説明する。電源投入と
同時に、スタートアップＲＯＭ０番地からプログラムは
自動スタートし、ＲＯＭからＲＡＭへ搭載プログラム６
をローディングプログラム１４によってイニシャルロー
ディングする。その後、処理の制御をＲＡＭに移行して
Ｐｏｗｅｒ Ｏｎ ＢＩＴ プログラム１５が走り故障
診断を行った後、各レーダモードの搭載プログラム６が
実行される。さて、Ｐｏｗｅｒ Ｏｎ ＢＩＴ プログ
ラムではハードウェアの異常を割り込みを用いて判断し
、またバスの診断においても入出力割り込みを用いる。 搭載プログラムの実行においても割り込み処理は必須で
あり、各種異常検知、タイマ割り込みを利用したタスク
のスケジューリング、入出力割り込みによるデータの入
出力制御を行う。
同時に、スタートアップＲＯＭ０番地からプログラムは
自動スタートし、ＲＯＭからＲＡＭへ搭載プログラム６
をローディングプログラム１４によってイニシャルロー
ディングする。その後、処理の制御をＲＡＭに移行して
Ｐｏｗｅｒ Ｏｎ ＢＩＴ プログラム１５が走り故障
診断を行った後、各レーダモードの搭載プログラム６が
実行される。さて、Ｐｏｗｅｒ Ｏｎ ＢＩＴ プログ
ラムではハードウェアの異常を割り込みを用いて判断し
、またバスの診断においても入出力割り込みを用いる。 搭載プログラムの実行においても割り込み処理は必須で
あり、各種異常検知、タイマ割り込みを利用したタスク
のスケジューリング、入出力割り込みによるデータの入
出力制御を行う。
【００１０】図３はＰｏｗｅｒ Ｏｎ ＢＩＴ プログ
ラムと搭載プログラム実行中の割り込み制御機構を示す
ものである。Ｐｏｗｅｒ Ｏｎ ＢＩＴ プログラム実
行中（ステップ１５ａ）は、スタートアップＲＯＭ１１
の割り込みベクタテーブル１２をＲＡＭ３の割り込みベ
クタテーブルに格納し（ステップ１２ａ）、割り込みが
受け付けられる（ステップ１５ｂ）とＣＰＵは、割り込
みベクタテーブルのサービスポインタを参照してスター
トアッププログラムの割り込みサービスルーチン１６を
起動し（ステップ１５ｃ）、割り込みサービスルーチン
の処理が終了すると、割り込まれたもとのアドレスに戻
り（ステップ１５ｄ）、処理が再開する（ステップ１５
ｅ）。Ｐｏｗｅｒ Ｏｎ ＢＩＴ プログラムが終了し
、搭載プログラムに制御が渡ると（ステップ６ａ）、Ｒ
ＯＭ２上の割り込みベクタテーブルをＲＡＭ３上の割り
込みテーブルに上書きし（ステップ６ｂ）、割り込みが
入ると（ステップ６ｃ）ＣＰＵは上書きされた割り込み
ベクタテーブルのサービスポインタを参照して、搭載プ
ログラムの割り込みサービスルーチン１７を起動する（
ステップ６ｄ）ようになり、同じ割り込み要因に対して
も動作中プログラムに応じた割り込みサービスルーチン
を起動することができる。
ラムと搭載プログラム実行中の割り込み制御機構を示す
ものである。Ｐｏｗｅｒ Ｏｎ ＢＩＴ プログラム実
行中（ステップ１５ａ）は、スタートアップＲＯＭ１１
の割り込みベクタテーブル１２をＲＡＭ３の割り込みベ
クタテーブルに格納し（ステップ１２ａ）、割り込みが
受け付けられる（ステップ１５ｂ）とＣＰＵは、割り込
みベクタテーブルのサービスポインタを参照してスター
トアッププログラムの割り込みサービスルーチン１６を
起動し（ステップ１５ｃ）、割り込みサービスルーチン
の処理が終了すると、割り込まれたもとのアドレスに戻
り（ステップ１５ｄ）、処理が再開する（ステップ１５
ｅ）。Ｐｏｗｅｒ Ｏｎ ＢＩＴ プログラムが終了し
、搭載プログラムに制御が渡ると（ステップ６ａ）、Ｒ
ＯＭ２上の割り込みベクタテーブルをＲＡＭ３上の割り
込みテーブルに上書きし（ステップ６ｂ）、割り込みが
入ると（ステップ６ｃ）ＣＰＵは上書きされた割り込み
ベクタテーブルのサービスポインタを参照して、搭載プ
ログラムの割り込みサービスルーチン１７を起動する（
ステップ６ｄ）ようになり、同じ割り込み要因に対して
も動作中プログラムに応じた割り込みサービスルーチン
を起動することができる。
【００１１】
【発明の効果】以上のようにこの発明によれば、プログ
ラム個々に専用の割り込みサービスルーチンを設けるメ
モリエリアを備えたので割り込み処理に対する汎用性が
増す。
ラム個々に専用の割り込みサービスルーチンを設けるメ
モリエリアを備えたので割り込み処理に対する汎用性が
増す。
【００１２】割り込み要因１種類に対し、複数の割り込
みサービスルーチンを設定できるので、処理内容の異な
るプログラムを１つのメモリに格納して、モードの切り
替えが容易になる。
みサービスルーチンを設定できるので、処理内容の異な
るプログラムを１つのメモリに格納して、モードの切り
替えが容易になる。
【図１】この発明の実施例１を示す構成図である。
【図２】この発明の実施例１のメモリ内容を示す構成図
である。
である。
【図３】この発明の実施例１の割り込み処理機構図であ
る。
る。
【図４】従来のコンピュータ装置を示す代表的な構成図
である。
である。
１ ＣＰＵ
２ ＲＯＭ
３ ＲＡＭ
４ バス
５ 割り込み制御装置
６ 搭載プログラム
７ ワークエリア
８ スペアエリア
９ ＲＯＭ上の割り込みベクタテーブル１０ ＲＡ
Ｍ上の割り込みベクタテーブル１１ スタートアップ
ＲＯＭ １２ スタートアップＲＯＭ上の割り込みベクタテー
ブル １３ スタートアッププログラム １４ ローディングプログラム １５ Ｐｏｗｅｒ Ｏｎ ＢＩＴプログラム１６
スタートアッププログラム割り込みサービスルーチン
Ｍ上の割り込みベクタテーブル１１ スタートアップ
ＲＯＭ １２ スタートアップＲＯＭ上の割り込みベクタテー
ブル １３ スタートアッププログラム １４ ローディングプログラム １５ Ｐｏｗｅｒ Ｏｎ ＢＩＴプログラム１６
スタートアッププログラム割り込みサービスルーチン
Claims (1)
- 【請求項１】 各種演算、処理の制御をする中央処理
装置と、ハードウェアタイマ割り込み、入出力割り込み
、異常機器割り込みなどの各種割り込みを制御する割り
込み制御装置と、プログラム起動の為のスタートアップ
読み出し専用メモリと、プログラムやデータの読み出し
専用メモリと、プログラムやデータの読み書き可能メモ
リと、データの入出力を行うバスとによって構成される
コンピュータ装置において、割り込みが入った際のコン
ピュータの状態を格納するアドレスと、割り込みサービ
スルーチンを起動するコンピュータの状態を格納するア
ドレスを定義する割り込みベクタテーブルを、上記スタ
ートアップ読み出し専用メモリと読み書き可能メモリの
固定番地にそれぞれ有し、コンピュータに電源を投入し
た際の処理の制御がスタートアップ読み出し専用メモリ
にある時と、処理の制御が読み書き専用メモリに移った
後の、外部ハードウェアからの割り込み、及び内部割り
込みを受付けた際、１種類の割り込み要因に対して複数
の割り込みサービスルーチンプログラムを格納すること
ができるメモリエリアを備えたことを特徴とするコンピ
ュータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4957591A JPH04296938A (ja) | 1991-03-14 | 1991-03-14 | コンピュータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4957591A JPH04296938A (ja) | 1991-03-14 | 1991-03-14 | コンピュータ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04296938A true JPH04296938A (ja) | 1992-10-21 |
Family
ID=12835013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4957591A Pending JPH04296938A (ja) | 1991-03-14 | 1991-03-14 | コンピュータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04296938A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10017934A1 (de) * | 2000-04-11 | 2001-08-09 | Fujitsu Siemens Computers Gmbh | Schaltungsanordnung mit einem Prozessor und einem System-Bus-Interface |
| JP2007179132A (ja) * | 2005-12-27 | 2007-07-12 | Sharp Corp | 割り込み制御装置、情報処理システム、及びそのプログラム |
-
1991
- 1991-03-14 JP JP4957591A patent/JPH04296938A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10017934A1 (de) * | 2000-04-11 | 2001-08-09 | Fujitsu Siemens Computers Gmbh | Schaltungsanordnung mit einem Prozessor und einem System-Bus-Interface |
| JP2007179132A (ja) * | 2005-12-27 | 2007-07-12 | Sharp Corp | 割り込み制御装置、情報処理システム、及びそのプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090217090A1 (en) | Method, operating system and computing hardware for running a computer program | |
| US4839895A (en) | Early failure detection system for multiprocessor system | |
| US4703419A (en) | Switchcover means and method for dual mode microprocessor system | |
| JPH04296938A (ja) | コンピュータ装置 | |
| JP2000293376A (ja) | ブートプログラムの切替回路及び切替方法 | |
| JP2001256044A (ja) | データ処理装置 | |
| JPH0373008B2 (ja) | ||
| US5778207A (en) | Assisting operating-system interrupts using application-based processing | |
| JPH03219360A (ja) | マルチプロセッサ制御方式 | |
| JPS6127778B2 (ja) | ||
| JPS59191662A (ja) | プログラム暴走検出方式 | |
| JPH0335327A (ja) | 多数決障害処理装置 | |
| JPH0113131B2 (ja) | ||
| WO1990005951A1 (en) | Method of handling unintended software interrupt exceptions | |
| JPS61163452A (ja) | 中央制御装置 | |
| JPH11272490A (ja) | 診断制御システム | |
| JPS6072040A (ja) | プログラムの実行時間監視方式 | |
| JPH07182251A (ja) | マイクロプロセッサ | |
| JPH0814794B2 (ja) | 割込み処理方法 | |
| JPS6256544B2 (ja) | ||
| JPH11184722A (ja) | 分散処理システムにおける保守制御装置の自動復帰機構 | |
| JPH07210421A (ja) | スレッド環境におけるデバッグ方法 | |
| JP2000322255A (ja) | プログラム実行装置 | |
| JPH05297901A (ja) | プロセス制御装置 | |
| JPH08263304A (ja) | 演算処理装置 |