JPH07182251A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH07182251A JPH07182251A JP5326682A JP32668293A JPH07182251A JP H07182251 A JPH07182251 A JP H07182251A JP 5326682 A JP5326682 A JP 5326682A JP 32668293 A JP32668293 A JP 32668293A JP H07182251 A JPH07182251 A JP H07182251A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- program
- check
- memory
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 命令メモリのチェックを行い、マイクロプロ
セッサの暴走を回避する。 【構成】 ユーザ・プログラムを内蔵する命令メモリと
は独立に、命令メモリの内容チェックルーチンを内蔵し
た命令ＲＯＭを内蔵する。チェックルーチンの起動は、
ユーザ・プログラムからサブルーチン・コールして行
う。命令メモリの内容に誤りがある場合、初期化ルーチ
ンを起動する。
セッサの暴走を回避する。 【構成】 ユーザ・プログラムを内蔵する命令メモリと
は独立に、命令メモリの内容チェックルーチンを内蔵し
た命令ＲＯＭを内蔵する。チェックルーチンの起動は、
ユーザ・プログラムからサブルーチン・コールして行
う。命令メモリの内容に誤りがある場合、初期化ルーチ
ンを起動する。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロプロセッサに
関し、特に命令メモリの検査を行う技術に関する。
関し、特に命令メモリの検査を行う技術に関する。
【０００２】
【従来の技術】従来より、プログラムが暴走した事を検
出した場合、マイクロプロセッサの動作を停止あるいは
プログラムの内容を検査する異常検出回路が知られてい
る（特公昭６３−４１０９４）。
出した場合、マイクロプロセッサの動作を停止あるいは
プログラムの内容を検査する異常検出回路が知られてい
る（特公昭６３−４１０９４）。
【０００３】図２に一般にウォッチドッグタイマとよば
れる従来の異常検出回路の例を示す。カウンタ２０は、
発振器２１が出力する基準クロックをカウントする。通
常動作時、カウンタ２０はＣＰＵが周期的に発行するカ
ウンタクリア信号ＣＬでクリアされる。プログラム暴走
時は、カウンタクリア信号ＣＬが出力されず、カウンタ
２０はカウントを続行する。カウント値がプリセット値
に達すると、カウンタ２０はセット信号ＳＥＴを出力
し、フリップフロップ２２をセットし、フリップフロッ
プ２２は異常信号ＷＤＴを出力する。ＣＰＵは異常信号
ＷＤＴを検出すると、出力状態を安全な状態に変更する
命令を実行し、周辺機器が暴走、破損するのを防ぐ。次
いで、プログラムのチェックサムを実行する。チェック
サムとは、プログラムを全て数とみなし、最初から最後
まで加算した値と、予め与えられている総加算値とを比
較することである。チェックサムの結果が正しい場合、
ＣＰＵはカウンタクリア信号ＣＬとリセット信号ＲＳを
出力する。これにより、カウンタ２０をクリアし、異常
信号ＷＤＴをリセットし、プログラムを再開する。チェ
ックサムの結果に誤りがある場合、異常信号ＷＤＴは出
力されたままなので、プログラムを停止する。
れる従来の異常検出回路の例を示す。カウンタ２０は、
発振器２１が出力する基準クロックをカウントする。通
常動作時、カウンタ２０はＣＰＵが周期的に発行するカ
ウンタクリア信号ＣＬでクリアされる。プログラム暴走
時は、カウンタクリア信号ＣＬが出力されず、カウンタ
２０はカウントを続行する。カウント値がプリセット値
に達すると、カウンタ２０はセット信号ＳＥＴを出力
し、フリップフロップ２２をセットし、フリップフロッ
プ２２は異常信号ＷＤＴを出力する。ＣＰＵは異常信号
ＷＤＴを検出すると、出力状態を安全な状態に変更する
命令を実行し、周辺機器が暴走、破損するのを防ぐ。次
いで、プログラムのチェックサムを実行する。チェック
サムとは、プログラムを全て数とみなし、最初から最後
まで加算した値と、予め与えられている総加算値とを比
較することである。チェックサムの結果が正しい場合、
ＣＰＵはカウンタクリア信号ＣＬとリセット信号ＲＳを
出力する。これにより、カウンタ２０をクリアし、異常
信号ＷＤＴをリセットし、プログラムを再開する。チェ
ックサムの結果に誤りがある場合、異常信号ＷＤＴは出
力されたままなので、プログラムを停止する。
【０００４】
【発明が解決しようとする課題】上述した従来のマイク
ロプロセッサのプログラム内容を検査する手段は、異常
を検出して初めて起動されるため、異常発生から異常を
検出するまでの間、マイクロプロセッサを搭載した装置
が暴走するという問題があった。また、検出できるのは
シーケンスを壊す異常に限られるという問題もあった。
ロプロセッサのプログラム内容を検査する手段は、異常
を検出して初めて起動されるため、異常発生から異常を
検出するまでの間、マイクロプロセッサを搭載した装置
が暴走するという問題があった。また、検出できるのは
シーケンスを壊す異常に限られるという問題もあった。
【０００５】本発明の第一の目的は、プログラム実行前
にプログラムの内容を検査／修復する事で、暴走を回避
できるマイクロプロセッサを提供することにある。
にプログラムの内容を検査／修復する事で、暴走を回避
できるマイクロプロセッサを提供することにある。
【０００６】本発明の第二の目的は、シーケンスが壊れ
ない異常も検出できるマイクロプロセッサを提供するこ
とにある。
ない異常も検出できるマイクロプロセッサを提供するこ
とにある。
【０００７】
【課題を解決するための手段】本発明のマイクロプロセ
ッサは、プログラムの任意の箇所からプログラム内容チ
ェックルーチンを呼び出すことができる様に、命令メモ
リを、ユーザ・プログラムを内蔵する命令メモリと、ユ
ーザ・プログラムを内蔵する命令メモリの内容チェック
ルーチンを内蔵した命令ＲＯＭとで構成する。
ッサは、プログラムの任意の箇所からプログラム内容チ
ェックルーチンを呼び出すことができる様に、命令メモ
リを、ユーザ・プログラムを内蔵する命令メモリと、ユ
ーザ・プログラムを内蔵する命令メモリの内容チェック
ルーチンを内蔵した命令ＲＯＭとで構成する。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００９】図１は、本発明のマイクロプロセッサの一
実施例の回路図である。プログラムカウンタ１は、チェ
ックルーチンを内蔵した命令ＲＯＭ２ (以降ＣＲＯＭ
２）およびユーザ・プログラムを内蔵する命令ＲＡＭ３
（以降ＵＲＡＭ３）に、命令アドレスを供給する。マル
チプレクサ４は、ＣＲＯＭ２またはＵＲＡＭ３の出力す
る命令コードを命令デコーダ５に供給する。Ｐレジスタ
６およびＱレジスタ７は被演算データを記憶するレジス
タである。演算回路８は、Ｐレジスタ６およびＱレジス
タ７のデータを入力とする演算回路で、演算結果をＲレ
ジスタ９が記憶する。メモリ制御回路１０は、図示しな
い外部メモリに対しアドレスを供給し、データの入出力
を制御する。チェックアドレスカウンタ１１は、命令メ
モリＵＲＡＭ３に、チェックアドレスを供給する。マル
チプレクサ１２は、プログラムカウンタ１またはチェッ
クアドレスカウンタ１１の出力をＵＲＡＭ３に供給す
る。入出力制御回路１３は、バッファ１４およびバッフ
ァ１５の制御信号を出力する。
実施例の回路図である。プログラムカウンタ１は、チェ
ックルーチンを内蔵した命令ＲＯＭ２ (以降ＣＲＯＭ
２）およびユーザ・プログラムを内蔵する命令ＲＡＭ３
（以降ＵＲＡＭ３）に、命令アドレスを供給する。マル
チプレクサ４は、ＣＲＯＭ２またはＵＲＡＭ３の出力す
る命令コードを命令デコーダ５に供給する。Ｐレジスタ
６およびＱレジスタ７は被演算データを記憶するレジス
タである。演算回路８は、Ｐレジスタ６およびＱレジス
タ７のデータを入力とする演算回路で、演算結果をＲレ
ジスタ９が記憶する。メモリ制御回路１０は、図示しな
い外部メモリに対しアドレスを供給し、データの入出力
を制御する。チェックアドレスカウンタ１１は、命令メ
モリＵＲＡＭ３に、チェックアドレスを供給する。マル
チプレクサ１２は、プログラムカウンタ１またはチェッ
クアドレスカウンタ１１の出力をＵＲＡＭ３に供給す
る。入出力制御回路１３は、バッファ１４およびバッフ
ァ１５の制御信号を出力する。
【００１０】リセット解除直後、プログラムカウンタ１
は、ＣＲＯＭ２のアドレスを出力する。ＣＲＯＭ２に
は、ＵＲＡＭ３を初期化するルーチンが内蔵されてい
て、まずこのルーチンが起動される。マルチプレクサ１
２は、チェックアドレスカウンタ１１の出力をＵＲＡＭ
３に供給し、マルチプレクサ４は、ＣＲＯＭ２の出力す
る命令コードを命令デコーダ５に供給する。メモリ制御
回路１０からアドレスが出力され、外部メモリからデー
タが入力される。入出力制御回路１３は、バッファ１４
をオン状態にし、外部メモリから入力されたデータをＵ
ＲＡＭ３に書き込む。全ユーザ・プログラムを初期化
後、プログラムカウンタ１は、ＵＲＡＭ３のアドレスを
出力し、マルチプレクサ１２は、プログラムカウンタ１
のアドレスをＵＲＡＭ３に供給し、マルチプレクサ４
は、ＵＲＡＭ３の出力する命令コードを命令デコーダ５
に供給し、ユーザ・プログラムが起動される。
は、ＣＲＯＭ２のアドレスを出力する。ＣＲＯＭ２に
は、ＵＲＡＭ３を初期化するルーチンが内蔵されてい
て、まずこのルーチンが起動される。マルチプレクサ１
２は、チェックアドレスカウンタ１１の出力をＵＲＡＭ
３に供給し、マルチプレクサ４は、ＣＲＯＭ２の出力す
る命令コードを命令デコーダ５に供給する。メモリ制御
回路１０からアドレスが出力され、外部メモリからデー
タが入力される。入出力制御回路１３は、バッファ１４
をオン状態にし、外部メモリから入力されたデータをＵ
ＲＡＭ３に書き込む。全ユーザ・プログラムを初期化
後、プログラムカウンタ１は、ＵＲＡＭ３のアドレスを
出力し、マルチプレクサ１２は、プログラムカウンタ１
のアドレスをＵＲＡＭ３に供給し、マルチプレクサ４
は、ＵＲＡＭ３の出力する命令コードを命令デコーダ５
に供給し、ユーザ・プログラムが起動される。
【００１１】ユーザ・プログラムから、ＣＲＯＭ２に内
蔵されたチェックルーチンを呼び出すと、マルチプレク
サ１２は、チェックアドレスカウンタ１１の出力をＵＲ
ＡＭ３に供給し、マルチプレクサ４は、ＣＲＯＭ２の出
力する命令コードを命令デコーダ５に供給する。入出力
制御回路１３は、バッファ１５をオン状態にし、ＵＲＡ
Ｍ３が出力するデータをＰレジスタ６に書き込み、演算
回路８は、チェックサムを実行する。チェックサムの結
果が正しい場合、シーケンスはユーザ・プログラムに復
帰する。チェックサムの結果に誤りがある場合、暴走す
る前に前記初期化ルーチンが起動され、全ユーザ・プロ
グラムを再度初期化し、ユーザ・プログラムが再起動さ
れる。
蔵されたチェックルーチンを呼び出すと、マルチプレク
サ１２は、チェックアドレスカウンタ１１の出力をＵＲ
ＡＭ３に供給し、マルチプレクサ４は、ＣＲＯＭ２の出
力する命令コードを命令デコーダ５に供給する。入出力
制御回路１３は、バッファ１５をオン状態にし、ＵＲＡ
Ｍ３が出力するデータをＰレジスタ６に書き込み、演算
回路８は、チェックサムを実行する。チェックサムの結
果が正しい場合、シーケンスはユーザ・プログラムに復
帰する。チェックサムの結果に誤りがある場合、暴走す
る前に前記初期化ルーチンが起動され、全ユーザ・プロ
グラムを再度初期化し、ユーザ・プログラムが再起動さ
れる。
【００１２】本発明の第二の実施例として、ＵＲＡＭ３
を読みだし専用メモリ（以降ＵＲＯＭ）としたマイクロ
プロセッサがある。図１と異なる点は、前記メモリの他
に、ＣＲＯＭ２に前記初期化ルーチンが内蔵されていな
い事と、バッファ１４が無い事であるので、図は割愛す
る。第二の実施例の場合、ＵＲＯＭの内容をＬＳＩ外部
に読み出す事無く、ＵＲＯＭの適否をチェックサムによ
り判定できるため、ＵＲＯＭの秘密を維持したままテス
トが行えるという効果がある。
を読みだし専用メモリ（以降ＵＲＯＭ）としたマイクロ
プロセッサがある。図１と異なる点は、前記メモリの他
に、ＣＲＯＭ２に前記初期化ルーチンが内蔵されていな
い事と、バッファ１４が無い事であるので、図は割愛す
る。第二の実施例の場合、ＵＲＯＭの内容をＬＳＩ外部
に読み出す事無く、ＵＲＯＭの適否をチェックサムによ
り判定できるため、ＵＲＯＭの秘密を維持したままテス
トが行えるという効果がある。
【００１３】
【発明の効果】以上説明したように本発明のマイクロプ
ロセッサは、プログラムの任意の箇所からプログラム内
容チェックルーチンを呼び出すことができ、適時プログ
ラムの内容を検査／修復する事で暴走を回避できる。ま
た、シーケンスが壊れない異常も検出できる。
ロセッサは、プログラムの任意の箇所からプログラム内
容チェックルーチンを呼び出すことができ、適時プログ
ラムの内容を検査／修復する事で暴走を回避できる。ま
た、シーケンスが壊れない異常も検出できる。
【００１４】さらに、ユーザ・プログラムを内蔵する命
令メモリと、ユーザ・プログラムを内蔵する命令メモリ
の内容チェックルーチンを内蔵した命令ＲＯＭとを分離
したことで、命令メモリの読みだしを連続的に行うマイ
クロプロセッサにおいても、命令メモリをデュアルポー
トメモリにすること無しに、同様の効果が得られる。
令メモリと、ユーザ・プログラムを内蔵する命令メモリ
の内容チェックルーチンを内蔵した命令ＲＯＭとを分離
したことで、命令メモリの読みだしを連続的に行うマイ
クロプロセッサにおいても、命令メモリをデュアルポー
トメモリにすること無しに、同様の効果が得られる。
【図１】本発明のマイクロプロセッサの一実施例の回路
図。
図。
【図２】従来の異常検出回路図。
１ プログラムカウンタ ２ チェックルーチンを内蔵した命令ＲＯＭ（ＣＲＯ
Ｍ） ３ ユーザ・プログラムを内蔵する命令ＲＡＭ（ＵＲ
ＡＭ） ４，１２ マルチプレクサ ５ 命令デコーダ ６ Ｐレジスタ ７ Ｑレジスタ ８ 演算回路 ９ Ｒレジスタ １０ メモリ制御回路 １１ チェックアドレスカウンタ １３ 入出力制御回路 １４，１５ バッファ １６ メインバス ２０ カウンタ ２１ 発振器 ２２ フリップフロップ ２３ ＯＲ回路
Ｍ） ３ ユーザ・プログラムを内蔵する命令ＲＡＭ（ＵＲ
ＡＭ） ４，１２ マルチプレクサ ５ 命令デコーダ ６ Ｐレジスタ ７ Ｑレジスタ ８ 演算回路 ９ Ｒレジスタ １０ メモリ制御回路 １１ チェックアドレスカウンタ １３ 入出力制御回路 １４，１５ バッファ １６ メインバス ２０ カウンタ ２１ 発振器 ２２ フリップフロップ ２３ ＯＲ回路
Claims (2)
- 【請求項１】 システムを制御するための命令を格納す
る命令メモリと、命令メモリのアドレスを指定するプロ
グラムカウンタと、前記命令メモリから出力する命令コ
ードを解読し、マイクロプロセッサの動作を制御する命
令デコーダとを有するマイクロプロセッサにおいて、 前記命令メモリが、ユーザ・プログラムを内蔵する命令
メモリと、ユーザ・プログラムを内蔵する命令メモリの
内容チェックルーチンを内蔵した命令ＲＯＭとで構成さ
れたマイクロプロセッサ。 - 【請求項２】 ユーザ・プログラムを内蔵する命令メモ
リがＲＡＭで構成され、命令メモリの内容チェックの結
果により、システムリセットおよび命令ＲＡＭの再書き
込みを行う手段を有する、請求項１のマイクロプロセッ
サ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5326682A JPH07182251A (ja) | 1993-12-24 | 1993-12-24 | マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5326682A JPH07182251A (ja) | 1993-12-24 | 1993-12-24 | マイクロプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07182251A true JPH07182251A (ja) | 1995-07-21 |
Family
ID=18190484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5326682A Pending JPH07182251A (ja) | 1993-12-24 | 1993-12-24 | マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07182251A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004327036A (ja) * | 2004-08-06 | 2004-11-18 | Matsushita Electric Ind Co Ltd | 半導体集積回路および半導体集積回路の検査方法 |
| JP2009187049A (ja) * | 2008-02-01 | 2009-08-20 | Fujitsu Ltd | 装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5638644A (en) * | 1979-09-05 | 1981-04-13 | Hitachi Ltd | Program control unit |
| JPH01189735A (ja) * | 1988-01-25 | 1989-07-28 | Mitsubishi Electric Corp | マイクロプログラムの診断方式 |
-
1993
- 1993-12-24 JP JP5326682A patent/JPH07182251A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5638644A (en) * | 1979-09-05 | 1981-04-13 | Hitachi Ltd | Program control unit |
| JPH01189735A (ja) * | 1988-01-25 | 1989-07-28 | Mitsubishi Electric Corp | マイクロプログラムの診断方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004327036A (ja) * | 2004-08-06 | 2004-11-18 | Matsushita Electric Ind Co Ltd | 半導体集積回路および半導体集積回路の検査方法 |
| JP2009187049A (ja) * | 2008-02-01 | 2009-08-20 | Fujitsu Ltd | 装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008535072A (ja) | 選択的サブルーチンリターン構造 | |
| US20020116670A1 (en) | Failure supervising method and apparatus | |
| JPH07219809A (ja) | データ処理装置およびデータ処理方法 | |
| JPH07182251A (ja) | マイクロプロセッサ | |
| JP4543505B2 (ja) | マイクロコンピュータの制御方法及び異常監視装置 | |
| JPS6072040A (ja) | プログラムの実行時間監視方式 | |
| JPH09179748A (ja) | データ処理装置 | |
| JPH0335327A (ja) | 多数決障害処理装置 | |
| JPH0877031A (ja) | マイクロプロセッサシステム | |
| JPH03225433A (ja) | シングルチップマイクロコンピュータ | |
| JP3129873B2 (ja) | マイクロコンピュータ | |
| JPH02141833A (ja) | 情報処理装置 | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JPS6133548A (ja) | プログラム暴走検出方式 | |
| JPS60140440A (ja) | 中央処理装置 | |
| JPH04296938A (ja) | コンピュータ装置 | |
| JPH02120943A (ja) | ウオツチドツグタイマ回路 | |
| JPH01175052A (ja) | マイクロアドレスレジスタ機構 | |
| JPH0769846B2 (ja) | エラー処理回路の検証装置 | |
| JPH0159608B2 (ja) | ||
| JPS621049A (ja) | メモリのアクセス制御方式 | |
| JPH02263243A (ja) | コンピュータの暴走処理装置 | |
| JPH0477826A (ja) | マイクロプロセツサ | |
| JPH05189258A (ja) | マイクロコンピュータ | |
| JPS63150732A (ja) | プログラム走行監視装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970218 |