JPH02263243A - コンピュータの暴走処理装置 - Google Patents
コンピュータの暴走処理装置Info
- Publication number
- JPH02263243A JPH02263243A JP1084435A JP8443589A JPH02263243A JP H02263243 A JPH02263243 A JP H02263243A JP 1084435 A JP1084435 A JP 1084435A JP 8443589 A JP8443589 A JP 8443589A JP H02263243 A JPH02263243 A JP H02263243A
- Authority
- JP
- Japan
- Prior art keywords
- runaway
- computer
- address
- specific area
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000012545 processing Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 abstract description 6
- 230000009191 jumping Effects 0.000 abstract description 3
- 230000005856 abnormality Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000011017 operating method Methods 0.000 description 3
- 101150064138 MAP1 gene Proteins 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は各種産業機器の制御に使用されるコンピュータ
の暴走処理装置に関する。
の暴走処理装置に関する。
(従来の技術)
ロボット等の産業機器を駆動制御する制御装置としてマ
イクロコンピュータを使用する場合、予めメモリに動作
手順及び必要な数値をコマンド及び数値の集合として記
憶しておき、制御動作が開始されるとこのメモリに記憶
されている動作手順及び必要な数値を読取って産業機器
をプログラム制御できるようにしている。一般にメモリ
はその記憶容量がある一定の単位毎に製品化されている
が、実際に使用する場合には記憶容量の全てのエリアを
使用せず、未使用のエリアが残ることが多い。
イクロコンピュータを使用する場合、予めメモリに動作
手順及び必要な数値をコマンド及び数値の集合として記
憶しておき、制御動作が開始されるとこのメモリに記憶
されている動作手順及び必要な数値を読取って産業機器
をプログラム制御できるようにしている。一般にメモリ
はその記憶容量がある一定の単位毎に製品化されている
が、実際に使用する場合には記憶容量の全てのエリアを
使用せず、未使用のエリアが残ることが多い。
ところで、マイクロコンビコータで産業機器が制御され
ているとき、マイクロコンピュータにノイズ等が混入す
るとメモリの未使用エリアがアクセスされてしまうこと
がある。このメモリの未使用エリアには通常プログラム
が記憶されていないので、マイクロコンピュータはこの
未使用エリアをアクセスすると正常な動作を実行するこ
とができず、′暴走2してしまう。これはどのマイクロ
コンピュータでも多かれ少なかれ避けられない基本的な
問題である。
ているとき、マイクロコンピュータにノイズ等が混入す
るとメモリの未使用エリアがアクセスされてしまうこと
がある。このメモリの未使用エリアには通常プログラム
が記憶されていないので、マイクロコンピュータはこの
未使用エリアをアクセスすると正常な動作を実行するこ
とができず、′暴走2してしまう。これはどのマイクロ
コンピュータでも多かれ少なかれ避けられない基本的な
問題である。
従来、このようなマイクロコンピュータの暴走を検知す
る手段としては、ウォッチドッグタイマと呼ばれる方法
が一般に広く採用されている。ウォッチドッグタイマは
、ある一定の周期以内で特定の出力ボートに信号を出力
し、その周期が予め決められた時間以内であることを監
視回路により監視するという方法であり、この機能はマ
イクロコンピュータの動作とは独立して持たせたもので
ある。
る手段としては、ウォッチドッグタイマと呼ばれる方法
が一般に広く採用されている。ウォッチドッグタイマは
、ある一定の周期以内で特定の出力ボートに信号を出力
し、その周期が予め決められた時間以内であることを監
視回路により監視するという方法であり、この機能はマ
イクロコンピュータの動作とは独立して持たせたもので
ある。
したがって、この方法によればマイクロコンピュータが
暴走を開始してから、数m〜数百m秒後に暴走が検知さ
れ、マイクロコンピュータに初期化等の手段が実行され
る。
暴走を開始してから、数m〜数百m秒後に暴走が検知さ
れ、マイクロコンピュータに初期化等の手段が実行され
る。
しかし、このウオッチドックタイマによる暴走監視は暴
走が検知されるまでに時間がかかり、その検知時間があ
ればマイクロコンピュータは数千〜数十刃もの命令を実
行することができる。このため、マイクロコンピュータ
は暴走が検知されるまでの間にロボット等の産業機器を
誤動作させる可能性が考えられる。
走が検知されるまでに時間がかかり、その検知時間があ
ればマイクロコンピュータは数千〜数十刃もの命令を実
行することができる。このため、マイクロコンピュータ
は暴走が検知されるまでの間にロボット等の産業機器を
誤動作させる可能性が考えられる。
また、マイクロコンピュータの暴走の有無を監視するた
めには予め定められた時間以内でウォッチドッグタイマ
用のプログラムを定期的にアクセスしなければならない
。
めには予め定められた時間以内でウォッチドッグタイマ
用のプログラムを定期的にアクセスしなければならない
。
(発明が解決しようとする課題)
このように従来のウォッチドッグタイマによるマイクロ
コンピュータの暴走監視は、暴走検知までの所要時間が
長く、またプログラム内に一定時間以内でウォッチドッ
グタイマを定期的にアクセスするためのプログラムを挿
入しなければならない。したがって、プログラムによっ
ては正常動作中にウォッチドッグタイマが異常検知をし
ないようにウォッチドッグタイマ用のプログラムの挿入
位置を調整しなければならず、本来のプログラム作成と
は無縁の作業に多くの時間を費やすことも多くなる。
コンピュータの暴走監視は、暴走検知までの所要時間が
長く、またプログラム内に一定時間以内でウォッチドッ
グタイマを定期的にアクセスするためのプログラムを挿
入しなければならない。したがって、プログラムによっ
ては正常動作中にウォッチドッグタイマが異常検知をし
ないようにウォッチドッグタイマ用のプログラムの挿入
位置を調整しなければならず、本来のプログラム作成と
は無縁の作業に多くの時間を費やすことも多くなる。
本発明はコンピュータが暴走したことを最小の時間で検
知することができ、しかも暴走の有無を監視するための
プログラムを本来のプログラムの途中に挿入する等の作
業を不要にできるコンピュータの暴走処理装置を提供す
ることを゛目的とする。
知することができ、しかも暴走の有無を監視するための
プログラムを本来のプログラムの途中に挿入する等の作
業を不要にできるコンピュータの暴走処理装置を提供す
ることを゛目的とする。
〔発明の構成]
(課題を解決するための手段)
本発明は上記の目的を達成するため、動作命令手順が記
憶され且つ未使用エリアの内特定エリアにコンピュータ
暴走時の処理プログラムが書込まれると共にそれ以外の
未使用エリアに前記特定エリアのアドレスにジャンプす
べく命令が書込まれたメモリと、このメモリに記憶され
ている動作命令を解読して動作するプロセッサと、この
プロセッサに対してデータの入出力を仲介するインター
フェースとを備えたコンピュータの暴走処理装置におい
て、前記プロセッサが前記メモリの未使用エリアをアク
セスするとその未使用エリアに書込まれた命令により前
記特定エリアのアドレスにジャンプさせる手段と、この
手段により特定エリアのアドレスがアクセスされるとそ
こに書込まれているコンピュータ暴走時の処理プログラ
ムを取込んで実行する手段とを設けた構成とするもので
ある。
憶され且つ未使用エリアの内特定エリアにコンピュータ
暴走時の処理プログラムが書込まれると共にそれ以外の
未使用エリアに前記特定エリアのアドレスにジャンプす
べく命令が書込まれたメモリと、このメモリに記憶され
ている動作命令を解読して動作するプロセッサと、この
プロセッサに対してデータの入出力を仲介するインター
フェースとを備えたコンピュータの暴走処理装置におい
て、前記プロセッサが前記メモリの未使用エリアをアク
セスするとその未使用エリアに書込まれた命令により前
記特定エリアのアドレスにジャンプさせる手段と、この
手段により特定エリアのアドレスがアクセスされるとそ
こに書込まれているコンピュータ暴走時の処理プログラ
ムを取込んで実行する手段とを設けた構成とするもので
ある。
(作用)
このような構成のコンピュータの暴走処理装置にあって
は、コンピュータにノイズ等が混入してプロセッサがメ
モリの未使用エリアをアクセスすると、プロセッサはそ
の未使用エリアに書込マれた命令により特定エリアのア
ドレスにジャンプし、そこに書込まれているコンピュー
タ暴走時の処理プログラムを取込んで暴走処理が実行さ
れるので、コンピュータの暴走が検知されてがら処理さ
れるまでの時間が最小になり、しかも本来のプログラム
の途中に暴走の有無を監視するためのプログラムの挿入
も不要となる。
は、コンピュータにノイズ等が混入してプロセッサがメ
モリの未使用エリアをアクセスすると、プロセッサはそ
の未使用エリアに書込マれた命令により特定エリアのア
ドレスにジャンプし、そこに書込まれているコンピュー
タ暴走時の処理プログラムを取込んで暴走処理が実行さ
れるので、コンピュータの暴走が検知されてがら処理さ
れるまでの時間が最小になり、しかも本来のプログラム
の途中に暴走の有無を監視するためのプログラムの挿入
も不要となる。
(実施例)
以下本発明の一実施例を図面を参照して説明する。
第1図はマイクロコンピュータとして8085というタ
イプのCPU (プロセッサ)を用いた場合の実施例を
示すブロック構成図である。第1図に示すようにCPU
l0はプログラム制御を実行して図示しない産業機器の
制御の中枢を担うもので、このCPUl0は16ビツト
(2バイト)のアドレスバス20aと、8ビツト(1バ
イト)のデータバス20bと、数本のコントロールバス
20cを有している。各バス20a、20b。
イプのCPU (プロセッサ)を用いた場合の実施例を
示すブロック構成図である。第1図に示すようにCPU
l0はプログラム制御を実行して図示しない産業機器の
制御の中枢を担うもので、このCPUl0は16ビツト
(2バイト)のアドレスバス20aと、8ビツト(1バ
イト)のデータバス20bと、数本のコントロールバス
20cを有している。各バス20a、20b。
20cにはプログラムが内臓されているリードオンリイ
メモリ(ROM)11、データが読み書きされるランダ
ムアクセスメモリ(RAM)12、I10ポート用ペリ
フェラル13がそれぞれ接続されている。なお、808
5用のアドレスラッチイネーブル(ALE)とアドレス
コード回路については図から省略しである。
メモリ(ROM)11、データが読み書きされるランダ
ムアクセスメモリ(RAM)12、I10ポート用ペリ
フェラル13がそれぞれ接続されている。なお、808
5用のアドレスラッチイネーブル(ALE)とアドレス
コード回路については図から省略しである。
また、I10ポート用ペリフェラル13には異常表示装
置14が接続されており、それ以外のI10機器は図か
ら省略しである。
置14が接続されており、それ以外のI10機器は図か
ら省略しである。
第2図はROMI 1として64にビット(8にバイト
)のメモリをCPUl0用の命令記憶素子として使用し
た場合のアドレスマツプを示すものである。即ち、この
ROMI 1のアドレスマツプ1には使用エリア2aと
未使用エリア2bとがあり、この未使用エリアの一部を
特定エリア2Cとして定めである。使用エリア2aには
プログラム制御を行なうための動作手順や必要な数値が
コマンド及び数値の集合として記憶されている。また、
未使用エリア2bには特定エリア2cのジャンプ先のア
ドレスがジャンプ命令として書込まれ、さらにジャンプ
先のアドレスから始まる特定エリア2cには暴走検出時
の処理プログラムが記憶される。
)のメモリをCPUl0用の命令記憶素子として使用し
た場合のアドレスマツプを示すものである。即ち、この
ROMI 1のアドレスマツプ1には使用エリア2aと
未使用エリア2bとがあり、この未使用エリアの一部を
特定エリア2Cとして定めである。使用エリア2aには
プログラム制御を行なうための動作手順や必要な数値が
コマンド及び数値の集合として記憶されている。また、
未使用エリア2bには特定エリア2cのジャンプ先のア
ドレスがジャンプ命令として書込まれ、さらにジャンプ
先のアドレスから始まる特定エリア2cには暴走検出時
の処理プログラムが記憶される。
一般にプログラム前のROMI 1の初期値は全アドレ
スとも数値FFH(16進数)になっており、ROMラ
イタでプログラム書込みがなされると使用エリア2aに
はプログラムが書込まれるが、未使用エリア2bには書
込み時間短縮のため、書込みを行なわず、FF□のまま
である。
スとも数値FFH(16進数)になっており、ROMラ
イタでプログラム書込みがなされると使用エリア2aに
はプログラムが書込まれるが、未使用エリア2bには書
込み時間短縮のため、書込みを行なわず、FF□のまま
である。
そこで、CPUl0において未使用エリア2bをアクセ
スした場合にはFFHを特定エリア2cのアドレス00
38Hへの無条件ジャンプ命令として解読するようにし
ておけば、暴走検出時には特定エリア2cのアドレス0
038Bへジャンプして特定エリア2cがアクセスされ
、アドレス0038、から処理プログラムが起動される
ことになる。
スした場合にはFFHを特定エリア2cのアドレス00
38Hへの無条件ジャンプ命令として解読するようにし
ておけば、暴走検出時には特定エリア2cのアドレス0
038Bへジャンプして特定エリア2cがアクセスされ
、アドレス0038、から処理プログラムが起動される
ことになる。
次にこのように構成されたマイクロコンピュータの暴走
処理装置の作用を第3図に示すフローチャートにより述
べる。
処理装置の作用を第3図に示すフローチャートにより述
べる。
いま、CPUl0が正常に動作しているものとすれば、
CPUl0ではリセット解除と共に第2図に示すROM
I 1のアドレスマツプ1のアドレス0000Hから起
動して使用エリア2aのみをアクセスし、図示しない産
業機器のプログラム制御を実行する。つまり、第3図の
ステップAで正常にプログラムが実行されるとステップ
Bではそのとき正常なプログラムエリア以外をアクセス
しているかどうかを監視しており、正常なプログラムエ
リアをアクセスしていればプログラム制御を実行する。
CPUl0ではリセット解除と共に第2図に示すROM
I 1のアドレスマツプ1のアドレス0000Hから起
動して使用エリア2aのみをアクセスし、図示しない産
業機器のプログラム制御を実行する。つまり、第3図の
ステップAで正常にプログラムが実行されるとステップ
Bではそのとき正常なプログラムエリア以外をアクセス
しているかどうかを監視しており、正常なプログラムエ
リアをアクセスしていればプログラム制御を実行する。
このような状態にあるとき、ノイズ等の混入によりCP
Ul0が正常時にはアクセスしない未使用エリア2bを
アクセスすると、ステップCにてその最初のアクセス時
にFFHを特定エリア2Cのアドレス0038)1への
無条件ジャンプ命令として解読し、特定エリア2cのア
ドレスC10388がアクセスされ、ステップDにてこ
こに書込まれている暴走検出時の異常処理プログラムが
起動される。したがって、CPUl0ではステップEに
てI10ポート用ペリフェラル13を介して異常表示装
置14に異常表示信号を出力してその旨を表示させると
共に図示しない産業機器に対しては動作停止指令を与え
る。
Ul0が正常時にはアクセスしない未使用エリア2bを
アクセスすると、ステップCにてその最初のアクセス時
にFFHを特定エリア2Cのアドレス0038)1への
無条件ジャンプ命令として解読し、特定エリア2cのア
ドレスC10388がアクセスされ、ステップDにてこ
こに書込まれている暴走検出時の異常処理プログラムが
起動される。したがって、CPUl0ではステップEに
てI10ポート用ペリフェラル13を介して異常表示装
置14に異常表示信号を出力してその旨を表示させると
共に図示しない産業機器に対しては動作停止指令を与え
る。
その後、CPUl0はアドレス0O00+から再起動さ
れる。
れる。
このように本実施例では、CPU10の暴走によりRO
M11の未使用エリア2bをアクセスすると、その最初
のアクセスで特定エリア2Cの先頭アドレスヘジャンブ
させ、暴走検出時の処理プログラムを起動させるように
したので、暴走を最小時間で検出できると共に復帰対策
を迅速に行なうことができる。この場合、未使用エリア
の最初のアクセスで処理プログラムを起動できる確率は
高い。また、CPUl0の暴走監視は未使用エリアをア
クセスしたかどうかにより判断しているため、従来のよ
うに本来のプログラムの途中にウォッチドッグタイマコ
ール用のプログラムを随所に挿入する必要がないので、
そのための作業が不要になる。さらに、ROM11の未
使用エリアには特にFFHを書込む必要がなく、一般の
ROMライタで従来通りの書込みを行なうだけでよい。
M11の未使用エリア2bをアクセスすると、その最初
のアクセスで特定エリア2Cの先頭アドレスヘジャンブ
させ、暴走検出時の処理プログラムを起動させるように
したので、暴走を最小時間で検出できると共に復帰対策
を迅速に行なうことができる。この場合、未使用エリア
の最初のアクセスで処理プログラムを起動できる確率は
高い。また、CPUl0の暴走監視は未使用エリアをア
クセスしたかどうかにより判断しているため、従来のよ
うに本来のプログラムの途中にウォッチドッグタイマコ
ール用のプログラムを随所に挿入する必要がないので、
そのための作業が不要になる。さらに、ROM11の未
使用エリアには特にFFHを書込む必要がなく、一般の
ROMライタで従来通りの書込みを行なうだけでよい。
上記実施例ではROMIIの未使用エリア2bのみFF
、とし、特定エリア2Cの先頭アドレス0038Hから
暴走検出時の処理プログラムを起動するようにしたが、
ROMIIのみでな(RAMI 2に対してもCPUl
0のアドレス0000Hからの起動時に全アドレスにF
FHを書込んでおくことにより、暴走検出時の処理プロ
グラムヘジャンブさせる確率をさらに向上させることが
できる。
、とし、特定エリア2Cの先頭アドレス0038Hから
暴走検出時の処理プログラムを起動するようにしたが、
ROMIIのみでな(RAMI 2に対してもCPUl
0のアドレス0000Hからの起動時に全アドレスにF
FHを書込んでおくことにより、暴走検出時の処理プロ
グラムヘジャンブさせる確率をさらに向上させることが
できる。
[発明の効果]
以上述べたように本発明によれば、コンピュータが暴走
したことを最小の時間で検知することができると共にそ
の処理が最短時間で実行できるので、暴走による誤動作
及び復帰時間を最短にでき、しかも暴走の有無を監視す
るためのプログラムを本来のプログラムの途中に挿入す
る等の作業を不要にできるコンピュータの暴走処理装置
を提供することができる。
したことを最小の時間で検知することができると共にそ
の処理が最短時間で実行できるので、暴走による誤動作
及び復帰時間を最短にでき、しかも暴走の有無を監視す
るためのプログラムを本来のプログラムの途中に挿入す
る等の作業を不要にできるコンピュータの暴走処理装置
を提供することができる。
第1図は本発明が適用されるマイクロコンピュータの一
実施例を示すブロック構成図、第2図は同実施例におい
てROMのアドレスマツプを説明するための図、第3図
は同実施例の作用を説明するためのフローチャートを示
す図である。 1・・・メモリマツプ、2a・・・使用エリア、2b・
・・未使用エリア、2c・・・特定エリア、10・・・
CPU。 11・・・ROM、12・・・RAM、13・・・I1
0ボート用ペリフェラル、14・・・異常表示装置。 出願人代理人 弁理士 鈴江武彦 第1図 第2図
実施例を示すブロック構成図、第2図は同実施例におい
てROMのアドレスマツプを説明するための図、第3図
は同実施例の作用を説明するためのフローチャートを示
す図である。 1・・・メモリマツプ、2a・・・使用エリア、2b・
・・未使用エリア、2c・・・特定エリア、10・・・
CPU。 11・・・ROM、12・・・RAM、13・・・I1
0ボート用ペリフェラル、14・・・異常表示装置。 出願人代理人 弁理士 鈴江武彦 第1図 第2図
Claims (1)
- 動作命令手順が記憶され且つ未使用エリアの内特定エリ
アにコンピュータ暴走時の処理プログラムが書込まれる
と共にそれ以外の未使用エリアに前記特定エリアのアド
レスにジャンプすべく命令が書込まれたメモリと、この
メモリに記憶されている動作命令を解読して動作するプ
ロセッサと、このプロセッサに対してデータの入出力を
仲介するインターフェースとを備えたコンピュータの暴
走処理装置において、前記プロセッサが前記メモリの未
使用エリアをアクセスするとその未使用エリアに書込ま
れた命令により前記特定エリアのアドレスにジャンプさ
せる手段と、この手段により特定エリアのアドレスがア
クセスされるとそこに書込まれているコンピュータ暴走
時の処理プログラムを取込んで実行する手段とを設けた
ことを特徴とするコンピュータの暴走処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1084435A JPH02263243A (ja) | 1989-04-03 | 1989-04-03 | コンピュータの暴走処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1084435A JPH02263243A (ja) | 1989-04-03 | 1989-04-03 | コンピュータの暴走処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02263243A true JPH02263243A (ja) | 1990-10-26 |
Family
ID=13830511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1084435A Pending JPH02263243A (ja) | 1989-04-03 | 1989-04-03 | コンピュータの暴走処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02263243A (ja) |
-
1989
- 1989-04-03 JP JP1084435A patent/JPH02263243A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2526688B2 (ja) | プログラマブルコントロ―ラおよびシ―ケンスプログラムの部分実行方法 | |
JP4893427B2 (ja) | マイクロコンピュータシステム | |
JP2003508864A (ja) | スレッド志向デバッギング | |
JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
JPH02263243A (ja) | コンピュータの暴走処理装置 | |
JP2001256044A (ja) | データ処理装置 | |
JPH064417A (ja) | メモリのバッテリバックアップ制御方式 | |
JPH01125633A (ja) | マルチプロセッサシステムのデバッグ法 | |
JP2562838B2 (ja) | プロセッサ及びストアバッファ制御方法 | |
JP2871429B2 (ja) | 暴走監視機能を有するプロセッサ | |
JPS5835648A (ja) | プログラム実行制御方式 | |
JPS63150732A (ja) | プログラム走行監視装置 | |
JPH0665941U (ja) | プログラム動作装置 | |
JP2677043B2 (ja) | プログラム開発支援装置 | |
JPS6195464A (ja) | デ−タ保護方式 | |
JPH0319574B2 (ja) | ||
JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
JPH03211619A (ja) | データ処理装置 | |
JP2000353109A (ja) | エミュレータ及びエミュレーションシステム | |
JPH01166145A (ja) | Cpu監視装置 | |
JPS61221943A (ja) | 演算処理装置 | |
JPH04337847A (ja) | プログラムチェック方法 | |
JPS59218555A (ja) | マイクロプログラム制御装置 | |
JPH11203174A (ja) | 状態監視情報処理装置 | |
JPH05224985A (ja) | マイクロプログラム制御装置 |