JP2003508864A - スレッド志向デバッギング - Google Patents
スレッド志向デバッギングInfo
- Publication number
- JP2003508864A JP2003508864A JP2001522175A JP2001522175A JP2003508864A JP 2003508864 A JP2003508864 A JP 2003508864A JP 2001522175 A JP2001522175 A JP 2001522175A JP 2001522175 A JP2001522175 A JP 2001522175A JP 2003508864 A JP2003508864 A JP 2003508864A
- Authority
- JP
- Japan
- Prior art keywords
- thread
- register
- opcode
- processor
- breakpoint
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
Abstract
(57)【要約】
スレッドの演算コードと置き換えられたスレッド内の区切り点標識に上書きしないで、プログラムスレッドをデバッグする方法が提供される。区切り点に達した後で、演算コードは、利用するために専用レジスタに読み込まれる。スレッドのデバッグを容易にし、その間少なくとも１つの他のスレッドを実行し続ける方法もまた提供される。
Description
【０００１】
（発明の背景）
１．発明の分野
本発明はコンピュータプログラムをデバッグすることに関し、より詳細には、
多数のスレッドをデバッグする能力に関する。
多数のスレッドをデバッグする能力に関する。
【０００２】
２．関連技術の説明
コンピュータプログラムのデバッギングを容易にするために、多くの異なる方
法が使用される。１つの一般的な方法は、所定の事象が発生するとプログラムス
レッド（すなわち、命令のシーケンス）の実行を停止し、様々な記憶場所の内容
、例えばレジスタ、ＲＡＭのアドレスなどを調査することである。このようにス
レッドを停止するのに非常に有用な装置は区切り点である。
法が使用される。１つの一般的な方法は、所定の事象が発生するとプログラムス
レッド（すなわち、命令のシーケンス）の実行を停止し、様々な記憶場所の内容
、例えばレジスタ、ＲＡＭのアドレスなどを調査することである。このようにス
レッドを停止するのに非常に有用な装置は区切り点である。
【０００３】
現在実行中のスレッドの実行を停止させるための区切り点は、様々な方法で発
生するように設定することができる。例として、特定の命令が実行される時に発
生する区切り点、および特定の記憶場所がアクセスされる時に発生する区切り点
が含まれる。特定の命令の種類の区切り点を使用する代表的な例を図１Ａから１
Ｆに示す。
生するように設定することができる。例として、特定の命令が実行される時に発
生する区切り点、および特定の記憶場所がアクセスされる時に発生する区切り点
が含まれる。特定の命令の種類の区切り点を使用する代表的な例を図１Ａから１
Ｆに示す。
【０００４】
図１Ａは、デバッグすべきスレッドの命令シーケンスを図示する。命令の各々
は、それぞれの命令と関連する任意のパラメータ（例えば、オペランド、アドレ
ス、データなど）が後に続く演算コードを含む。一般に、各演算コードは１バイ
トの長さである。この例では、シーケンスは３つの命令を含む。すなわち、 ２つの関連したパラメータＡ１およびＡ２が後に続く演算コードＡを含む命令
Ａ、 １つの関連したパラメータＢ１が後に続く演算コードＢを含む命令Ｂ、および ２つの関連したパラメータＣ１およびＣ２が後に続く演算コードＣを含む命令
Ｃである。
は、それぞれの命令と関連する任意のパラメータ（例えば、オペランド、アドレ
ス、データなど）が後に続く演算コードを含む。一般に、各演算コードは１バイ
トの長さである。この例では、シーケンスは３つの命令を含む。すなわち、 ２つの関連したパラメータＡ１およびＡ２が後に続く演算コードＡを含む命令
Ａ、 １つの関連したパラメータＢ１が後に続く演算コードＢを含む命令Ｂ、および ２つの関連したパラメータＣ１およびＣ２が後に続く演算コードＣを含む命令
Ｃである。
【０００５】
従来、これらの命令の各々は、プロセッサ内のプログラムカウンタの制御の下
に示されるシーケンスで読み出され、また実行される。
に示されるシーケンスで読み出され、また実行される。
【０００６】
図１Ｂは、区切り点がどのようにしてデバッグすべきスレッドに設定されるか
を示す。特に、デバッガによって、ＨＡＬＴ演算コードが演算コードＢの代わり
に置き換えられる。
を示す。特に、デバッガによって、ＨＡＬＴ演算コードが演算コードＢの代わり
に置き換えられる。
【０００７】
図１Ｃは、プロセッサが命令Ａを実行しプログラムカウンタの値ＰＣを、ＨＡ
ＬＴ演算コードが格納されているアドレスにインクリメントした瞬間を示す。こ
の時に、プロセッサはスレッドの実行を停止し、直接的または間接的にデバッガ
に区切り点に達したことを知らせる。このことは様々な方法で行うことができる
。例えば、プロセッサがデバッガに割込みを活動化することによって、または、
デバッガが周期的にプロセッサの状態をポーリングしてプロセッサがＨＡＬＴ演
算コードに達したことを検出することによって行われる。
ＬＴ演算コードが格納されているアドレスにインクリメントした瞬間を示す。こ
の時に、プロセッサはスレッドの実行を停止し、直接的または間接的にデバッガ
に区切り点に達したことを知らせる。このことは様々な方法で行うことができる
。例えば、プロセッサがデバッガに割込みを活動化することによって、または、
デバッガが周期的にプロセッサの状態をポーリングしてプロセッサがＨＡＬＴ演
算コードに達したことを検出することによって行われる。
【０００８】
図１Ｄに示すように、デバッガはＨＡＬＴ演算コードの通知に応答して、停止
されたスレッドの値ＰＣを読んでどの１つの区切り点（場合によっては、多くの
区切り点の１つ）に到達しているかを決定する。それから、デバッガは、対応す
る演算コード（すなわち、図１ＢでＨＡＬＴ演算コードと置き換られた「演算コ
ードＢ」）をメモリ２０に書き込み、プロセッサに次の命令を実行するように指
令する。この命令を実行する際に、プロセッサは新しく書き込まれた演算コード
Ｂを読み出し、プログラムカウンタをインクリメントして関連した単一バイトパ
ラメータＢ１の場所を表示する。
されたスレッドの値ＰＣを読んでどの１つの区切り点（場合によっては、多くの
区切り点の１つ）に到達しているかを決定する。それから、デバッガは、対応す
る演算コード（すなわち、図１ＢでＨＡＬＴ演算コードと置き換られた「演算コ
ードＢ」）をメモリ２０に書き込み、プロセッサに次の命令を実行するように指
令する。この命令を実行する際に、プロセッサは新しく書き込まれた演算コード
Ｂを読み出し、プログラムカウンタをインクリメントして関連した単一バイトパ
ラメータＢ１の場所を表示する。
【０００９】
図１Ｅに示すように、それから、プロセッサは関連したパラメータＢ１を読み
出し、プログラムカウンタを演算コードＣのアドレスにインクリメントする。命
令Ｂが完了すると、プロセッサは停止し、デバッガが制御を取り戻す。
出し、プログラムカウンタを演算コードＣのアドレスにインクリメントする。命
令Ｂが完了すると、プロセッサは停止し、デバッガが制御を取り戻す。
【００１０】
図１Ｆに示すように、プロセッサが命令Ｂを実行した後で、しかし演算コード
Ｃを読み出す前に、デバッガはプログラムの流れで演算コードＢをＨＡＬＴ演算
コードで再び置き換える。これは、スレッド内に区切り点を保持するために必要
である。
Ｃを読み出す前に、デバッガはプログラムの流れで演算コードＢをＨＡＬＴ演算
コードで再び置き換える。これは、スレッド内に区切り点を保持するために必要
である。
【００１１】
図１に示す例から、単一スレッドの区切り点デバッギングでも複雑で時間のか
かるプロセスであることを理解することができる。
かるプロセスであることを理解することができる。
【００１２】
（発明の概要）
本発明の目的は、知られている区切り点デバッギング方法よりも簡単で時間の
かからない区切り点デバッギングの方法を提供することである。
かからない区切り点デバッギングの方法を提供することである。
【００１３】
本発明のさらに他の目的は、マルチスレッドソフトウエアの環境で、１つのス
レッドのデバッグを容易にし、その間他のスレッドを実行し続けるデバッグの方
法を提供することである。
レッドのデバッグを容易にし、その間他のスレッドを実行し続けるデバッグの方
法を提供することである。
【００１４】
本発明の一形態に従って、プログラムスレッドをデバッグする方法は、プロセ
ッサによって実行される命令のシーケンスを有し、 少なくとも１つの命令の選ばれた部分を区切り点標識で置き換えるステップと
、 所定の記憶場所に選ばれた部分を保管するステップと、 区切り点標識に達するまで、命令を順に行うステップと、 区切り点標識に上書きしないで、選ばれた部分を所定の記憶場所から読み出す
ステップと、 複数の所定のデバッグ操作の少なくとも１つを実行するステップとを含む。
ッサによって実行される命令のシーケンスを有し、 少なくとも１つの命令の選ばれた部分を区切り点標識で置き換えるステップと
、 所定の記憶場所に選ばれた部分を保管するステップと、 区切り点標識に達するまで、命令を順に行うステップと、 区切り点標識に上書きしないで、選ばれた部分を所定の記憶場所から読み出す
ステップと、 複数の所定のデバッグ操作の少なくとも１つを実行するステップとを含む。
【００１５】
本発明の他の形態に従って、プロセッサによって実行可能な複数のプログラム
スレッドを選択的にデバッグすることを容易にする方法は、 前記スレッドごとに、それぞれの文脈の実行状態標識を設けるステップと、 状態標識が第１の状態にある各スレッドを実行するステップと、 状態標識が第２の状態にある各スレッドを実行しないステップとを含む。
スレッドを選択的にデバッグすることを容易にする方法は、 前記スレッドごとに、それぞれの文脈の実行状態標識を設けるステップと、 状態標識が第１の状態にある各スレッドを実行するステップと、 状態標識が第２の状態にある各スレッドを実行しないステップとを含む。
【００１６】
用語「メモリ」は、ここで使用されているように、それが使用される方法と首
尾一貫するように一般的に解釈される意図であり、制限なく、ＲＡＭ、ＤＲＡＭ
、ＲＯＭ、レジスタ、およびそのような装置の組合せを含んだ、様々な種類の揮
発性および不揮発性装置を含むことに留意されたい。「専用」メモリは、プロセ
ッサに知られている１つまたは複数の特定の記憶場所をメモリが持つことを意味
する。しかし、この記憶場所は固定されている必要はなく、プロセッサの制御の
下に変わる可能性がある。また、ここで使用されているように、用語「ポインタ
」は、記憶場所を識別する任意の値を意味する。さらに、「アクセスすること」
はメモリからデータを得ること、またはメモリにデータを入れることを意味する
。
尾一貫するように一般的に解釈される意図であり、制限なく、ＲＡＭ、ＤＲＡＭ
、ＲＯＭ、レジスタ、およびそのような装置の組合せを含んだ、様々な種類の揮
発性および不揮発性装置を含むことに留意されたい。「専用」メモリは、プロセ
ッサに知られている１つまたは複数の特定の記憶場所をメモリが持つことを意味
する。しかし、この記憶場所は固定されている必要はなく、プロセッサの制御の
下に変わる可能性がある。また、ここで使用されているように、用語「ポインタ
」は、記憶場所を識別する任意の値を意味する。さらに、「アクセスすること」
はメモリからデータを得ること、またはメモリにデータを入れることを意味する
。
【００１７】
（好ましい実施形態の説明）
図２の処理システムは、プロセッサ１０およびメモリ２０を含む。例示的なプ
ロセッサ１０は、ハードウェア加速ユニットであり、クロックパルスを使用して
プログラムカウンタレジスタで識別された命令を順に行う。一般に、プログラム
カウンタレジスタは、プロセッサによって読み出され実行される次の命令の記憶
場所を含む。
ロセッサ１０は、ハードウェア加速ユニットであり、クロックパルスを使用して
プログラムカウンタレジスタで識別された命令を順に行う。一般に、プログラム
カウンタレジスタは、プロセッサによって読み出され実行される次の命令の記憶
場所を含む。
【００１８】
プロセッサは、文脈レジスタの集合１２、命令復号器１４、論理演算装置１６
、ＳＳ ＯＰＣＯＤＥレジスタ１７、ＳＳ ＴＣ ＰＴＲレジスタ１８、および
ＯＰＣＯＤＥ ＩＳ ＶＡＬＩＤ（演算コード有効）フラグを含むレジスタ１９
を含む。この例示的な実施形態で、メモリ２０は、特に複数のスレッド文脈を格
納するための多数の記憶場所を有するＲＡＭで構成される。
、ＳＳ ＯＰＣＯＤＥレジスタ１７、ＳＳ ＴＣ ＰＴＲレジスタ１８、および
ＯＰＣＯＤＥ ＩＳ ＶＡＬＩＤ（演算コード有効）フラグを含むレジスタ１９
を含む。この例示的な実施形態で、メモリ２０は、特に複数のスレッド文脈を格
納するための多数の記憶場所を有するＲＡＭで構成される。
【００１９】
プロセッサ１０およびメモリ２０は、共通バス３０に接続されており、互いに
通信しさらにバスに接続されている他のハードウエアと通信する。バスは、アド
レス、割込み、データ、読み出しストローブ、書込みストローブ、および装置選
択ストローブのような情報を伝えるためのそれぞれの線路を含む。これは、プロ
セッサおよびメモリと共に共通シリコン基板に少なくとも部分的に形成された高
速バスであることが好ましい。
通信しさらにバスに接続されている他のハードウエアと通信する。バスは、アド
レス、割込み、データ、読み出しストローブ、書込みストローブ、および装置選
択ストローブのような情報を伝えるためのそれぞれの線路を含む。これは、プロ
セッサおよびメモリと共に共通シリコン基板に少なくとも部分的に形成された高
速バスであることが好ましい。
【００２０】
文脈レジスタ集合１２は、プロセッサ１０で現在実行されているスレッドの文
脈を含む複数のレジスタで構成される。好ましい実施形態では、レジスタ集合１
２は、 アクセスすべきメモリ２０中の次の命令のアドレスを識別するために、プロセ
ッサが絶えず更新する値ＰＣを含むプログラムカウンタレジスタ１２１と、 プロセッサによって現在実行されているスレッドの文脈が格納されるべきメモ
リアドレスを表示するポインタＴＣ ＰＴＲを保持するためのレジスタ１２２と
、 プロセッサで現在実行されているスレッドと関連したＳＴＡＴＵＳ情報を保持
するためのレジスタ１２３と、 特に、メモリ２０から読み出されるかまたは論理演算装置１６で生成される追
加のスレッド文脈の情報およびデータを保持するための１つまたは複数の追加の
レジスタ１２５を含む。
脈を含む複数のレジスタで構成される。好ましい実施形態では、レジスタ集合１
２は、 アクセスすべきメモリ２０中の次の命令のアドレスを識別するために、プロセ
ッサが絶えず更新する値ＰＣを含むプログラムカウンタレジスタ１２１と、 プロセッサによって現在実行されているスレッドの文脈が格納されるべきメモ
リアドレスを表示するポインタＴＣ ＰＴＲを保持するためのレジスタ１２２と
、 プロセッサで現在実行されているスレッドと関連したＳＴＡＴＵＳ情報を保持
するためのレジスタ１２３と、 特に、メモリ２０から読み出されるかまたは論理演算装置１６で生成される追
加のスレッド文脈の情報およびデータを保持するための１つまたは複数の追加の
レジスタ１２５を含む。
【００２１】
命令復号器１４は、メモリ２０から読み出された命令を低レベルの演算コード
に変換するための、シーケンサかマイクロシーケンサのような従来のハードウエ
ア構成要素である。論理演算装置１６もまた従来のハードウエア構成要素である
。
に変換するための、シーケンサかマイクロシーケンサのような従来のハードウエ
ア構成要素である。論理演算装置１６もまた従来のハードウエア構成要素である
。
【００２２】
ＳＳ ＯＰＣＯＤＥレジスタ１７、ＳＳ ＴＣ ＰＴＲレジスタ１８、および
ＳＳ ＯＰ ＦＬＡＧレジスタ１９は、区切り点デバッギングに特に関係がある
情報を保持するために設けられる。特に、レジスタ１７はデバッグされているス
レッド（デバッグされるスレッド）からの演算コードを保持し、レジスタ１８は
デバッグされるスレッドと関連したポインタＳＳ ＴＣ ＰＴＲを保持し、さら
にレジスタ１９はレジスタ１７と関連したフラグを保持する。
ＳＳ ＯＰ ＦＬＡＧレジスタ１９は、区切り点デバッギングに特に関係がある
情報を保持するために設けられる。特に、レジスタ１７はデバッグされているス
レッド（デバッグされるスレッド）からの演算コードを保持し、レジスタ１８は
デバッグされるスレッドと関連したポインタＳＳ ＴＣ ＰＴＲを保持し、さら
にレジスタ１９はレジスタ１７と関連したフラグを保持する。
【００２３】
動作において、プロセッサは、一度に１つのスレッドを実行するが（現在スレ
ッド）、様々な手段で、例えば、内部タイマ割込みによって、外部割込みによっ
て、または現在スレッド自体の命令によって、任意の他のスレッドに切り換える
ことができる。当技術分野ではよく知られているように、これは一般に、現在ス
レッドの文脈を（文脈レジスタ集合１２に保持される）、レジスタ１２２に含ま
れるポインタＴＣ ＰＴＲで表示されるメモリアドレスに格納することで行われ
る。それから、プロセッサは、実行すべき次のスレッドのそれぞれの文脈を文脈
レジスタ集合１２に読み込む。
ッド）、様々な手段で、例えば、内部タイマ割込みによって、外部割込みによっ
て、または現在スレッド自体の命令によって、任意の他のスレッドに切り換える
ことができる。当技術分野ではよく知られているように、これは一般に、現在ス
レッドの文脈を（文脈レジスタ集合１２に保持される）、レジスタ１２２に含ま
れるポインタＴＣ ＰＴＲで表示されるメモリアドレスに格納することで行われ
る。それから、プロセッサは、実行すべき次のスレッドのそれぞれの文脈を文脈
レジスタ集合１２に読み込む。
【００２４】
図３Ａから３Ｅは、本発明の実施形態に従った区切り点デバッギングの例を一
般的に示す。比較を容易にするために、図１Ａから１Ｆに示した知られている方
法で使用された同じシーケンスの命令を、この例で使用する。
般的に示す。比較を容易にするために、図１Ａから１Ｆに示した知られている方
法で使用された同じシーケンスの命令を、この例で使用する。
【００２５】
図３Ａから３Ｃは、図１Ａから１Ｃと全く同じである。すなわち、図３Ａは区
切り点演算コードを挿入する前のシーケンスを示す。図３Ｂはデバッガが区切り
点演算コードＨＡＬＴに置き換えたことを示す。図３Ｃは、プロセッサが、プロ
グラムカウンタレジスタ１２１の値ＰＣを、ＨＡＬＴ演算コードが格納されてい
るアドレスにインクリメントした瞬間を示す。この時に、プロセッサはまたスレ
ッドの実行も停止し、区切り点に達したことをデバッガに知らせる。
切り点演算コードを挿入する前のシーケンスを示す。図３Ｂはデバッガが区切り
点演算コードＨＡＬＴに置き換えたことを示す。図３Ｃは、プロセッサが、プロ
グラムカウンタレジスタ１２１の値ＰＣを、ＨＡＬＴ演算コードが格納されてい
るアドレスにインクリメントした瞬間を示す。この時に、プロセッサはまたスレ
ッドの実行も停止し、区切り点に達したことをデバッガに知らせる。
【００２６】
図３Ｄに示すように、デバッガはＨＡＬＴ演算コードの通知に応答して、停止
されたスレッドの値ＰＣを読む。しかし、ＨＡＬＴ演算コードの上に演算コード
Ｂ（ＨＡＬＴ演算コードと置き換えられた）を書かないで、プロセッサは演算コ
ードＢをＳＳ ＯＰＣＯＤＥレジスタ１７に書き込み、ＨＡＬＴ演算コードをス
レッドに残し、さらにＯＰＣＯＤＥ ＩＳ ＶＡＬＩＤのフラグを設定する。そ
れから、プロセッサはプログラムカウンタをインクリメントして、関連した単一
バイトパラメータＢ１の場所を表示する。
されたスレッドの値ＰＣを読む。しかし、ＨＡＬＴ演算コードの上に演算コード
Ｂ（ＨＡＬＴ演算コードと置き換えられた）を書かないで、プロセッサは演算コ
ードＢをＳＳ ＯＰＣＯＤＥレジスタ１７に書き込み、ＨＡＬＴ演算コードをス
レッドに残し、さらにＯＰＣＯＤＥ ＩＳ ＶＡＬＩＤのフラグを設定する。そ
れから、プロセッサはプログラムカウンタをインクリメントして、関連した単一
バイトパラメータＢ１の場所を表示する。
【００２７】
図３Ｅに示すように、プロセッサは関連したパラメータＢ１を読み出し、プロ
グラムカウンタを演算コードＣのアドレスにインクリメントし、さらに今読み出
された命令Ｂを実行する。
グラムカウンタを演算コードＣのアドレスにインクリメントし、さらに今読み出
された命令Ｂを実行する。
【００２８】
演算コードＢをＨＡＬＴ演算コードで再び置き換えるために必要であった可能
性のある全てのステップが、このようになくなる。一般に、これは命令Ｂの完了
時にプロセッサを停止すること、演算コードＢにＨＡＬＴ演算コードを上書きす
ること、および、それから停止されたスレッドまたは異なるスレッドの実行を再
開することを含む。
性のある全てのステップが、このようになくなる。一般に、これは命令Ｂの完了
時にプロセッサを停止すること、演算コードＢにＨＡＬＴ演算コードを上書きす
ること、および、それから停止されたスレッドまたは異なるスレッドの実行を再
開することを含む。
【００２９】
区切り点デバッギングが実行される具体的な方法は、デバッガに与えられたオ
プションおよびプロセッサが実行しているスレッドの数に依存する。本発明の好
ましい実施形態によれば、デバッガは下記のオプションを備え、そのオプション
の全ては、１つまたは複数のスレッドが走っているかどうかに無関係に利用する
ことができる。すなわち、 実行スレッドを停止する、 区切り点または区切り点以外の点からの１ステップづつ実行する、 区切り点または区切り点以外の点から実行を再開する、オプションである。
プションおよびプロセッサが実行しているスレッドの数に依存する。本発明の好
ましい実施形態によれば、デバッガは下記のオプションを備え、そのオプション
の全ては、１つまたは複数のスレッドが走っているかどうかに無関係に利用する
ことができる。すなわち、 実行スレッドを停止する、 区切り点または区切り点以外の点からの１ステップづつ実行する、 区切り点または区切り点以外の点から実行を再開する、オプションである。
【００３０】
これらのオプションを容易にするために、デバッガおよびプロセッサで使用す
るためのフラグおよび指令が与えられる。そのフラグと指令には、 スレッドごとにＳＴＡＴＵＳ情報に含まれ、それぞれのスレッドが走っている
か停止されているかを表示するＲＵＮＮＩＮＧフラグと、 レジスタ１９に含まれるＯＰＣＯＤＥ ＩＳ ＶＡＬＩＤフラグと、ここでこ
のフラグが、 設定される時に、実行を待っている演算コードがＳＳ ＯＰＣＯＤＥレジスタ
１７にロードされたことを表示し、 リセットされる時に、次の命令をプログラムストリームから取り出すべきであ
ることを表示し、 プロセッサに停止されたスレッド中の次の命令だけを実行させるＳＩＮＧＬＥ
−ＳＴＥＰ指令と、 プロセッサに停止されたスレッドの実行を再開させるＲＥＳＵＭＥ指令とが含
まれる。
るためのフラグおよび指令が与えられる。そのフラグと指令には、 スレッドごとにＳＴＡＴＵＳ情報に含まれ、それぞれのスレッドが走っている
か停止されているかを表示するＲＵＮＮＩＮＧフラグと、 レジスタ１９に含まれるＯＰＣＯＤＥ ＩＳ ＶＡＬＩＤフラグと、ここでこ
のフラグが、 設定される時に、実行を待っている演算コードがＳＳ ＯＰＣＯＤＥレジスタ
１７にロードされたことを表示し、 リセットされる時に、次の命令をプログラムストリームから取り出すべきであ
ることを表示し、 プロセッサに停止されたスレッド中の次の命令だけを実行させるＳＩＮＧＬＥ
−ＳＴＥＰ指令と、 プロセッサに停止されたスレッドの実行を再開させるＲＥＳＵＭＥ指令とが含
まれる。
【００３１】
２以上のスレッドが走っている場合、デバッグされている各スレッドは、ＨＡ
ＬＴ演算コードおよびスレッドがリセットされるＲＵＮＮＩＮＧフラッグが発生
すると停止する。プロセッサは、全てのスレッドを交互に処理し続けるが、停止
されたスレッドの文脈にアクセスする度に、そのスレッドの文脈中のＲＵＮＮＩ
ＮＧフラグのリセット状態を検出し、それから、プロセッサをシーケンスの次の
スレッドに切り換えるようにする割込みが発生するまで何もしない。
ＬＴ演算コードおよびスレッドがリセットされるＲＵＮＮＩＮＧフラッグが発生
すると停止する。プロセッサは、全てのスレッドを交互に処理し続けるが、停止
されたスレッドの文脈にアクセスする度に、そのスレッドの文脈中のＲＵＮＮＩ
ＮＧフラグのリセット状態を検出し、それから、プロセッサをシーケンスの次の
スレッドに切り換えるようにする割込みが発生するまで何もしない。
【００３２】
デバッガは１つまたは複数のスレッドをデバッグし、各々が１つまたは複数の
区切り点集合を有する可能性がある。区切り点でのＨＡＬＴの発生に応答するた
めに、デバッガはＨＡＬＴ演算コードと置き換えられた演算コードを突き止める
ことができなければならない。デバッガがこれを行うのは、プロセッサがデバッ
ガにＨＡＬＴ命令を処理したスレッドのスレッド文脈アドレスを知らせるように
することによるか、またはデバッグされるスレッドごとにスレッド文脈の状態レ
ジスタにアクセスしてＲＵＮＮＩＮＧフラグの状態を感知することによるのが好
ましい。リセット状態は、すなわち停止された状態は、一度に２以上のデバッグ
されるスレッドに対して存在する可能性があることに留意されたい。
区切り点集合を有する可能性がある。区切り点でのＨＡＬＴの発生に応答するた
めに、デバッガはＨＡＬＴ演算コードと置き換えられた演算コードを突き止める
ことができなければならない。デバッガがこれを行うのは、プロセッサがデバッ
ガにＨＡＬＴ命令を処理したスレッドのスレッド文脈アドレスを知らせるように
することによるか、またはデバッグされるスレッドごとにスレッド文脈の状態レ
ジスタにアクセスしてＲＵＮＮＩＮＧフラグの状態を感知することによるのが好
ましい。リセット状態は、すなわち停止された状態は、一度に２以上のデバッグ
されるスレッドに対して存在する可能性があることに留意されたい。
【００３３】
実行スレッドの停止
デバッガは、走っている任意のスレッドを停止させることを選ぶ可能性がある
。これを行うために、デバッガはプロセッサに命令して、デバッグされる実行ス
レッドの文脈を保持する記憶場所を識別するポインタをＳＳ ＴＣ ＰＴＲレジ
スタ１８にロードさせる。それから、デバッガはＨＡＬＴ指令を発行して、プロ
セッサが、 任意の現在実行スレッドの文脈を、レジスタ１２２に現在あるポインタＴＣ
ＰＴＲで表示されるメモリアドレスに保管し、 レジスタ１２２の内容をレジスタ１８に複製し（現在実行スレッドを後で再
インストールするのを容易にするために）、さらにレジスタ１８の内容（ポイン
タＳＳ ＴＣ ＰＴＲ）をレジスタ１２２に複製し、 ポインタＳＳ ＴＣ ＰＴＲ（現在、レジスタ１２２にある）で識別されたメ
モリアドレスにあるデバッグされる文脈を文脈レジスタ集合１２に読み込み、 ＲＵＮＮＩＮＧフラグをリセットし、 今停止されたばかりのデバッグされるスレッドの現在文脈をメモリに保管し、 レジスタ１８の内容をレジスタ１２２に複製して、前の実行スレッドを再イン
ストールし、 レジスタ１２２のポインタＴＣ ＰＴＲで識別されたメモリアドレスにあるス
レッド文脈を文脈レジスタ集合１２に読み込むようにする。
。これを行うために、デバッガはプロセッサに命令して、デバッグされる実行ス
レッドの文脈を保持する記憶場所を識別するポインタをＳＳ ＴＣ ＰＴＲレジ
スタ１８にロードさせる。それから、デバッガはＨＡＬＴ指令を発行して、プロ
セッサが、 任意の現在実行スレッドの文脈を、レジスタ１２２に現在あるポインタＴＣ
ＰＴＲで表示されるメモリアドレスに保管し、 レジスタ１２２の内容をレジスタ１８に複製し（現在実行スレッドを後で再
インストールするのを容易にするために）、さらにレジスタ１８の内容（ポイン
タＳＳ ＴＣ ＰＴＲ）をレジスタ１２２に複製し、 ポインタＳＳ ＴＣ ＰＴＲ（現在、レジスタ１２２にある）で識別されたメ
モリアドレスにあるデバッグされる文脈を文脈レジスタ集合１２に読み込み、 ＲＵＮＮＩＮＧフラグをリセットし、 今停止されたばかりのデバッグされるスレッドの現在文脈をメモリに保管し、 レジスタ１８の内容をレジスタ１２２に複製して、前の実行スレッドを再イン
ストールし、 レジスタ１２２のポインタＴＣ ＰＴＲで識別されたメモリアドレスにあるス
レッド文脈を文脈レジスタ集合１２に読み込むようにする。
【００３４】
デバッグされるスレッド内の保管された文脈はＲＵＮＮＩＮＧフラグをリセッ
トさせることに留意されたい。このようにして、プロセッサは、それが処理して
いる全てのスレッドの初めから終りまで続けて繰り返すが、デバッグされるスレ
ッドの文脈に達する度に、ＳＴＡＴＵＳ情報中のＲＵＮＮＩＮＧフラグがまだリ
セットされていることを確認し、デバッグされるスレッドを実行しない。
トさせることに留意されたい。このようにして、プロセッサは、それが処理して
いる全てのスレッドの初めから終りまで続けて繰り返すが、デバッグされるスレ
ッドの文脈に達する度に、ＳＴＡＴＵＳ情報中のＲＵＮＮＩＮＧフラグがまだリ
セットされていることを確認し、デバッグされるスレッドを実行しない。
【００３５】
シングルステップ
デバッガは、停止されている任意のスレッドを１ステップづつ実行することを
選ぶ可能性がある。これを行うために、デバッガはプロセッサに命令して、停止
されたデバッグされるスレッドの文脈を保持する記憶場所を識別するポインタを
ＳＳ ＴＣ ＰＴＲレジスタ１８にロードさせる。それから、デバッガは、デバ
ッグされるスレッドが区切り点で停止されたかどうかを決定するために、デバッ
グされるスレッドのプログラムカウンタを読み出す。区切り点で停止されていれ
ば、ＨＡＬＴ演算コードと置き換えられた演算コード（例えば、図３Ｄの演算コ
ードＢ）をＳＳ ＯＰＣＯＤＥレジスタ１７にロードし、ＯＰＣＯＤＥ ＩＳ
ＶＡＬＩＤフラグを設定する。区切り点で停止されていなければ、ＯＰＣＯＤＥ
ＩＳ ＶＡＬＩＤフラグは既にリセットされている。
選ぶ可能性がある。これを行うために、デバッガはプロセッサに命令して、停止
されたデバッグされるスレッドの文脈を保持する記憶場所を識別するポインタを
ＳＳ ＴＣ ＰＴＲレジスタ１８にロードさせる。それから、デバッガは、デバ
ッグされるスレッドが区切り点で停止されたかどうかを決定するために、デバッ
グされるスレッドのプログラムカウンタを読み出す。区切り点で停止されていれ
ば、ＨＡＬＴ演算コードと置き換えられた演算コード（例えば、図３Ｄの演算コ
ードＢ）をＳＳ ＯＰＣＯＤＥレジスタ１７にロードし、ＯＰＣＯＤＥ ＩＳ
ＶＡＬＩＤフラグを設定する。区切り点で停止されていなければ、ＯＰＣＯＤＥ
ＩＳ ＶＡＬＩＤフラグは既にリセットされている。
【００３６】
それから、デバッガはＳＩＮＧＬＥ−ＳＴＥＰ指令を発行し、プロセッサが、
任意の現在実行スレッドの文脈を、レジスタ１２２に現在あるポインタＴＣ
ＰＴＲで表示されたメモリアドレスに保管し、 レジスタ１２２の内容をレジスタ１８に複製し（現在実行スレッドを後で再イ
ンストールするのを容易にするために）、レジスタ１８の内容（ポインタＳＳ
ＴＣ ＰＴＲ）をレジスタ１２２に複製し、 ポインタＳＳ ＴＣ ＰＴＲ（現在レジスタ１２２にある）で識別されたメモ
リアドレスにあるデバッグされる文脈を文脈レジスタ集合１２に読み込み、ここ
でデバッグされる文脈は、ＨＡＬＴ演算コードが常駐する区切り点の値ＰＣを含
み、 ＯＰＣＯＤＥ ＩＳ ＶＡＬＩＤフラグを調べて使用される演算コードの出所
を決定し、すなわち、フラグが設定されている場合のレジスタ１７からでるか、
フラグがリセットされている場合のプログラムストリームからであるかを決定し
、 ＯＰＣＯＤＥ ＩＳ ＶＡＬＩＤフラグをリセットして、実行を待っている演
算コードがレジスタ１７にないことを表示し、 レジスタ１２１内の値ＰＣをインクリメントし（例えば、図３Ｄのパラメータ
Ｂ１のアドレスに）、 もしあれば、インクリメントされた値ＰＣのパラメータを読み出し（例えば、
パラメータＢ１）、 レジスタ１７から読み出された演算コードと関連した任意の追加のパラメータ
を読み出すのに必要なような最後の２つのステップを繰り返し、 今読み出された演算コードから形成された完全な命令、およびそれと関連した
任意のパラメータを実行し、それから、値ＰＣを次の演算コードにインクリメン
トし（例えば、図３Ｅの演算コードＣ）、 今１ステップづつ実行されたデバッグされるスレッドの現在文脈をメモリに保
管し、 レジスタ１８の内容をレジスタ１２２に複製して、前の実行スレッドを再イン
ストールし、 レジスタ１２２内のポインタＴＣ ＰＴＲで識別されたメモリアドレスにある
スレッド文脈を文脈レジスタ１８に読み込むようにする。
ＰＴＲで表示されたメモリアドレスに保管し、 レジスタ１２２の内容をレジスタ１８に複製し（現在実行スレッドを後で再イ
ンストールするのを容易にするために）、レジスタ１８の内容（ポインタＳＳ
ＴＣ ＰＴＲ）をレジスタ１２２に複製し、 ポインタＳＳ ＴＣ ＰＴＲ（現在レジスタ１２２にある）で識別されたメモ
リアドレスにあるデバッグされる文脈を文脈レジスタ集合１２に読み込み、ここ
でデバッグされる文脈は、ＨＡＬＴ演算コードが常駐する区切り点の値ＰＣを含
み、 ＯＰＣＯＤＥ ＩＳ ＶＡＬＩＤフラグを調べて使用される演算コードの出所
を決定し、すなわち、フラグが設定されている場合のレジスタ１７からでるか、
フラグがリセットされている場合のプログラムストリームからであるかを決定し
、 ＯＰＣＯＤＥ ＩＳ ＶＡＬＩＤフラグをリセットして、実行を待っている演
算コードがレジスタ１７にないことを表示し、 レジスタ１２１内の値ＰＣをインクリメントし（例えば、図３Ｄのパラメータ
Ｂ１のアドレスに）、 もしあれば、インクリメントされた値ＰＣのパラメータを読み出し（例えば、
パラメータＢ１）、 レジスタ１７から読み出された演算コードと関連した任意の追加のパラメータ
を読み出すのに必要なような最後の２つのステップを繰り返し、 今読み出された演算コードから形成された完全な命令、およびそれと関連した
任意のパラメータを実行し、それから、値ＰＣを次の演算コードにインクリメン
トし（例えば、図３Ｅの演算コードＣ）、 今１ステップづつ実行されたデバッグされるスレッドの現在文脈をメモリに保
管し、 レジスタ１８の内容をレジスタ１２２に複製して、前の実行スレッドを再イン
ストールし、 レジスタ１２２内のポインタＴＣ ＰＴＲで識別されたメモリアドレスにある
スレッド文脈を文脈レジスタ１８に読み込むようにする。
【００３７】
保管された文脈は、デバッグされるスレッドによって実行されるべき次の命令
の値ＰＣ、および依然としてリセットされているＲＵＮＮＩＮＧフラグを含むこ
とに留意されたい。このようにして、プロセッサは、それが処理している全ての
スレッドの初めから終りまで続けて繰り返すが、デバッグされるスレッドの文脈
に達するごとに、ＳＴＡＴＵＳ情報内のＲＵＮＮＩＮＧフラグが依然としてリセ
ットされていることを確認し、デバッグされるスレッドを実行しない。
の値ＰＣ、および依然としてリセットされているＲＵＮＮＩＮＧフラグを含むこ
とに留意されたい。このようにして、プロセッサは、それが処理している全ての
スレッドの初めから終りまで続けて繰り返すが、デバッグされるスレッドの文脈
に達するごとに、ＳＴＡＴＵＳ情報内のＲＵＮＮＩＮＧフラグが依然としてリセ
ットされていることを確認し、デバッグされるスレッドを実行しない。
【００３８】
実行再開
デバッガは、停止されている任意のスレッドの実行の再開を選ぶ可能性がある
。これを行うために、デバッガはプロセッサに命令して、停止されたデバッグさ
れうスレッドの文脈を保持する記憶場所を識別するポインタをＳＳ ＴＣ ＰＴ
Ｒレジスタ１８にロードさせる。
。これを行うために、デバッガはプロセッサに命令して、停止されたデバッグさ
れうスレッドの文脈を保持する記憶場所を識別するポインタをＳＳ ＴＣ ＰＴ
Ｒレジスタ１８にロードさせる。
【００３９】
それから、デバッガは、デバッグされるスレッドが区切り点で停止したかどう
かを決定するために、デバッグされるスレッドのプログラムカウンタを読み出す
。
かを決定するために、デバッグされるスレッドのプログラムカウンタを読み出す
。
【００４０】
区切り点で停止していれば、デバッガは、ＨＡＬＴ演算コードと置き換わった
演算コード（例えば、図３Ｄの演算コードＢ）をＳＳ ＯＰＣＯＤＥレジスタ１
７にロードし、ＯＰＣＯＤＥ ＩＳ ＶＡＬＩＤフラグを設定する。
演算コード（例えば、図３Ｄの演算コードＢ）をＳＳ ＯＰＣＯＤＥレジスタ１
７にロードし、ＯＰＣＯＤＥ ＩＳ ＶＡＬＩＤフラグを設定する。
【００４１】
それから、デバッガは、ＲＥＳＵＭＥ指令を発行して、プロセッサが、
任意の現在実行スレッドの文脈を、レジスタ１２２に現在あるポインタＴＣ
ＰＴＲで表示されたメモリアドレスに保管し、 レジスタ１２２の内容をレジスタ１８に複製し（後で現在実行スレッドを再イ
ンストールするのを容易にするために）、レジスタ１８の内容（ポインタＳＳ
ＴＣ ＰＴＲ）をレジスタ１２２に複製し、 ポインタＳＳ ＴＣ ＰＴＲ（現在、レジスタ１２２内にある）で識別される
メモリアドレスにあるデバッグされる文脈を文脈レジスタ集合に読み込み、その
デバッグされる文脈は、ＨＡＬＴ演算コードが常駐する区切り点の値ＰＣを含み
、 ＯＰＣＯＤＥ ＩＳ ＶＡＬＩＤフラグを調べて、使用される演算コードの出
所を決定し、すなわち、フラグが設定されている場合のレジスタ１７からである
か、フラグがリセットされている場合のプログラムストリームからであるかを決
定し、 ＯＰＣＯＤＥ ＩＳ ＶＡＬＩＤフラグをリセットして、実行を待っている演
算コードはレジスタ１７に無いことを表示し、 レジスタ１２１内の値ＰＣをインクリメントし（例えば、図３Ｄのパラメータ
Ｂ１のアドレスに）、 インクリメントされた値ＰＣの任意のパラメータを読み出し（例えば、パラメ
ータＢ１）、 レジスタ１７から読み出された演算コードと関連した任意の追加のパラメータ
を読み出すのに必要なような最後の２つのステップを繰り返し、 ＲＵＮＮＩＮＧフラグを、レジスタ１２３に含まれたＳＴＡＴＵＳ情報に設定
し、 今読み出された演算コードから形成された完全な命令、およびそれと関連した
任意のパラメータを実行し、それから、値ＰＣを次の演算コード（例えば、図３
Ｅの演算コードＣ）にインクリメントし、 デバッグされるスレッドの現在文脈をメモリに保管し、 レジスタ１８の内容をレジスタ１２２に複製して、前の実行スレッドを再イン
ストールし、 レジスタ１２２のポインタＴＣ ＰＴＲで識別されたメモリアドレスにあるス
レッド文脈を文脈レジスタ集合１２に読み込むようにする。
ＰＴＲで表示されたメモリアドレスに保管し、 レジスタ１２２の内容をレジスタ１８に複製し（後で現在実行スレッドを再イ
ンストールするのを容易にするために）、レジスタ１８の内容（ポインタＳＳ
ＴＣ ＰＴＲ）をレジスタ１２２に複製し、 ポインタＳＳ ＴＣ ＰＴＲ（現在、レジスタ１２２内にある）で識別される
メモリアドレスにあるデバッグされる文脈を文脈レジスタ集合に読み込み、その
デバッグされる文脈は、ＨＡＬＴ演算コードが常駐する区切り点の値ＰＣを含み
、 ＯＰＣＯＤＥ ＩＳ ＶＡＬＩＤフラグを調べて、使用される演算コードの出
所を決定し、すなわち、フラグが設定されている場合のレジスタ１７からである
か、フラグがリセットされている場合のプログラムストリームからであるかを決
定し、 ＯＰＣＯＤＥ ＩＳ ＶＡＬＩＤフラグをリセットして、実行を待っている演
算コードはレジスタ１７に無いことを表示し、 レジスタ１２１内の値ＰＣをインクリメントし（例えば、図３Ｄのパラメータ
Ｂ１のアドレスに）、 インクリメントされた値ＰＣの任意のパラメータを読み出し（例えば、パラメ
ータＢ１）、 レジスタ１７から読み出された演算コードと関連した任意の追加のパラメータ
を読み出すのに必要なような最後の２つのステップを繰り返し、 ＲＵＮＮＩＮＧフラグを、レジスタ１２３に含まれたＳＴＡＴＵＳ情報に設定
し、 今読み出された演算コードから形成された完全な命令、およびそれと関連した
任意のパラメータを実行し、それから、値ＰＣを次の演算コード（例えば、図３
Ｅの演算コードＣ）にインクリメントし、 デバッグされるスレッドの現在文脈をメモリに保管し、 レジスタ１８の内容をレジスタ１２２に複製して、前の実行スレッドを再イン
ストールし、 レジスタ１２２のポインタＴＣ ＰＴＲで識別されたメモリアドレスにあるス
レッド文脈を文脈レジスタ集合１２に読み込むようにする。
【００４２】
もしくは、区切り点で停止していない場合、ＯＰＣＯＤＥ ＩＳ ＶＡＬＩＤ
フラグは既にリセットされている。その時、デバッガはＲＥＳＵＭＥ指令を発行
して、プロセッサが、 現在実行スレッドの文脈を、レジスタ１２２に現在あるポインタＴＣ ＰＴＲ
で表示されるメモリアドレスに保管し、 レジスタ１２２の内容をレジスタ１８に複製し（現在実行スレッドを後で再イ
ンストールするのを容易にするために）、さらにレジスタ１８の内容（ポインタ
ＳＳ ＴＣ ＰＴＲ）をレジスタ１２２に複製し、 ポインタＳＳ ＴＣ ＰＴＲ（現在、レジスタ１２２内にある）で識別された
メモリアドレスにあるデバッグされる文脈を文脈レジスタ集合に読み込み、ここ
でそのデバッグされる文脈はスレッド内の次の演算コードの値ＰＣを含み、 ＲＵＮＮＩＮＧフラグをレジスタ１２３に含まれたＳＴＡＴＵＳ情報に設定し
、 デバッグされるスレッドの現在文脈をメモリに保管し、 レジスタ１８の内容をレジスタ１２２に複製して、前の実行スレッドを再イン
ストールし、 レジスタ１２２のポインタＴＣ ＰＴＲで識別されたメモリアドレスにあるス
レッド文脈を文脈レジスタ集合１２に読み込むようにする。
フラグは既にリセットされている。その時、デバッガはＲＥＳＵＭＥ指令を発行
して、プロセッサが、 現在実行スレッドの文脈を、レジスタ１２２に現在あるポインタＴＣ ＰＴＲ
で表示されるメモリアドレスに保管し、 レジスタ１２２の内容をレジスタ１８に複製し（現在実行スレッドを後で再イ
ンストールするのを容易にするために）、さらにレジスタ１８の内容（ポインタ
ＳＳ ＴＣ ＰＴＲ）をレジスタ１２２に複製し、 ポインタＳＳ ＴＣ ＰＴＲ（現在、レジスタ１２２内にある）で識別された
メモリアドレスにあるデバッグされる文脈を文脈レジスタ集合に読み込み、ここ
でそのデバッグされる文脈はスレッド内の次の演算コードの値ＰＣを含み、 ＲＵＮＮＩＮＧフラグをレジスタ１２３に含まれたＳＴＡＴＵＳ情報に設定し
、 デバッグされるスレッドの現在文脈をメモリに保管し、 レジスタ１８の内容をレジスタ１２２に複製して、前の実行スレッドを再イン
ストールし、 レジスタ１２２のポインタＴＣ ＰＴＲで識別されたメモリアドレスにあるス
レッド文脈を文脈レジスタ集合１２に読み込むようにする。
【００４３】
保管された文脈は、デバッグされるスレッドによって実行される次の命令の値
ＰＣおよびＲＵＮＮＩＮＧフラグ（現在、設定されている）を含むことに留意さ
れたい。このようにして、プロセッサは、それが処理している全てのスレッドの
初めから終わりまで続けて繰り返し、デバッグされるスレッドの文脈に達する度
に、ＳＴＡＴＵＳ情報内のＲＵＮＮＩＮＧフラグが設定されていることを確認し
、デバッグされるスレッドを実行する。
ＰＣおよびＲＵＮＮＩＮＧフラグ（現在、設定されている）を含むことに留意さ
れたい。このようにして、プロセッサは、それが処理している全てのスレッドの
初めから終わりまで続けて繰り返し、デバッグされるスレッドの文脈に達する度
に、ＳＴＡＴＵＳ情報内のＲＵＮＮＩＮＧフラグが設定されていることを確認し
、デバッグされるスレッドを実行する。
【図１Ａ】
公知の区切り点の方法を図示する。
【図１Ｂ】
公知の区切り点の方法を図示する。
【図１Ｃ】
公知の区切り点の方法を図示する。
【図１Ｄ】
公知の区切り点の方法を図示する。
【図１Ｅ】
公知の区切り点の方法を図示する。
【図１Ｆ】
公知の区切り点の方法を図示する。
【図２】
本発明の好ましい実施形態を説明する際に有用な例示的な処理システムを図示
するブロック図である。
するブロック図である。
【図３Ａ】
本発明の実施形態に従った区切り点の方法を図示する。
【図３Ｂ】
本発明の実施形態に従った区切り点の方法を図示する。
【図３Ｃ】
本発明の実施形態に従った区切り点の方法を図示する。
【図３Ｄ】
本発明の実施形態に従った区切り点の方法を図示する。
【図３Ｅ】
本発明の実施形態に従った区切り点の方法を図示する。
１０ プロセッサ
１２ 文脈レジスタ
１４ 命令復号器
１６ 論理演算装置
１７ ＳＳ ＯＰＣＯＤＥレジスタ
１８ ＳＳ ＴＣ ＰＴＲレジスタ
１９ レジスタ
２０ メモリ
３０ 共通バス
１２１ プログラムカウンタレジスタ
１２２、１２３ レジスタ
１２５ 追加のレジスタ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ケビン、ロス
オランダ国5656、アーアー、アインドーフ
ェン、プロフ．ホルストラーン、６
Ｆターム(参考） 5B033 BE02 FA22
5B042 GA33 HH01 HH25 LA03 LA04
【要約の続き】
Claims (8)
- 【請求項１】 プロセッサ（１０）によって実行される命令のシーケンスを含むプログラムス
レッドをデバッグする方法であって、 ａ．前記命令の少なくとも１つの選ばれた部分を区切り点標識で置き換えるス
テップと、 ｂ．前記選ばれた部分をメモリに保管するステップと、 ｃ．前記区切り点標識に達するまで、前記命令を順に行うステップと、 ｄ．前記区切り点標識に上書きすることなく、メモリから前記選ばれた部分を
読み出すステップと、 ｅ．複数の所定のデバッグ操作の少なくとも１つを実行するステップとを備え
る方法。 - 【請求項２】 前記選ばれた部分が所定の記憶場所に保管され、且つそこから読み出される、
請求項１に記載の方法。 - 【請求項３】 前記選ばれた部分が演算コードを含む、請求項１に記載の方法。
- 【請求項４】 前記選ばれた部分が前記スレッドの実行を停止するためのＨＡＬＴ演算コード
を含む、請求項１に記載の方法。 - 【請求項５】 前記所定のデバッグ操作が、 ａ．前記区切り点で前記プログラムスレッドの実行を停止するステップと、 ｂ．停止されたスレッドを１ステップづつ実行するステップと、 ｃ．停止されたスレッドの実行を再開するステップとを備える、請求項１に記
載の方法。 - 【請求項６】 前記選ばれた部分が前記専用メモリに読み込まれ、且つ使用待ちになっている
かどうかを表示するフラグが設けられている、請求項１に記載の方法。 - 【請求項７】 プロセッサによって実行可能な複数のプログラムスレッドを選択的にデバッグ
することを容易にする方法であって、 ａ．前記スレッドごとにそれぞれの文脈に実行状態標識を設けるステップと、 ｂ．前記状態標識が第１の状態にある各スレッドを実行するステップと、 ｃ．前記状態標識が第２の状態にある各スレッドを実行しないステップとを備
える方法。 - 【請求項８】 デバッガが前記実行状態標識を利用してデバッグするためのスレッドを選び、
その間少なくとも１つの他のスレッドを実行し続ける、請求項７に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US39085399A | 1999-09-07 | 1999-09-07 | |
| US09/390,853 | 1999-09-07 | ||
| PCT/EP2000/008183 WO2001018651A1 (en) | 1999-09-07 | 2000-08-21 | Thread-oriented debugging |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003508864A true JP2003508864A (ja) | 2003-03-04 |
Family
ID=23544212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001522175A Pending JP2003508864A (ja) | 1999-09-07 | 2000-08-21 | スレッド志向デバッギング |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP1125199B1 (ja) |
| JP (1) | JP2003508864A (ja) |
| KR (1) | KR20010085997A (ja) |
| CN (1) | CN1148656C (ja) |
| DE (1) | DE60010847T2 (ja) |
| TW (1) | TW518460B (ja) |
| WO (1) | WO2001018651A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100952762B1 (ko) * | 2003-02-27 | 2010-04-14 | 엘지전자 주식회사 | 디지털 시그널 프로세서의 실시간 디버깅 방법 |
| GB0420442D0 (en) * | 2004-09-14 | 2004-10-20 | Ignios Ltd | Debug in a multicore architecture |
| CN100389565C (zh) * | 2005-03-08 | 2008-05-21 | 华为技术有限公司 | 一种实现报警判决的方法 |
| US8370806B2 (en) * | 2006-11-15 | 2013-02-05 | Qualcomm Incorporated | Non-intrusive, thread-selective, debugging method and system for a multi-thread digital signal processor |
| US7657791B2 (en) | 2006-11-15 | 2010-02-02 | Qualcomm Incorporated | Method and system for a digital signal processor debugging during power transitions |
| US8341604B2 (en) * | 2006-11-15 | 2012-12-25 | Qualcomm Incorporated | Embedded trace macrocell for enhanced digital signal processor debugging operations |
| US8484516B2 (en) | 2007-04-11 | 2013-07-09 | Qualcomm Incorporated | Inter-thread trace alignment method and system for a multi-threaded processor |
| CN101295279B (zh) * | 2007-04-29 | 2012-05-09 | 国际商业机器公司 | 多线程环境下的调试程序的方法和系统 |
| GB2489000B (en) * | 2011-03-14 | 2019-09-11 | Advanced Risc Mach Ltd | Diagnosing code using single step execution |
| CN107818043A (zh) * | 2016-09-13 | 2018-03-20 | 东华软件股份公司 | 用于程序调试的方法和装置 |
| CN110489294B (zh) * | 2019-08-23 | 2023-12-19 | 上海光电医用电子仪器有限公司 | 一种基于日志实时单步调试方法和装置 |
-
2000
- 2000-08-21 EP EP00962354A patent/EP1125199B1/en not_active Expired - Lifetime
- 2000-08-21 WO PCT/EP2000/008183 patent/WO2001018651A1/en active IP Right Grant
- 2000-08-21 KR KR1020017005637A patent/KR20010085997A/ko not_active Application Discontinuation
- 2000-08-21 DE DE60010847T patent/DE60010847T2/de not_active Expired - Fee Related
- 2000-08-21 JP JP2001522175A patent/JP2003508864A/ja active Pending
- 2000-08-21 CN CNB008025584A patent/CN1148656C/zh not_active Expired - Fee Related
- 2000-12-07 TW TW089126100A patent/TW518460B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP1125199A1 (en) | 2001-08-22 |
| DE60010847D1 (de) | 2004-06-24 |
| WO2001018651A1 (en) | 2001-03-15 |
| CN1148656C (zh) | 2004-05-05 |
| CN1335962A (zh) | 2002-02-13 |
| EP1125199B1 (en) | 2004-05-19 |
| DE60010847T2 (de) | 2005-06-16 |
| TW518460B (en) | 2003-01-21 |
| KR20010085997A (ko) | 2001-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100350568B1 (ko) | 디버그기능을수행하기위한데이타처리시스템및방법 | |
| KR100439781B1 (ko) | 데이터프로세서와그동작방법,그디버깅동작실행방법및그중단점값수정방법 | |
| US7836430B2 (en) | Reversing execution of instructions in a debugger | |
| US6895460B2 (en) | Synchronization of asynchronous emulated interrupts | |
| JP4094724B2 (ja) | ソフトウェアをデバッグする際に例外を識別するための装置および方法 | |
| US7711990B1 (en) | Apparatus and method for debugging a graphics processing unit in response to a debug instruction | |
| US20070226740A1 (en) | Method and apparatus for global breakpoint for parallel debugging on multiprocessor systems | |
| JP2003508864A (ja) | スレッド志向デバッギング | |
| US8108840B2 (en) | Method for enhancing debugger performance of hardware assisted breakpoints | |
| US8612720B2 (en) | System and method for implementing data breakpoints | |
| US20060179380A1 (en) | On-chip electronic hardware debug support units having execution halting capabilities | |
| US6347368B1 (en) | Microcomputing device for exchanging data while executing an application | |
| JP2562838B2 (ja) | プロセッサ及びストアバッファ制御方法 | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JPH0465729A (ja) | シンボリック・デバッガ | |
| JPH02135545A (ja) | デバッガの実行制御処理方式 | |
| JPH07281924A (ja) | トレース装置及びこれを備えたエミュレータ | |
| JPH0795288B2 (ja) | マイクロコンピュータ | |
| JPH04199336A (ja) | マイクロコンピュータ | |
| JP2004318469A (ja) | プログラムトレース装置 | |
| JPS6325742A (ja) | トレ−ス機能付マイクロプロセツサ | |
| JPH03266139A (ja) | プログラムデバグ方式 | |
| JPS60124747A (ja) | 計算機のデバグ制御方式 | |
| JPH02263243A (ja) | コンピュータの暴走処理装置 | |
| JPS6222153A (ja) | マイクロプロセツサの動作解析方法と装置 |