KR100952762B1 - 디지털 시그널 프로세서의 실시간 디버깅 방법 - Google Patents

디지털 시그널 프로세서의 실시간 디버깅 방법 Download PDF

Info

Publication number
KR100952762B1
KR100952762B1 KR1020030012212A KR20030012212A KR100952762B1 KR 100952762 B1 KR100952762 B1 KR 100952762B1 KR 1020030012212 A KR1020030012212 A KR 1020030012212A KR 20030012212 A KR20030012212 A KR 20030012212A KR 100952762 B1 KR100952762 B1 KR 100952762B1
Authority
KR
South Korea
Prior art keywords
code
user
program
real
signal processor
Prior art date
Application number
KR1020030012212A
Other languages
English (en)
Other versions
KR20040076915A (ko
Inventor
오진홍
주진만
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020030012212A priority Critical patent/KR100952762B1/ko
Publication of KR20040076915A publication Critical patent/KR20040076915A/ko
Application granted granted Critical
Publication of KR100952762B1 publication Critical patent/KR100952762B1/ko

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V33/00—Structural combinations of lighting devices with other articles, not otherwise provided for
    • F21V33/0064—Health, life-saving or fire-fighting equipment
    • F21V33/0076—Safety or security signalisation, e.g. smoke or burglar alarms, earthquake detectors; Self-defence devices
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21L—LIGHTING DEVICES OR SYSTEMS THEREOF, BEING PORTABLE OR SPECIALLY ADAPTED FOR TRANSPORTATION
    • F21L4/00—Electric lighting devices with self-contained electric batteries or cells
    • F21L4/005—Electric lighting devices with self-contained electric batteries or cells the device being a pocket lamp
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S9/00—Lighting devices with a built-in power supply; Systems employing lighting devices with a built-in power supply
    • F21S9/02—Lighting devices with a built-in power supply; Systems employing lighting devices with a built-in power supply the power supply being a battery or accumulator
    • F21S9/022—Emergency lighting devices
    • F21S9/024—Emergency lighting devices using a supplementary light source for emergency lighting
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V23/00—Arrangement of electric circuit elements in or on lighting devices
    • F21V23/04—Arrangement of electric circuit elements in or on lighting devices the elements being switches
    • F21V23/0414—Arrangement of electric circuit elements in or on lighting devices the elements being switches specially adapted to be used with portable lighting devices
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V33/00—Structural combinations of lighting devices with other articles, not otherwise provided for
    • F21V33/0004—Personal or domestic articles
    • F21V33/0052—Audio or video equipment, e.g. televisions, telephones, cameras or computers; Remote control devices therefor
    • F21V33/0056—Audio equipment, e.g. music instruments, radios or speakers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Computer Security & Cryptography (AREA)
  • Environmental & Geological Engineering (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 디지털 시그널 프로세서에서 별도의 하드웨어 없이 실시간 디버깅을 수행할 수 있는 방법을 개시한다.
본 발명에 따른 디지털 시그널 프로세서의 실시간 디버깅 방법은 소프트웨어 인터럽트와 ISR 프로그램을 이용하여 실시간 디버깅을 수행한다. 소프트웨어 인터럽트는 유저가 브레이크 포인트를 설정할 때 유저가 작성한 코드 중에서 특정 코드로 다운로드된다. 이때, 유저가 작성한 코드가 실행되는 도중에 유저가 설정한 브레이크 포인트를 만나게 되는 경우, 이러한 소프트웨어 인터럽트에 의해 ISR 프로그램이 실행된다. 이에 따라 상태 레지스터 값과 메모리값이 유저에게 제공된다. 또한, 유저로부터 코드 재개 명령을 받는 경우, 본래의 코드가 다시 다운로드된 다음 여기부터 코드의 실행이 재개된다.
따라서, 기존에 디지털 시그널 프로세서에서 실시간 디버깅을 수행하기 위해 별도의 하드웨어가 들어가는 것을 소프트웨어로 해결함으로써, 가격이 상응되는 것을 방지할 수 있다.
DSP, 디버깅, 소프트웨어 인터럽트, ISR 프로그램, 코드, DEBUG 명령어

Description

디지털 시그널 프로세서의 실시간 디버깅 방법{Real-time debugging method of digital signal processor}
도 1은 일반적인 실시간 디버깅 기능이 구현되는 예를 설명한 도면.
도 2는 본 발명의 바람직한 일 실시예에 따른 DSP 디버깅 시스템의 구성을 나타낸 도면.
도 3은 본 발명의 바람직한 일 실시예에 따른 실시간 디버깅 방법을 설명하기 위한 순서도.
도 4는 본 발명의 바람직한 일 실시예에 따른 ISR 프로그램의 구성을 나타낸 도면.
도 5는 본 발명의 바람직한 일 실시예에 따른 다운로드 매니저에 의해 디버그 명령을 다운로드받는 것을 설명하는 도면.
<도면의 주요 부분에 대한 부호의 명칭>
31 : 호스트 41 : 테스트용 보드
43 : 다운로드 매니저 45 : DSP
47 :메모리 48 : 레지스터
49 : ISR 프로그램
본 발명은 디지털 시그널 프로세서에 관한 것으로, 특히 디지털 시그널 프로세서에서 소프트웨어 인터럽트를 이용하여 디버깅을 실시간으로 처리할 수 있는 방법에 관한 것이다.
일반적으로, PC 등의 중앙 연산 처리 장치(CPU : Central Processing Unit)로 사용되는 범용 프로세서(General-purpose Processor)는 기능이 막강하고 집적도가 높아 현재 다양한 장치에 채용되고 있다. 범용 프로세서는 소프트웨어의 호환성과 조금이라도 더 높은 기능을 요구하는 소비자의 기호에 따라 몇 개의 프로세서가 시장을 지배하게 된다.
이에 반해, 디지털 시그널 프로세서(DSP : Digital Signal Processor, 이하 DSP라 한다)는 디지털 신호를 하드웨어적으로 처리하도록 집접화되어 있는 칩으로서, 칩의 가격, 즉 게이트 숫자가 무척 중요해지게 된다. 이에 따라 DSP는 극히 필요한 기능을 만족하는 프로세서 중에서 가장 싼 프로세서가 소비자에게 선호되게 된다.
결국, 범용 프로세서는 가격보다는 성능이 중요하게 되므로, 어떠한 하드웨어가 들어가더라도 기능을 혁신적으로 강화시키면 소비자에게 선호되고, 이에 반해 DSP는 가격이 중요한 변수이므로 가능하다면 필수 불가결한 기능만을 가지면서 가격이 싼 것이 소비자가 선호하게 된다.
최근 들어, DSP를 이용한 시스템이 점차로 복잡하고 다양해지면서 실시간 디버깅(real-time debugging)이 더욱 더 중요해지고 있다.
하지만, 이와 같은 DSP를 이용한 시스템에서는 오프 타임 디버깅(off-time debugging), 즉 소프트웨어의 에뮬레이션(emulation)에 의한 디버깅으로는 코드 검증을 수행할 수 없는 경우도 있게 된다.
이를 해결하기 위해서는 DSP에 실시간 디버깅을 지원하기 위한 별도의 하드웨어 유닛이 추가돼야 하는데, 이러한 하드웨어의 추가에 의해 칩의 게이트 숫자가 증가하게 되어 결국 가격이 상승되게 되는 문제점이 발생하였다.
이와 같이 실시간 디버깅 기능을 지원하기 위한 하드웨어가 추가된 DSP에서 실시간 디버깅을 구현하는 방법에 대해서는 도 1에 도시되었다.
도 1은 일반적인 실시간 디버깅 기능이 구현되는 예를 설명한 도면이다.
도 1에 나타낸 바와 같이, 유저가 특정 코드를 검증하기 위해 유저가 작성한 코드(11) 중 특정 코드에 브레이크 포인트(break point)가 설정된 경우에 프로세서가 각 코드를 실행하다가 브레이크 포인트가 설정된 특정 코드와 만나게 되면, 해당 특정 코드는 실행이 정지(stall)되고, 디버그 모드 매니저(debug mode manager)(13)에 의해 그때의 상태 레지스터 값과 메모리 값이 외부, 즉 PC와 같은 호스트로 전송되게 된다. 여기서, 디버그 모드 매니저(13)는 실시간 디버깅 기능을 지원하기 위해 하드웨어로 구현된 장치를 나타낸다. 이때, 유저에 의해 해당 코드에 대한 검증이 완료되어 재개 명령 등이 수신되는 경우에 다시 특정 코드로부터 실행이 재개되게 된다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서, 별도의 하드웨어를 추가하지 않고 소프트웨어 인터럽트를 이용하여 실시간 디버깅 기능을 수행할 수 있는 디지털 시그널 프로세서의 실시간 디버깅 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 바람직한 일 실시예에 따르면, 디지털 시그널 프로세서의 실시간 디버깅 방법은 a)유저의 브레이크 포인트 설정 명령에 응답하여 상기 유저가 작성한 코드 중에서 브레이크 포인트 위치로 소프트웨어 인터럽트를 다운로드하는 단계; b)상기 유저가 작성한 코드를 실행하는 도중에 브레이크 포인트를 만나게 되는 경우, 상기 다운로드된 소프트웨어 인터럽트에 의해 소정의 정보를 전송하는 단계; c)상기 유저의 코드 재개 명령에 응답하여 상기 소프트웨어 인터럽트가 다운로드되기 전에 존재했던 본래의 코드를 다운로드하는 단계; 및 d)상기 본래의 코드로부터 실행을 재개하는 단계를 포함한다.
상기 디지털 시그널 프로세서의 실시간 디버깅 방법은 e)상기 유저의 코드 재개 명령이 발생할 때까지 무한 루프를 수행하는 단계를 더 포함한다.
상기 a)단계에서 상기 브레이크 포인트 위치는 상기 유저가 작성한 코드 중에서 상기 유저가 지정한 코드에 상응한다.
상기 b)단계, 상기 d)단계 및 상기 e)단계는 ISR 프로그램에 의해 수행될 수 있다. 여기서, 상기 ISR 프로그램은 소정의 정보를 전송하고, 무한 루프를 수행하고, 코드의 실행을 재개하도록 유저에 의해 미리 작성된 프로그램이다.
상기 b)단계에서 상기 소정의 정보는 상태 레지스터 값과 메모리 값으로 이루어질 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 2는 본 발명의 바람직한 일 실시예에 따른 DSP 디버깅 시스템의 구성을 나타낸 도면이다.
도 2를 참조하면, 본 발명에 따른 DSP 디버깅 시스템은 유저의 명령을 전달하는 호스트(31)와 상기 호스트(31)와 연결되어 유저의 명령에 따라 디버깅 기능을 수행하는 테스트용 보드(41)로 구성된다.
상기 테스트용 보드(41)는 유저로부터 브레이크 포인트 설정에 대한 명령을 받으면, 브레이크 포인트에 소프트웨어 인터럽트, 즉 'DEBUG' 명령어를 다운로드시키는 다운로드 매니저(43)와, 디버깅을 수행하는 DSP(45)와, 유저가 작성한 코드, ISR(Interrupt Service Routine, 이하 ISR이라 한다) 프로그램(49) 그리고 일반 데이터를 저장하는 메모리(47)와, 상기 DSP(45)에 의해 수행되는 연산 과정에서 발생하는 결과 값과 상태 정보를 일시 저장하는 레지스터(48)로 구성된다. 도 2에는 편리성을 위해 ISR 프로그램(49)이 별도로 도시되어 있으나, 실제로는 ISR 프로그램은 메모리에 저장되어 있다.
상기 ISR 프로그램(49)은 도 4에 나타낸 바와 같이, 전송 모듈(51)과 무한 루프 수행 모듈(53)과 실행 재개 모듈(55)로 구성된다. 상기 전송 모듈(51)은 'DEBUG' 명령어에 의해 상태 레지스터 값과 메모리 값을 호스트(31)로 전송하는 기능을 수행한다. 상기 무한 루프 수행 모듈(53)은 'DEBUG' 명령어가 다운로드되기 전에 존재했던 코드가 실행되지 않도록 무한 루프를 수행한다. 상기 재개 모듈(55)은 유저의 재개 명령에 응답하여 다시 'DEBUG' 명령어가 다운로드되기 전에 존재했던 코드부터 실행되도록 한다.
상기 ISR 프로그램(49)은 유저 등에 의해 프로그램으로 작성된 코드로서, 'DEBUG' 명령어에 의해 수행된다.
상기와 같이 구성된 디버깅 시스템의 동작을 간략히 설명하면, 상기 호스트(13)가 브레이크 포인트를 설정하게 되면, 다운로드 매니저(43)가 이를 인식하고 미리 정의된 소프트웨어 인터럽트인 'DEBUG' 명령어를 브레이크 포인트 지점에 다운로드시킨다.
DSP(45)에 의해 디버깅이 수행되면, DSP(45)는 메모리(47)로부터 유저가 작성한 코드를 불러내 하나씩 실행하게 된다. 이때, DSP(45)가 유저가 작성한 코드를 실행하다가 'DEBUG' 명령어를 만나게 되면, 이러한 'DEBUG' 명령어를 수행시킨다. 즉, 'DEBUG' 명령어에 의해 ISR 프로그램(49)이 실행된다.
이에 따라 ISR 프로그램(49)이 실행되어 레지스터(48)와 메모리(47)에 저장된 현재 값들을 호스트(31)로 전송되고, 호스트(31)로부터 재개 명령이 발생할 때까지 무한루프가 수행된다.
상기 호스트(31)를 관장하는 유저는 상기 테스트용 보드(41)로부터 전송된 상태 레지스터 값과 메모리 값을 이용하여 해당 코드에 대한 검증을 하게 되고, 아무런 하자가 없다면 코드의 실행에 대한 재개 명령을 주게 된다. 이에 따라 호스트(31)에 의해 재개 명령이 테스트용 보드(41)로 전달되면, 다운로드 매니저(43)는 'DEBUG' 명령어가 다운로드기 전에 존재했던 코드를 다운로드시킨다.
그리고, 유저의 재개 명령을 ISR 프로그램(49)으로 전달한다. 그러면, ISR 프로그램(49)은 상기 유저의 재개 명령에 따라 유저가 작성한 코드 중에서 'DEBUG' 명령어가 다운로드기 전에 존재했던 코드부터 실행되도록 한다.
도 3은 본 발명의 바람직한 일 실시예에 따른 실시간 디버깅 방법을 설명하기 위한 순서도이다.
도 3을 참조하면, 먼저 유저는 호스트를 이용하여 브레이크 포인트를 설정한다(단계 111).
이에 따라 호스트로부터 브레이크 포인트 설정 명령이 테스트용 보드로 전달되면, DSP에 의해 유저가 작성한 코드가 메모리로부터 읽혀지고, 다운로드 매니저는 상기 브레이크 포인트 설정 명령에 따라 'DEBUG' 명령어를 유저가 작성한 코드 중에서 브레이크 포인트 위치로 다운로드한다(단계 113).
예를 들어, 도 5에 나타낸 바와 같이 'add', 'mpy', 'sub', 'store' 코드 중에서 유저가 'sub'에 브레이크 포인트를 설정하게 되면, 상기 다운로드 매니저는 'DEBUG' 명령어를 다운로드하여 'sub' 대신에 기록하게 된다. 따라서, 브레이크 포인트는 'sub' 코드에 설정되게 된다.
유저에 의한 요구에 의해 유저가 작성한 코드가 실행된다(단계 115). 즉, DSP는 읽혀진 코드를 하나씩 실행시키게 된다.
이와 같이 유저가 작성한 코드를 하나씩 실행하다가 브레이크 포인트와 만나게 되면(단계 117), 다운로드된 'DEBUG' 명령어에 의해 ISR 프로그램으로 점프(jump)되어 해당 ISR 프로그램을 실행시킨다(단계 119). 즉, 현재까지 유저가 작성한 코드를 실행하는 루프에서 벗어나 ISR 루프로 이동하게 된다.
상기 ISR 프로그램은 브레이크 포인트를 만나기 전까지 유저가 작성한 코드에 대해 실행된 결과를 저장하고 있는 레지스터와 메모리로부터 해당 값들을 불러내 상기 호스트로 전송한다(단계 121).
또한, ISR 프로그램은 다시 재개 명령을 인식할 때까지 유저가 작성한 코드를 실행하지 않고 무한 루프를 지속적으로 수행한다(단계 123).
한편, 유저는 자신이 검증하고 싶어서 브레이크 포인트를 설정한 코드에 대해서 상기 테스트용 보드로부터 제공된 상태 레지스터 값 및 메모리 값을 바탕으로 코드의 오류 등을 검증하게 된다.
검증이 완료되면, 유저는 호스트를 이용하여 정지되었던 코드에 대한 재개 명령을 테스트용 보드로 전달한다(단계 125). 만일 유저의 재개 명령이 발생하지 않는다면, 상기 ISR 프로그램에 의해 무한 루프가 계속 수행되어 브레이크 포인트에 존재했던 코드에 대한 실행은 진행되지 않게 된다.
상기 다운로드 매니저는 유저의 재개 명령에 따라 'DEBUG' 명령어가 다운로드기 전에 존재했던 코드, 즉 본래의 코드(본 발명에서는 'sub')를 다운로드하여 브레이크 포인트에 기록하게 된다(단계 127). 이에 따라 다시 본래의 코드로부터 실행이 재개된다(단계 129).
이때, 유저가 작성한 코드에 대해 실행이 완료되면 종료되고, 그렇지 않은 경우 계속하여 유저가 작성한 코드를 실행하게 된다(단계 131).
이상과 같이 본 발명은 브레이크 포인트에 소프트웨어 인터럽트를 다운로드한 다음, 유저가 작성한 코드에 대한 실행이 브레이크 포인트와 만나게 되는 경우 소프트웨어 인터럽트에 의해 ISR 프로그램이 실행되어 상태 레지스터 값과 메모리 값을 유저에게 제공하여 유저가 해당 코드에 대한 검증을 하도록 한다.
또한, 본 발명은 검증을 끝낸 유저가 코드에 대한 실행 재개를 원하는 경우, 다운로드된 소프트웨어 인터럽트를 다시 본래의 코드로 다운로드한 다음, 본래의 코드로부터 실행이 재게 되도록 한다.
이상에서 살펴본 바와 같이, 본 발명에 따른 디지털 시그널 프로세서의 실시간 디버깅 방법에 따르면, DSP의 경우 간단히 소프트웨어 인터럽트와 ISR 프로그램을 이용하여 실시간 디버깅을 구현할 수 있으므로, 기존에 실시간 디버깅을 위해 별도의 하드웨어를 추가해야 하는 번거로움과 가격 상승의 문제점을 해결할 수 있다.

Claims (6)

  1. 브레이크 포인트 설정 명령에 응답하여, 프로그램 코드 중 브레이크 포인트 위치로 소프트웨어 인터럽트 명령어를 다운로드하는 단계;
    상기 프로그램 코드를 실행하는 도중 브레이크 포인트에 도달하면, 상기 다운로드된 소프트웨어 인터럽트 명령어에 의해 소정의 정보를 전송하는 단계;
    코드 재개 명령을 수신할 때까지 무한 루프를 수행하는 단계;
    상기 코드 재개 명령을 수신하면, 상기 소프트웨어 인터럽트 명령어가 다운로드되기 전에 존재했던 본래의 코드를 다운로드하는 단계; 및
    상기 본래의 코드로부터 실행을 재개하는 단계;
    를 포함하는 디지털 시그널 프로세서의 실시간 디버깅 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 브레이크 포인트 위치는 상기 프로그램 코드 중 유저가 지정한 코드에 상응하는 것을 특징으로 하는 디지털 시그널 프로세서의 실시간 디버깅 방법.
  4. 제1항에 있어서,
    상기 소정의 정보를 전송하는 단계, 무한 루프를 수행하는 단계 및 코드 실행을 재개하는 단계는 인터럽트 발생 시 소정의 동작을 수행하도록 프로그래밍된 ISR(Interrupt Service Routine) 프로그램에 의해 수행되는 것을 특징으로 하는 디지털 시그널 프로세서의 실시간 디버깅 방법.
  5. 제4항에 있어서, 상기 ISR 프로그램은 소정의 정보를 전송하고, 무한 루프를 수행하고, 코드의 실행을 재개하도록 유저에 의해 미리 작성된 프로그램인 것을 특징으로 하는 디지털 시그널 프로세서의 실시간 디버깅 방법.
  6. 제1항에 있어서, 상기 소정의 정보는 상태 레지스터 값과 메모리 값으로 이루어지는 것을 특징으로 하는 디지털 시그널 프로세서의 실시간 디버깅 방법.
KR1020030012212A 2003-02-27 2003-02-27 디지털 시그널 프로세서의 실시간 디버깅 방법 KR100952762B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030012212A KR100952762B1 (ko) 2003-02-27 2003-02-27 디지털 시그널 프로세서의 실시간 디버깅 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030012212A KR100952762B1 (ko) 2003-02-27 2003-02-27 디지털 시그널 프로세서의 실시간 디버깅 방법

Publications (2)

Publication Number Publication Date
KR20040076915A KR20040076915A (ko) 2004-09-04
KR100952762B1 true KR100952762B1 (ko) 2010-04-14

Family

ID=37362902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030012212A KR100952762B1 (ko) 2003-02-27 2003-02-27 디지털 시그널 프로세서의 실시간 디버깅 방법

Country Status (1)

Country Link
KR (1) KR100952762B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100580071B1 (ko) * 2004-10-05 2006-05-16 주식회사 팬택앤큐리텔 메모리 오류 검출방법
CN103188305B (zh) * 2011-12-30 2016-08-03 北大方正集团有限公司 一种多线程断点续传方法及系统
KR101400396B1 (ko) * 2012-09-05 2014-05-27 재단법인대구경북과학기술원 메모리 주소를 이용한 임베디드 소프트웨어의 실시간 디버깅 방법
KR101995176B1 (ko) * 2018-11-26 2019-07-01 한국과학기술원 프로그램 실행 컨텍스트 기반의 빅데이터를 활용한 역공학 방법 및 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010085997A (ko) * 1999-09-07 2001-09-07 롤페스 요하네스 게라투스 알베르투스 프로그램 스레드 디버깅 방법
KR20010100961A (ko) * 2000-05-02 2001-11-14 양세양 내장형 시스템을 위한 신속 프로토타이핑 장치에서의 신속디버깅 방법
KR20020079163A (ko) * 2001-04-13 2002-10-19 엘지전자 주식회사 데이터의 천이 상태에 따른 디버깅 장치 및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010085997A (ko) * 1999-09-07 2001-09-07 롤페스 요하네스 게라투스 알베르투스 프로그램 스레드 디버깅 방법
KR20010100961A (ko) * 2000-05-02 2001-11-14 양세양 내장형 시스템을 위한 신속 프로토타이핑 장치에서의 신속디버깅 방법
KR20020079163A (ko) * 2001-04-13 2002-10-19 엘지전자 주식회사 데이터의 천이 상태에 따른 디버깅 장치 및 방법

Also Published As

Publication number Publication date
KR20040076915A (ko) 2004-09-04

Similar Documents

Publication Publication Date Title
CN100555218C (zh) 用于改善片上仿真系统中高级语言的仿真速度的装置和方法
US5621886A (en) Method and apparatus for providing efficient software debugging
US5740413A (en) Method and apparatus for providing address breakpoints, branch breakpoints, and single stepping
JP5270330B2 (ja) マルチコアマイコンシステムのシミュレーション方法及びシミュレーション装置
US10789192B2 (en) System and method for programming data transfer within a microcontroller
JP2004086910A (ja) コンピュータ・プログラムをデバックするための方法、システムおよびソフトウェア・プロダクト
US20170102955A1 (en) Software platform for embedded systems
CN108121650B (zh) 一种对于页面用户界面的测试方法及装置
US20030100133A1 (en) System-on-chip breakpoint synchronization
US20080126862A1 (en) System and Method for Testing Software Code for Use on a Target Processor
US6968410B2 (en) Multi-threaded processing of system management interrupts
US7698544B2 (en) Automatic halting of a processor in debug mode due to reset
KR100952762B1 (ko) 디지털 시그널 프로세서의 실시간 디버깅 방법
US7203819B2 (en) Program processing device
US6425122B1 (en) Single stepping system and method for tightly coupled processors
KR102007257B1 (ko) 플랫폼 최적화 가이드 정보 제공 시스템 및 그 가이드 제공 방법
KR100505700B1 (ko) 엠시유를 이용하여 다양한 목표 시스템을 검증하는 재탑재에뮬레이션 장치, 이를 구비한 마이크로 컴퓨터 개발시스템, 및 그 방법
EP2171590A2 (en) Authorised debugging
KR20020032256A (ko) 통합 임베디드 시스템 및 이의 구현 방법
KR100658485B1 (ko) 마이크로프로세서 개발시스템
CN217640186U (zh) 一种基于tms320f28335的iap在线升级模组
KR101019688B1 (ko) 고레벨 언어 기반 임베디드 시스템
JPS63271542A (ja) Ｒｏｍデバツガ
Lacamera Embedded Systems Architecture: Design and write software for embedded devices to build safe and connected systems
Morice A High Level Model Based on Hardware Dependencies for The Development of Embedded Software on Microcontrollers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130326

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee