JPS6195464A - デ−タ保護方式 - Google Patents
デ−タ保護方式Info
- Publication number
- JPS6195464A JPS6195464A JP59217198A JP21719884A JPS6195464A JP S6195464 A JPS6195464 A JP S6195464A JP 59217198 A JP59217198 A JP 59217198A JP 21719884 A JP21719884 A JP 21719884A JP S6195464 A JPS6195464 A JP S6195464A
- Authority
- JP
- Japan
- Prior art keywords
- write
- register
- data
- storage unit
- basic data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はホストコンピュータ等の外部装置と通信回線を
介して接続されている端末装置等において、その記憶部
に格納されているデータの保護方式に関する。
介して接続されている端末装置等において、その記憶部
に格納されているデータの保護方式に関する。
ホストコンピュータと通信回線を介して接続されている
端末装置において、ホストコンピュータからプログラム
、その他の必要データ（以下、基本データという）を受
信して、それを記憶部に初期ロードし、その後、該記憶
部の基本データに基づいて計算等の処理を実行し、その
処理途中で処理結果を記憶部へ書込む場合、記憶部に格
納されている基本データが誤って書き替えられないよう
に保護する必要がある。
端末装置において、ホストコンピュータからプログラム
、その他の必要データ（以下、基本データという）を受
信して、それを記憶部に初期ロードし、その後、該記憶
部の基本データに基づいて計算等の処理を実行し、その
処理途中で処理結果を記憶部へ書込む場合、記憶部に格
納されている基本データが誤って書き替えられないよう
に保護する必要がある。
従来、かかるデータ保護方式としては、記憶部をあらか
じめ回路的に書込み保護領域と通常のデータ書込み領域
とに分離し、ホストコンピュータから受信した基本デー
タは書込み保護領域にロードして、以後、該領域に対す
る書込み動作をハード的に禁止する方式、あるいは、基
本データが格納されている記憶アドレスをレジスタ等に
記憶しておき、処理途中の書込み動作毎に、該書込み命
令を実行する前にレジスタに対し、書込みアドレスが保
護領域か否かソフトウェアで間合せ、保護領域であれば
、書込みデータの送出を禁止する方式％式％ しかしながら１通常のデータ書込み領域と保護領域をあ
らかじめ回路上で分離して記憶する方式は、ハード的に
実現することから、前もってその領域を決定しておく必
要があり、あらかじめその可能性のある最大量を用意し
ておく必要が生じ。
じめ回路的に書込み保護領域と通常のデータ書込み領域
とに分離し、ホストコンピュータから受信した基本デー
タは書込み保護領域にロードして、以後、該領域に対す
る書込み動作をハード的に禁止する方式、あるいは、基
本データが格納されている記憶アドレスをレジスタ等に
記憶しておき、処理途中の書込み動作毎に、該書込み命
令を実行する前にレジスタに対し、書込みアドレスが保
護領域か否かソフトウェアで間合せ、保護領域であれば
、書込みデータの送出を禁止する方式％式％ しかしながら１通常のデータ書込み領域と保護領域をあ
らかじめ回路上で分離して記憶する方式は、ハード的に
実現することから、前もってその領域を決定しておく必
要があり、あらかじめその可能性のある最大量を用意し
ておく必要が生じ。
記憶部の容量の使用効率及び低価格化を阻害する要因と
なっていた。また、書込み動作を行う毎に書込みアドレ
スが保護領域か否かソフトウェアで間合す方式は、前記
回路上で分離しておく方式に比べ、記憶部の容量の使用
効率及び低価格化が図れる要素はあるが、制御部は書込
み命令動作を行う都度、レジスタに対して問合せを行い
、その結果の通知を受けるまで書込み動作が待たされる
ため、制御部の実処理能力の低下及び回路が複雑化する
欠点があった。
なっていた。また、書込み動作を行う毎に書込みアドレ
スが保護領域か否かソフトウェアで間合す方式は、前記
回路上で分離しておく方式に比べ、記憶部の容量の使用
効率及び低価格化が図れる要素はあるが、制御部は書込
み命令動作を行う都度、レジスタに対して問合せを行い
、その結果の通知を受けるまで書込み動作が待たされる
ため、制御部の実処理能力の低下及び回路が複雑化する
欠点があった。
本発明の目的は、ホストコンピュータ等の外部装置から
回線を通して受信したデータ等に基き計算等の処理を実
行する装置において、簡単にして効率のよいデータの書
込み保護領域の有効利用を実現することにある。
回線を通して受信したデータ等に基き計算等の処理を実
行する装置において、簡単にして効率のよいデータの書
込み保護領域の有効利用を実現することにある。
本発明は、ホストコンピュータ等の外部装置から与えら
れる書込み保護領域を示す情報をレジスタに格納し、制
御部が計算等の処理を行う際、該制御部により書き替え
るべき記憶部のアドレスとレジスタの内容をハード的に
比較し、その結果によりデータの書込み許可または禁止
を行う、以下、図面について詳細に説明する。
れる書込み保護領域を示す情報をレジスタに格納し、制
御部が計算等の処理を行う際、該制御部により書き替え
るべき記憶部のアドレスとレジスタの内容をハード的に
比較し、その結果によりデータの書込み許可または禁止
を行う、以下、図面について詳細に説明する。
第１図は本発明の一実施例のブロック図であり、ホスト
コンピュータ等の外部装置ｌＯに通信回線２０を介して
端末装置ｉ３０が接続されている。端末装置３０は外部
装置！１０から通信回線２０を通して基本データを受信
回路３１で受信し、この基本データを制御部３２の制御
下で記憶部３３に格納し、その後、該記憶部３３に格納
された基本データに従って制御部３２が計算等の処理を
実行し。
コンピュータ等の外部装置ｌＯに通信回線２０を介して
端末装置ｉ３０が接続されている。端末装置３０は外部
装置！１０から通信回線２０を通して基本データを受信
回路３１で受信し、この基本データを制御部３２の制御
下で記憶部３３に格納し、その後、該記憶部３３に格納
された基本データに従って制御部３２が計算等の処理を
実行し。
必要に応じて処理結果等を記憶部３３に書き込む動作を
行う。制御部３２には一般にマイクロコンピュータが用
いられる。３４は記憶部３３の書込み保護領域を示す情
報（書込み保護領域アドレス）を格納するレジスタ、３
５は記憶部３３のアクセスアドレスとレジスタ３５の内
容の大小関係を比較する比較回路、３６はレジスタ３４
の内容をクリアするリセット回路、３７はインバータ、
３８はアンドゲートであり、これらは本発明により具備
されたものである。
行う。制御部３２には一般にマイクロコンピュータが用
いられる。３４は記憶部３３の書込み保護領域を示す情
報（書込み保護領域アドレス）を格納するレジスタ、３
５は記憶部３３のアクセスアドレスとレジスタ３５の内
容の大小関係を比較する比較回路、３６はレジスタ３４
の内容をクリアするリセット回路、３７はインバータ、
３８はアンドゲートであり、これらは本発明により具備
されたものである。
第２図は記憶部３３の構成例で１本実施例では０〜Ｍ番
地を書込み保護領域、Ｍ＋１〜Ｎ番を通常のデータ書込
み領域とする。外部装置１０から与えられる基本データ
は書込み保護領域に格納される。この書込み保護領域は
外部装置１０の指示により任意に変更可能である。
地を書込み保護領域、Ｍ＋１〜Ｎ番を通常のデータ書込
み領域とする。外部装置１０から与えられる基本データ
は書込み保護領域に格納される。この書込み保護領域は
外部装置１０の指示により任意に変更可能である。
初め書込み保護領域アドレスをレジスタ３４に格納する
動作を説明する。この場合、まずリセット回路３６を使
用してレジスタ３４の内容をクリアする必要がある。リ
セット回路３６を動作させるには７スイツチ等で強制的
に行う方法でも、送信データにリセット命令を含ませる
ことにより外部装置１０から制御する方法でもいずれで
もよい。
動作を説明する。この場合、まずリセット回路３６を使
用してレジスタ３４の内容をクリアする必要がある。リ
セット回路３６を動作させるには７スイツチ等で強制的
に行う方法でも、送信データにリセット命令を含ませる
ことにより外部装置１０から制御する方法でもいずれで
もよい。
外部装置１０は基本データに先立ち、記憶部３３の書込
み保護領域最終アドレスＭを含むレジスタ書込み命令を
端末装置３０に発する。端末装置３０の制御部３２は、
受信回路３１を通してレジスタ書込み命令を受は取ると
、アドレスバス１０２に書込み保護領域最終アドレスＭ
を出力すると同時に信号線１０６にレジスタ書込み信号
を出力し、該保護領域最終アドレスＭをレジスタ３４に
格納する。
み保護領域最終アドレスＭを含むレジスタ書込み命令を
端末装置３０に発する。端末装置３０の制御部３２は、
受信回路３１を通してレジスタ書込み命令を受は取ると
、アドレスバス１０２に書込み保護領域最終アドレスＭ
を出力すると同時に信号線１０６にレジスタ書込み信号
を出力し、該保護領域最終アドレスＭをレジスタ３４に
格納する。
次に、外部装置ｌＯからの基本データを記憶部３３に格
納する動作を説明する。この場合、制御部３２は信号線
１０５により比較回路３５に動作禁止を指示し、記憶部
３３が外部装置１０から基本データを制限なく格納でき
る状態とする。即ち。
納する動作を説明する。この場合、制御部３２は信号線
１０５により比較回路３５に動作禁止を指示し、記憶部
３３が外部装置１０から基本データを制限なく格納でき
る状態とする。即ち。
比較回路３５が不動作の場合、比較回路３５の出力信号
線１０４は′０′″、従ってインバータ３７の出力は゛
ｌパであり、制御部３２が信号線１０３に出力する記憶
部書込み信号はアンドゲート３８を介して常に記憶部３
３に与えられる。制御部３２は、外部装置１０から受信
回路３１を通し、レジスタ書込み命令に続いて基本デー
タを受は取ると、該基本データをデータバス３０に出力
すると同時にアドレスバス１０２にＯ番地からのアドレ
スを出力し、さらに信号線１０３に記憶部書込み信号を
出力する。これにより、外部装置ＩＯからの基本データ
は、記憶部３３のＯ番地から順番に格納され、その最終
アドレスはレジスタ３４の内容で示されることになる。
線１０４は′０′″、従ってインバータ３７の出力は゛
ｌパであり、制御部３２が信号線１０３に出力する記憶
部書込み信号はアンドゲート３８を介して常に記憶部３
３に与えられる。制御部３２は、外部装置１０から受信
回路３１を通し、レジスタ書込み命令に続いて基本デー
タを受は取ると、該基本データをデータバス３０に出力
すると同時にアドレスバス１０２にＯ番地からのアドレ
スを出力し、さらに信号線１０３に記憶部書込み信号を
出力する。これにより、外部装置ＩＯからの基本データ
は、記憶部３３のＯ番地から順番に格納され、その最終
アドレスはレジスタ３４の内容で示されることになる。
制御部３２に要求さ九る計算等の処理に必要な基本デー
タが記憶部３３に全て格納されると、初期格納動作が終
了する。ここで、制御部３２は信号線１０５を通して比
較回路３５の動作を有効とする。この初期格納動作の終
了により、制御部３２は記憶部３３に格納した基本デー
タに基づき計算等の処理を実行するにの際、制御部３２
は処理途中で処理結果を記憶部３３へ書込むことが必要
になると、データバス１０１への書込みデータ出力に先
立ち、記憶部３３の書込みアドレスをアドレスバス１０
２に出力する。比較回路３５はアドレスバス１０２の書
込みアドレスＡ１とレジスタ３４に前以って格納されて
いる書込み保護領域最終アドレスＭの大小関係を比較し
、Ａ、５Ｍの場合、信号線１０４をｒｒ ｌ ｎにする
。信号線１０４が″ビ′になると、信号線１０３の記憶
部書込み信号はアンドゲート３８で′Ｏ″となり、制御
部３２が書込みアドレスＡ、に引続いてデータバス】０
１に出力する書込みデータの記憶部３３への書込みは禁
止される。同時に、信号線１０４が“１″′になると、
制御部３２は書込み保護領域へ書込みを実行しようとし
たことを割込みの形で通知されるため、制御部３２では
書込み保護領域への書込みに対する診断処理等に移行す
ることが可能となる。
タが記憶部３３に全て格納されると、初期格納動作が終
了する。ここで、制御部３２は信号線１０５を通して比
較回路３５の動作を有効とする。この初期格納動作の終
了により、制御部３２は記憶部３３に格納した基本デー
タに基づき計算等の処理を実行するにの際、制御部３２
は処理途中で処理結果を記憶部３３へ書込むことが必要
になると、データバス１０１への書込みデータ出力に先
立ち、記憶部３３の書込みアドレスをアドレスバス１０
２に出力する。比較回路３５はアドレスバス１０２の書
込みアドレスＡ１とレジスタ３４に前以って格納されて
いる書込み保護領域最終アドレスＭの大小関係を比較し
、Ａ、５Ｍの場合、信号線１０４をｒｒ ｌ ｎにする
。信号線１０４が″ビ′になると、信号線１０３の記憶
部書込み信号はアンドゲート３８で′Ｏ″となり、制御
部３２が書込みアドレスＡ、に引続いてデータバス】０
１に出力する書込みデータの記憶部３３への書込みは禁
止される。同時に、信号線１０４が“１″′になると、
制御部３２は書込み保護領域へ書込みを実行しようとし
たことを割込みの形で通知されるため、制御部３２では
書込み保護領域への書込みに対する診断処理等に移行す
ることが可能となる。
第１図の構成をとることにより、記憶部３３に格納され
た基本データの中が、何らかの原因で変化してしまった
場合またはバグのため誤りがある ゛場合にお
いても、この基本データに基づき制御部３２が計算等の
処理を進めても、保護領域への書込みに対し、では、修
正が禁止され、かつデータの内容が誤り発生時のまま保
存されるので、制御部３２の処理実行の暴走を未然に防
止するとともに、誤り箇所のチェックを容易に行うこと
ができる。
た基本データの中が、何らかの原因で変化してしまった
場合またはバグのため誤りがある ゛場合にお
いても、この基本データに基づき制御部３２が計算等の
処理を進めても、保護領域への書込みに対し、では、修
正が禁止され、かつデータの内容が誤り発生時のまま保
存されるので、制御部３２の処理実行の暴走を未然に防
止するとともに、誤り箇所のチェックを容易に行うこと
ができる。
また、書込み保護領域は、外部装置から任意に指定でき
るため、記憶部３３の容量を効率よく使用することがで
きる。さらに、制御部３２が記憶部３３へ送出するアド
レスとレジスタ３４の内容を比較回路３５で比較して書
込み保護信号を信号線１０４に送出することにより、制
御部３２に対しては割込み、データバス１０１の書込み
データに対しては無効とされるため２制御部３２はアド
レスを送出する都度、それが保護領域かどうか確認せず
に処理の実行ができ、制御部３２の処理能力の低下を防
止することが可能となる。
るため、記憶部３３の容量を効率よく使用することがで
きる。さらに、制御部３２が記憶部３３へ送出するアド
レスとレジスタ３４の内容を比較回路３５で比較して書
込み保護信号を信号線１０４に送出することにより、制
御部３２に対しては割込み、データバス１０１の書込み
データに対しては無効とされるため２制御部３２はアド
レスを送出する都度、それが保護領域かどうか確認せず
に処理の実行ができ、制御部３２の処理能力の低下を防
止することが可能となる。
実施例では、Ｖ込み保護領域を記憶部３３の前半に割当
てたが、記憶部３３の後半に割当ててもよく５この場合
は、レジスタ３４には書込み保護領域の先頭アドレスが
格納されることになる。また、記憶部３３の中間に書込
み保護領域を設定する場合は、レジスタ３４を２組用意
し、一方のレジスタには暑込み保護領域の先頭アドレス
を、他方のレジスタには最終アドレスをそれぞれ格納し
、比較回路３５はアドレスバス１０２のアドレスが該ア
ドレス範囲にあるかどうか判定すればよい。
てたが、記憶部３３の後半に割当ててもよく５この場合
は、レジスタ３４には書込み保護領域の先頭アドレスが
格納されることになる。また、記憶部３３の中間に書込
み保護領域を設定する場合は、レジスタ３４を２組用意
し、一方のレジスタには暑込み保護領域の先頭アドレス
を、他方のレジスタには最終アドレスをそれぞれ格納し
、比較回路３５はアドレスバス１０２のアドレスが該ア
ドレス範囲にあるかどうか判定すればよい。
以上説明したように１本発明によれば、ホストコンピュ
ータ等の外部装置に接続された端末装置などが、外部装
置から受信して記憶部に格納された基本データに基づき
処理を実行した場合、その−基本データに誤りあるいは
変化があっても、制御部の行う処理の暴走により、制御
部の実行における基本データの破壊を未然に防止するこ
とができ、その誤り等の箇所のチェックも容易に行うこ
とができるとともに、外部装置からの指示により記憶部
の保護領域の大きさが自由に規定されることから、記憶
部の容量を効率よく使用できる利点がある。
ータ等の外部装置に接続された端末装置などが、外部装
置から受信して記憶部に格納された基本データに基づき
処理を実行した場合、その−基本データに誤りあるいは
変化があっても、制御部の行う処理の暴走により、制御
部の実行における基本データの破壊を未然に防止するこ
とができ、その誤り等の箇所のチェックも容易に行うこ
とができるとともに、外部装置からの指示により記憶部
の保護領域の大きさが自由に規定されることから、記憶
部の容量を効率よく使用できる利点がある。
第１図は本発明の一実施例のブロック図、第２図は記憶
部の構成例を示す図である。 ＩＯ・・外部装置、 ２０・・・通信回線。 ３０・端末装置、 ３１・・受信回路、３２・・制御部
、３３ 記憶部、 ３４・・・レジスタ、 ３５・
・比較回路、 ３６・・・リセット回路。
部の構成例を示す図である。 ＩＯ・・外部装置、 ２０・・・通信回線。 ３０・端末装置、 ３１・・受信回路、３２・・制御部
、３３ 記憶部、 ３４・・・レジスタ、 ３５・
・比較回路、 ３６・・・リセット回路。
Claims (1)
- （１）外部装置から回線を通して受信したデータ（以下
、基本データという）を記憶部に格納し、該記憶部に格
納した基本データに基づき計算等の処理を実行し、必要
に応じ処理結果等を前記記憶部に格納する装置において
、前記外部装置から基本データと一緒にあるいは単独に
受信する前記記憶部の書込み保護領域を示す情報を格納
するレジスタと、計算等の処理実行中の前記記憶部のア
クセスアドレスと前記レジスタの内容を比較する比較回
路とを設け、前記比較回路の比較結果により前記記憶部
への書込みを禁止することを特徴とするデータ保護方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59217198A JPS6195464A (ja) | 1984-10-16 | 1984-10-16 | デ−タ保護方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59217198A JPS6195464A (ja) | 1984-10-16 | 1984-10-16 | デ−タ保護方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6195464A true JPS6195464A (ja) | 1986-05-14 |
Family
ID=16700395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59217198A Pending JPS6195464A (ja) | 1984-10-16 | 1984-10-16 | デ−タ保護方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6195464A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6476269A (en) * | 1987-09-18 | 1989-03-22 | Nissan Motor | Erase prohibiting information writing method for wireless production managing information medium |
| JPH01288942A (ja) * | 1988-05-16 | 1989-11-21 | Canon Inc | 制御回路のデータ保護方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49115246A (ja) * | 1973-02-28 | 1974-11-02 | ||
| JPS5715499B2 (ja) * | 1975-02-21 | 1982-03-31 | ||
| JPS5738400B1 (ja) * | 1965-06-28 | 1982-08-14 |
-
1984
- 1984-10-16 JP JP59217198A patent/JPS6195464A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5738400B1 (ja) * | 1965-06-28 | 1982-08-14 | ||
| JPS49115246A (ja) * | 1973-02-28 | 1974-11-02 | ||
| JPS5715499B2 (ja) * | 1975-02-21 | 1982-03-31 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6476269A (en) * | 1987-09-18 | 1989-03-22 | Nissan Motor | Erase prohibiting information writing method for wireless production managing information medium |
| JPH01288942A (ja) * | 1988-05-16 | 1989-11-21 | Canon Inc | 制御回路のデータ保護方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5557766A (en) | High-speed processor for handling multiple interrupts utilizing an exclusive-use bus and current and previous bank pointers to specify a return bank | |
| US4825358A (en) | Method and operating system for executing programs in a multi-mode microprocessor | |
| US5386563A (en) | Register substitution during exception processing | |
| JP2727520B2 (ja) | メモリカード及びその作動方法 | |
| JP2650675B2 (ja) | マルチモードマイクロプロセッサにおいてプログラムを実行する方法及びオペレーティングシステム | |
| US5561788A (en) | Method and system for executing programs using memory wrap in a multi-mode microprocessor | |
| US5701493A (en) | Exception handling method and apparatus in data processing systems | |
| JPH0619798A (ja) | セレクタの値のロードを回避する方法とシステム | |
| JPS6133218B2 (ja) | ||
| JP3590075B2 (ja) | 仮想記憶方式のデータ処理装置及び方法 | |
| CN114721493B (zh) | 芯片启动方法、计算机设备及可读存储介质 | |
| JPS61114353A (ja) | 要求時ペ−ジングメモリを有するデジタルデ−タ処理システムのアクセス照合構成体 | |
| JPS6195464A (ja) | デ−タ保護方式 | |
| JP2562838B2 (ja) | プロセッサ及びストアバッファ制御方法 | |
| JPS59112494A (ja) | メモリテスト方式 | |
| JPS61211759A (ja) | マルチｃｐｕシステムにおける２ポ−トメモリ制御回路 | |
| JP2000066922A (ja) | 全命令トレースデータの２次記憶装置への格納競合防止方法 | |
| WO1990005951A1 (en) | Method of handling unintended software interrupt exceptions | |
| JPS61279940A (ja) | 計算機の異常検出装置 | |
| JP3127737B2 (ja) | ディジタル信号処理装置 | |
| JPH03113548A (ja) | 拡張メモリ制御装置 | |
| JPH0212443A (ja) | 二重化処理装置 | |
| JPH01265341A (ja) | メモリアクセス制御装置 | |
| JPH02183342A (ja) | 割込み制御装置 | |
| JP2825589B2 (ja) | バス制御方式 |