JPH0212443A - 二重化処理装置 - Google Patents
二重化処理装置Info
- Publication number
- JPH0212443A JPH0212443A JP63161065A JP16106588A JPH0212443A JP H0212443 A JPH0212443 A JP H0212443A JP 63161065 A JP63161065 A JP 63161065A JP 16106588 A JP16106588 A JP 16106588A JP H0212443 A JPH0212443 A JP H0212443A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- stand
- processing device
- write access
- trouble
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 56
- 230000006870 function Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims 1
- 238000001514 detection method Methods 0.000 abstract description 10
- 230000006378 damage Effects 0.000 abstract description 2
- 230000009977 dual effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、二重化処理装置に関し、特にメモリ内容の二
重化を安全に実施できるようにした二重化処理装置に関
する。
重化を安全に実施できるようにした二重化処理装置に関
する。
[従来の技術]
従来、この種の二重化処理装置では、オンラインプログ
ラムはアクティブ側処理装置およびメモリで実行され、
メモリ更新は両系に行うことでメモリ内容を二重化して
いる。また、待機予備装置であるスタンバイ系では、故
障検出を行うテストプログラムをアクト側のオンライン
プログラムの実行と平行して実行し、待機予備装置の故
障をチエツクして故障を未然に防ぐように構成されてい
た。
ラムはアクティブ側処理装置およびメモリで実行され、
メモリ更新は両系に行うことでメモリ内容を二重化して
いる。また、待機予備装置であるスタンバイ系では、故
障検出を行うテストプログラムをアクト側のオンライン
プログラムの実行と平行して実行し、待機予備装置の故
障をチエツクして故障を未然に防ぐように構成されてい
た。
[解決すべき課題]
上述した従来技術によるチエツクでは、以下のような問
題点があった。
題点があった。
すなわち、スタンバイテストプログラムが、障害やソフ
トバグにより暴走した際に、アクト側から常に更新され
るべきオンラインプログラムエリアの内容が破壊される
という問題がある。
トバグにより暴走した際に、アクト側から常に更新され
るべきオンラインプログラムエリアの内容が破壊される
という問題がある。
このため、わずかの障害でもスタンバイメモリを破壊し
、故障検出機能が、システム信頼度をかえって悪化させ
てしまうという問題点があった。
、故障検出機能が、システム信頼度をかえって悪化させ
てしまうという問題点があった。
本発明は上述した問題点にかんがみてなされたもので、
スタンバイメモリのアクト側からの更新による二重化と
、スタンバテストプログラムの故障やソフトバグの暴走
によるスタンバイメモリの破壊を防止し、故障検出機能
の安全な実行を行えるようにした二重化処理装置の提供
を目的とする。
スタンバイメモリのアクト側からの更新による二重化と
、スタンバテストプログラムの故障やソフトバグの暴走
によるスタンバイメモリの破壊を防止し、故障検出機能
の安全な実行を行えるようにした二重化処理装置の提供
を目的とする。
[課題の解決手段]
−F、記1]的を達成するために本発明は、二つの処理
装置と、各処理装置に接続された主記憶装置とをもつ二
重化処理装置であって、前記二つの処理装置のうちいず
れかの処理装置をアクティブにする手段を有し、アクテ
ィブである処理装置は、自系に接続された主記憶装置か
ら命令およびデータを読み出し、2!tき込みは自系お
よび他系の主記憶装置に対して行う手段を41しており
、さらにこの場合の他系への主記憶書き込みは、自系、
他系間に設けられた待ち合せ手段により、他系メモリが
空であるとき行うよう構成され、かつ、メモリプロテク
ト機能として、アクティブ系からのメモリライトアクセ
ス要求に対するプロテクト手段と、スタンバイ系からの
メモリライトアクセスに対するプロテクト手段との二種
類のメモリライトプロテクト手段を有した構成としであ
る。
装置と、各処理装置に接続された主記憶装置とをもつ二
重化処理装置であって、前記二つの処理装置のうちいず
れかの処理装置をアクティブにする手段を有し、アクテ
ィブである処理装置は、自系に接続された主記憶装置か
ら命令およびデータを読み出し、2!tき込みは自系お
よび他系の主記憶装置に対して行う手段を41しており
、さらにこの場合の他系への主記憶書き込みは、自系、
他系間に設けられた待ち合せ手段により、他系メモリが
空であるとき行うよう構成され、かつ、メモリプロテク
ト機能として、アクティブ系からのメモリライトアクセ
ス要求に対するプロテクト手段と、スタンバイ系からの
メモリライトアクセスに対するプロテクト手段との二種
類のメモリライトプロテクト手段を有した構成としであ
る。
[実施例]
第1図は本発明の一実施例を示すブロック図である。
図において、l−1,1−2は各々処理装置、2−1.
2−2は各々メモリである。
2−2は各々メモリである。
3−1.3−2は各々他系メモリ更新用のキューであり
、スタンバイ側のキューがメモリ更新を行う。
、スタンバイ側のキューがメモリ更新を行う。
4−1.4−2は各々バス7−ビタである。
5−1.5−2は、自系がアクト時およびスタンバイ時
のアクト系からのメモリ更新要求に対するメモリプロテ
クト手段、6−1.6−2はメモリプロテクト手段であ
り、自系がスタンバイ時、故障検出プログラムからのメ
モリ更新要求に対するプロテクトを行なう。
のアクト系からのメモリ更新要求に対するメモリプロテ
クト手段、6−1.6−2はメモリプロテクト手段であ
り、自系がスタンバイ時、故障検出プログラムからのメ
モリ更新要求に対するプロテクトを行なう。
7−1.7−2は故障検出プログラム実行モードフラグ
であり、自系の処理装置がスタンバイ側であり、かつ、
メモリライト要求されたときにセットされる。また、リ
セットは、メモリライト安求終了時に行われる。
であり、自系の処理装置がスタンバイ側であり、かつ、
メモリライト要求されたときにセットされる。また、リ
セットは、メモリライト安求終了時に行われる。
以ド・本装置の動作につl、)て説明する。
今、処理装置1−1がアクティブ系・処理装置1−2が
スタンバイ系とする。
スタンバイ系とする。
処理装置1−1は、メモリ?−1より命令・データを読
み出し、プログラムを実行する。
み出し、プログラムを実行する。
書き込み時は、メモリ2−1.2−2の両方に対して、
qき込みを行なう。
qき込みを行なう。
メモリ2−1への書き込み時には、プロテクト−1段5
−1より、そのときのライトアドレス32ピントのに1
位20ビツトで決定するメモリベージ番号により、プロ
テクト手段5−1の中のプロテクトメモリを読み出して
、プロテクトされているか否をチエツクする。プロテク
トされている場合、プロテクトエラとして割り込みを発
生する。エラでなければ自系メモリ2−1にライトを行
なう。
−1より、そのときのライトアドレス32ピントのに1
位20ビツトで決定するメモリベージ番号により、プロ
テクト手段5−1の中のプロテクトメモリを読み出して
、プロテクトされているか否をチエツクする。プロテク
トされている場合、プロテクトエラとして割り込みを発
生する。エラでなければ自系メモリ2−1にライトを行
なう。
同時にこの時、キュー3−2には、書き込み時のアドレ
ス、データが績み込まれる。キューは、自律的にこれら
の情報をキューからはき出し、今度は故障検出実行モー
ドフラグ7−2を°°O”として、プロテクト−1段5
−2によりプロテクトか否をチエツクし、占き込み可で
あればアービタによりスタンバイメモリ2−2との通イ
a権を獲得して、メモリ2−2に書き込む。
ス、データが績み込まれる。キューは、自律的にこれら
の情報をキューからはき出し、今度は故障検出実行モー
ドフラグ7−2を°°O”として、プロテクト−1段5
−2によりプロテクトか否をチエツクし、占き込み可で
あればアービタによりスタンバイメモリ2−2との通イ
a権を獲得して、メモリ2−2に書き込む。
スタンバイ処理装置1−2は、この時、メモリ2−2上
のオンラインエリアと重複しないエリア」;に故障検出
プログラムを有しており、アクト側処理装置1−1の実
行と独立に故障検出プログラムを実行する。
のオンラインエリアと重複しないエリア」;に故障検出
プログラムを有しており、アクト側処理装置1−1の実
行と独立に故障検出プログラムを実行する。
この故障検出プログラムがメモリアクセスする場合は、
処理装置により故障検出実行モードフラグ7−2が1″
にセットされ、このときのメモリライトアクセスのプロ
テクトチエツクは、プロテクト手段6−2で行なわれる
。
処理装置により故障検出実行モードフラグ7−2が1″
にセットされ、このときのメモリライトアクセスのプロ
テクトチエツクは、プロテクト手段6−2で行なわれる
。
なお、故障検出実行モードフラグ7−1゜7−2を設け
ず、自系がスタンバイ系のとき、メモリアクセスが処理
装置からであれば、プロテクト−丁段により、またメモ
リアクセスがキューからであればプロテクト手段により
、メモリプロテクトを行うよう一義的に決定する方法も
可能である。
ず、自系がスタンバイ系のとき、メモリアクセスが処理
装置からであれば、プロテクト−丁段により、またメモ
リアクセスがキューからであればプロテクト手段により
、メモリプロテクトを行うよう一義的に決定する方法も
可能である。
[発明の効果]
以」−述べたように本発明は、スタンバイメモリのアク
ト側からの更新による二重化と、スタンバイ故障検出機
能の安全な実行を図れるという効果がある。
ト側からの更新による二重化と、スタンバイ故障検出機
能の安全な実行を図れるという効果がある。
第1図は本発明の−・実施例を示すブロック図である。
1−1.1−2:処理装置
2−1.2−2:メモリ
3−1.3−2:キュー
4−1.4−2・バスアービタ
5−2:プロテクト手段
6−1.6−2:プロテクト手段
7−1 7−2:故障検出実行モードフラグ第1図
代理人 弁理士 渡 辺 喜 平
天5丁七−ドアラ7′。
Claims (1)
- 【特許請求の範囲】 いずれかがアクティブ系となれる二つの処理装置と、各
処理装置に接続された主記憶装置とをもつ二重化処理装
置であって、 アクティブ系の処理装置は、自系に接続された主記憶装
置から命令およびデータを読み出し、書き込みは自系お
よび他系の主記憶装置に対して行う手段を有しており、 さらにこの場合の他系への主記憶書き込みは、自系、他
系間に設けられた待ち合せ手段により、他系メモリが空
であるときに行うよう構成され、かつ、メモリプロテク
ト機能として、アクティブ系からのメモリライトアクセ
ス要求に対するプロテクト手段と、スタンバイ系からの
メモリライトアクセスに対するプロテクト手段との二種
類のメモリライトプロテクト手段を有する ことを特徴とする二重化処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63161065A JPH0795311B2 (ja) | 1988-06-30 | 1988-06-30 | 二重化処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63161065A JPH0795311B2 (ja) | 1988-06-30 | 1988-06-30 | 二重化処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0212443A true JPH0212443A (ja) | 1990-01-17 |
JPH0795311B2 JPH0795311B2 (ja) | 1995-10-11 |
Family
ID=15727949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63161065A Expired - Lifetime JPH0795311B2 (ja) | 1988-06-30 | 1988-06-30 | 二重化処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0795311B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06222969A (ja) * | 1991-05-22 | 1994-08-12 | Oki Electric Ind Co Ltd | 共通メモリ制御方式 |
US5505847A (en) * | 1994-06-28 | 1996-04-09 | Cac Corporation | Water circulation system for a multiple mineral bath |
US5885978A (en) * | 1995-12-11 | 1999-03-23 | Cac Corporation | External therapeutic composition for dermatitis |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60238956A (ja) * | 1984-05-11 | 1985-11-27 | Nec Corp | 主記憶装置の監視装置 |
JPS62169244A (ja) * | 1986-01-22 | 1987-07-25 | Hitachi Ltd | 二重化メモリの両系同時書込方法 |
-
1988
- 1988-06-30 JP JP63161065A patent/JPH0795311B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60238956A (ja) * | 1984-05-11 | 1985-11-27 | Nec Corp | 主記憶装置の監視装置 |
JPS62169244A (ja) * | 1986-01-22 | 1987-07-25 | Hitachi Ltd | 二重化メモリの両系同時書込方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06222969A (ja) * | 1991-05-22 | 1994-08-12 | Oki Electric Ind Co Ltd | 共通メモリ制御方式 |
US5505847A (en) * | 1994-06-28 | 1996-04-09 | Cac Corporation | Water circulation system for a multiple mineral bath |
US5885978A (en) * | 1995-12-11 | 1999-03-23 | Cac Corporation | External therapeutic composition for dermatitis |
Also Published As
Publication number | Publication date |
---|---|
JPH0795311B2 (ja) | 1995-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8627140B2 (en) | Failure management method and computer | |
US6681346B2 (en) | Digital processing system including a DMA controller operating in the virtual address domain and a method for operating the same | |
US20050015672A1 (en) | Identifying affected program threads and enabling error containment and recovery | |
JP3590075B2 (ja) | 仮想記憶方式のデータ処理装置及び方法 | |
US7536694B2 (en) | Exception handling in a multiprocessor system | |
JPH05233162A (ja) | データ退避方式および保守機能を備えたデータ処理システム | |
JPH0212443A (ja) | 二重化処理装置 | |
JPS59231650A (ja) | ソフトウエア保護処理方式 | |
EP0117930B1 (en) | Interactive work station with auxiliary microprocessor for storage protection | |
JPH02132528A (ja) | 二重化処理装置におけるチェック方法 | |
JPS6342294B2 (ja) | ||
US20120265904A1 (en) | Processor system | |
JP2562838B2 (ja) | プロセッサ及びストアバッファ制御方法 | |
JPH02213968A (ja) | プログラムダウンロードdsp回路 | |
JPS60258659A (ja) | 部分的フアイル閉塞制御方式 | |
JPH08129508A (ja) | コンピュータシステム及びその共有メモリ制御方法 | |
JPS6195464A (ja) | デ−タ保護方式 | |
JPH07141120A (ja) | 情報記憶媒体障害処理方法 | |
JPS59112494A (ja) | メモリテスト方式 | |
JP3340284B2 (ja) | 冗長システム | |
JPH056706B2 (ja) | ||
JPH02244334A (ja) | 情報処理装置 | |
JPH09128303A (ja) | メモリ管理装置 | |
JPS6014359A (ja) | 直接アクセス記憶装置のデ−タ保護方式 | |
JPH02118745A (ja) | メモリバックアップ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071011 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 13 |