JPH02244334A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 主記憶装置上に存在する新ＰＳＷの非所望の書き換えを
禁止するように構成した情報処理装置にに関し、 新ＰＳＷ域の開始アドレスおよび終了アドレスを格納す
るレジスタを設け、両者の間のアドレスについて書き込
み°を禁止し、プログラムのバグなどによる新ＰＳＷの
破壊を防止することを目的とし、 割込み発生時にＣＰＵに設定する各種データを格納する
、主記憶装置上に設けた新ＰＳＷ域と、この新ＰＳＷ域
の開始アドレスおよび終了アドレスを予め格納する開始
アドレスレジスタおよび終了アドレスレジスタと、主記
憶装置に対する書き込み要求のあったアドレスが上記開
始アドレスレジスタおよび終了アドレスレジスタに格納
されているアドレスの範囲内に存在するか否かを比較す
る比較器と、上記新ＰＳＷ域への書き込み禁止を行うか
否かを設定する書込禁止フラグとを備え、主記憶装置に
対する書込要求があった場合に、上記書込禁止フラグが
設定され、かつこの書込要求のあったアドレスが上記比
較器によってアドレスの範囲内に存在すると検出された
時に、割込みを発生してエラー処理を行うように構成す
る。

〔産業上の利用分野〕

本発明は、主記憶装置上に存在する新ＰＳＷの非所望の
書き換えを禁止するように構成した情報処理装置にに関
するものである。

〔従来の技術と発明が解決しようとする課題〕従来、情
報処理装置における主記憶装置上の領域の保護は、ＰＳ
Ｗによって指定されたリング番号と、セグメントに割り
当てられたリング番号との組み合せにより、アクセス管
理を行うようにしていた。このため、リング単位の保護
では、保護対象となる主記憶装置上の領域はセグメント
単位となり、新ＰＳＷのように限定された範囲について
の保護（書き込みの禁止）に関するきめ細かい保護制御
を行い得ないという問題があった。

本発明は、新ＰＳＷ域の開始アドレスおよび終了アドレ
スを格納するレジスタを設け、両者の間のアドレスにつ
いてこの書き込みを禁止し、プログラムのバグなどによ
る新ＰＳＷの破壊を防止することを目的としている。

〔課題を解決する手段〕

第１図を参照して課題を解決する手段を説明する。

第１図において、新ＰＳＷ域２は、割込み発生時にＣＰ
Ｕに設定する各種データを格納する領域である。

開始アドレスレジスタ３および終了アドレスレジスタ４
は、主記憶装置ｌ上の新ＰＳＷ域２の開始アドレスおよ
び終了アドレスを予め格納するレジスタである。

比較器５は、主記憶装置１に対する書き込み要求のあっ
たアドレスが開始アドレスレジスタ３および終了アドレ
スレジスタ４に格納されているアドレスの範囲内に存在
するか否かを比較して検出するものである。

書込禁止フラグ６は、新ＰＳＷ域２への書き込みを禁止
するか否かを設定するフラグである。

〔作用〕

本発明は、第１図に示すように、ＩＰＬ時などに新ＰＳ
Ｗ域２の開始アドレスおよび終了アドレスを開始アドレ
スレジスタ３および終了アドレスレジスタ４に予め格納
すると共に書込禁止フラグ６を書込禁止に設定し、主記
憶装置ｌ上にプログラムをロードして処理実行中に当該
主記憶装置１に対する書き込み要求が発生したことに対
応して、書込禁止フラグ６が書込禁止に設定されていた
場合に、書込要求のあったアドレスが開始アドレスレジ
スタ３および終了アドレスレジスタ４に格納されている
範囲内に存在するか否かを比較器５によって検出し、存
在すると検出した時に割込みを発生させ、この割込み処
理中でエラー処理を行うようにしている。

従って、開始アドレスレジスタ３および終了アドレスレ
ジスタ４を設け、これらに新ＰＳＷ域の開始アドレスお
よび終了アドレスを予め設定することにより、プログラ
ムのバグなどによりたとえ新ＰＳＷ域２に対する書き込
み要求が発生しても、当該新ＰＳＷ域２の内容の破壊を
確実に防止することが可能となる。

〔実施例〕

次に、第１図および第２図を用いて本発明の１実施例の
構成および動作を順次詳細に説明する。

第１図において、主記憶装置１は、新ＰＳＷを格納する
新ＰＳＷ域２、および制御プログラム、応用プログラム
を格納する領域などから構成される装置 新ＰＳＷ域２は、割込み発生時にＣＰＵに設定する各種
データ（ＳＰＶ／問題プログラム状態、割込みマスクの
ピント、リングナンバ、インストラフシランアドレスな
ど）を格納する領域である。

この新ＰＳＷ域２には、機械割込用、スーパーバイザ割
込用、プログラム割込用、入出力割込用のＰＳＷなどを
格納するようにしている。

開始アドレスレジスタ３および終了アドレスレジスタ４
は、ＩＰＬ時などに主記憶装置１上の新ＰＳＷ域２の開
始アドレスおよび終了アドレスを予め格納するレジスタ
である。

次に、第２図を用いて第１図構成の動作を説明する。

第２図（イ）は、ＩＰＬ処理を示す。

第２図（イ）において、■は、ＩＰＬを行う。

これば、計算機システムに電源投入時に、主記憶装置ｌ
上に新ＰＳＷを新ＰＳＷ域２にロード、および各種デー
タ、′各種制御プログラムをロードすることを意味して
いる。

■は、■のＩＰＬ後に、本実施例に係わる新ＰＳＷの開
始／終了アドレスを、開始アドレスレジスタ３および終
了アドレスレジスタ４に設定、および書込禁止フラグ６
を書込禁止状態に設定することを意味している。

以上の処理によって、新ＰＳＷ域２に対する書き込み保
護のための初期設定が完了したこととなる。

第２図（口）は、処理実行中における新ＰＳＷ域２に対
する書き込み禁止の処理を示す。

第２図（口）において、■は、ＷＲＩＴＥ要求が発生す
る．これは、主記憶装置ｌ上にロードしたプログラムに
よる処理を実行中に、主記憶装置ｌに対する書き込み要
求が発生したことを意味している。

＠は、書込禁止フラグ６が“ｌ゛、あるいは“０”のい
ずれかを判別する．“１゜の場合（書込禁止の場合）に
は、０を実行する．“０゛の場合には、［相］で書込動
作を行い、終了する。

０は、比較器５により、■で書込要求のあったアドレス
が、開始アドレスレジスタ３および終了アドレスレジス
タ４に格納されているアドレスの間にあるか否かを検出
する。

■は、■の検出の結果、間に存在するか否かを判別する
．ＹＥＳの場合（間に存在する場合）には、新ＰＳＷ域
２への書込を禁止して保護するために、割込みを発生し
、この割込み処理中でエラー処理（例えばエラーメソセ
ージ表示など）を行う．一方、ＮＯの場合には、■で書
込動作を行い、終了する。

〔発明の効果〕

以上説明したように、本発明によれば、開始アドレスレ
ジスタ３および終了アドレスレジスタ４を設け、これら
に新ＰＳＷ域２の開始アドレスおよび終了アドレスを予
め設定し、ＷＲＩＴＥ要求に対応してこれらの両者のレ
ジスタに格納されているアドレスの範囲内に存在すると
検出された時に割込みを発生する構成を採用しているた
め、プログラムのバグなどによりたとえ新ＰＳＷ域２に
対する書き込み要求が発生しても、当該新ＰＳＷ域２の
内容の破壊を確実に防止することができる。

【図面の簡単な説明】

第１図は本発明の１実施例構成図、第２図は本発明の動
作説明フローチャートを示す。 図中、１は主記憶装置、２は新ＰＳＷ域、３は開始アド
レスレジスタ、４は終了アドレスレジスタ、５は比較器
、６ば書込禁止フラグを表す。

Claims (1)

1. 【特許請求の範囲】 主記憶装置上に存在する新ＰＳＷの非所望の書き換えを
   禁止するように構成した情報処理装置ににおいて、 割込み発生時にＣＰＵに設定する各種データを格納する
   、主記憶装置（１）上に設けた新ＰＳＷ域（２）と、 この新ＰＳＷ域（２）の開始アドレスおよび終了アドレ
   スを予め格納する開始アドレスレジスタ（３）および終
   了アドレスレジスタ（４）と、 主記憶装置（１）に対する書き込み要求のあったアドレ
   スが上記開始アドレスレジスタ（３）および終了アドレ
   スレジスタ（４）に格納されているアドレスの範囲内に
   存在するか否かを比較する比較器（５）と、上記新ＰＳ
   Ｗ域（２）への書き込を禁止するか否かを設定する書込
   禁止フラグ（６）とを備え、主記憶装置（１）に対する
   書込要求があった場合に、上記書込禁止フラグ（６）が
   設定され、かつこの書込要求のあったアドレスが上記比
   較器（５）によってアドレスの範囲内に存在すると検出
   された時に、割込みを発生してエラー処理を行うように
   構成したことを特徴とする情報処理装置。