JP2000155677A - プログラムの暴走防止方法、そのためのコンピューターシステムと暴走防止プログラムを記録した記録媒体 - Google Patents
プログラムの暴走防止方法、そのためのコンピューターシステムと暴走防止プログラムを記録した記録媒体Info
- Publication number
- JP2000155677A JP2000155677A JP10329875A JP32987598A JP2000155677A JP 2000155677 A JP2000155677 A JP 2000155677A JP 10329875 A JP10329875 A JP 10329875A JP 32987598 A JP32987598 A JP 32987598A JP 2000155677 A JP2000155677 A JP 2000155677A
- Authority
- JP
- Japan
- Prior art keywords
- area
- stack
- program
- overflow
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 スタックオーバーフローによるプログラムの
暴走を防止することができるプログラムの暴走防止方法
及び暴走防止プログラムを記録した記録媒体並びにメモ
リ装置を提供する。 【解決手段】 ＲＡＭ１上の割込み処理後の復帰先アド
レスを記憶するのスタック領域と、プログラムで使用さ
れる変数値を記憶する変数領域との間にスタックオーバ
ーフロー検出領域を設け、スタックオーバーフロー検出
領域に復帰先アドレスの書込みが行われた場合には、変
数領域の変数の分解能を変換して変数領域を縮小し、変
数領域を縮小した分だけ変数領域を開放するとともに、
開放された領域を新たなスタック領域及びスタックオー
バーフロー検出領域とすることで、変数領域の変数値の
書替えを阻止するようにする。
暴走を防止することができるプログラムの暴走防止方法
及び暴走防止プログラムを記録した記録媒体並びにメモ
リ装置を提供する。 【解決手段】 ＲＡＭ１上の割込み処理後の復帰先アド
レスを記憶するのスタック領域と、プログラムで使用さ
れる変数値を記憶する変数領域との間にスタックオーバ
ーフロー検出領域を設け、スタックオーバーフロー検出
領域に復帰先アドレスの書込みが行われた場合には、変
数領域の変数の分解能を変換して変数領域を縮小し、変
数領域を縮小した分だけ変数領域を開放するとともに、
開放された領域を新たなスタック領域及びスタックオー
バーフロー検出領域とすることで、変数領域の変数値の
書替えを阻止するようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、スタックオーバー
フローによるプログラムの暴走を防止することができる
コンピューターシステム、そのための暴走防止方法及び
暴走防止プログラムを記録した記録媒体に関する。
フローによるプログラムの暴走を防止することができる
コンピューターシステム、そのための暴走防止方法及び
暴走防止プログラムを記録した記録媒体に関する。
【０００２】
【従来の技術】ＣＰＵ（中央演算部）によるプログラム
の実行処理において、複数の割込みにより、割込み処理
後の実行アドレスが記憶されるＲＡＭ（ランダムアクセ
スメモリ）上のスタック領域の大きさが変動する。
の実行処理において、複数の割込みにより、割込み処理
後の実行アドレスが記憶されるＲＡＭ（ランダムアクセ
スメモリ）上のスタック領域の大きさが変動する。
【０００３】この状態を、図１０〜図１２に示す。ＣＰ
Ｕは、図１０（ａ）に示すように、ＲＯＭのプログラム
の実行アドレスの先頭から順次命令コードを読出し、命
令コードに応じた処理を実行する。プログラムで使用さ
れる変数は、図１０（ｂ）に示すように、ＲＡＭの変数
領域に記憶される。ここで、ＣＰＵがプログラムの実行
中、図１１（ａ）に示すように、何らかの特定事象（割
込み）を検出したとすると、図１１（ｂ）に示すよう
に、ＣＰＵはそれまでの処理を中断し、処理を中断する
前の次の実行アドレス（ｍ＋１）をＲＡＭに記憶する。
その後、割込み検出時に必要とされる特定の処理の実行
アドレスから処理（割込み処理Ａ）を実行する。
Ｕは、図１０（ａ）に示すように、ＲＯＭのプログラム
の実行アドレスの先頭から順次命令コードを読出し、命
令コードに応じた処理を実行する。プログラムで使用さ
れる変数は、図１０（ｂ）に示すように、ＲＡＭの変数
領域に記憶される。ここで、ＣＰＵがプログラムの実行
中、図１１（ａ）に示すように、何らかの特定事象（割
込み）を検出したとすると、図１１（ｂ）に示すよう
に、ＣＰＵはそれまでの処理を中断し、処理を中断する
前の次の実行アドレス（ｍ＋１）をＲＡＭに記憶する。
その後、割込み検出時に必要とされる特定の処理の実行
アドレスから処理（割込み処理Ａ）を実行する。
【０００４】割込み処理Ａの実行後は、ＣＰＵがＲＡＭ
に記憶させた実行アドレス（ｍ＋１）を読出し、読出し
た実行アドレスから、割込み処理実行前に中断してある
処理を再開する。
に記憶させた実行アドレス（ｍ＋１）を読出し、読出し
た実行アドレスから、割込み処理実行前に中断してある
処理を再開する。
【０００５】同様に、図１２（ａ）に示すように、ある
割込み処理Ａの処理中に別の割込みが検出され、新たに
検出された割込みが、既に実行中の割込みよりも優先順
位が高い場合には、図１２（ｂ），（ｃ）に示すよう
に、割込み処理Ａを中断する。次に、割込み処理Ａの処
理を中断する前の次の実行アドレス（ｎ＋１）をＲＡＭ
に保管して、新たな割込みに応じた特定の処理（割込み
処理Ｂ）を実行する。割込み処理Ｂの実行終了後は、Ｒ
ＡＭに保管しておいた割込み処理Ａの実行アドレス（ｎ
＋１）を読出し、割込み処理Ａを再開する。
割込み処理Ａの処理中に別の割込みが検出され、新たに
検出された割込みが、既に実行中の割込みよりも優先順
位が高い場合には、図１２（ｂ），（ｃ）に示すよう
に、割込み処理Ａを中断する。次に、割込み処理Ａの処
理を中断する前の次の実行アドレス（ｎ＋１）をＲＡＭ
に保管して、新たな割込みに応じた特定の処理（割込み
処理Ｂ）を実行する。割込み処理Ｂの実行終了後は、Ｒ
ＡＭに保管しておいた割込み処理Ａの実行アドレス（ｎ
＋１）を読出し、割込み処理Ａを再開する。
【０００６】以降、割込み処理中に、更に優先順位の高
い割込みが発生した場合の処理についても同様である。
したがって、図１１（ｃ）及び図１２（ｃ）のように、
複数の割込みが発生したとき、割込み処理後の実行アド
レスが記憶されるＲＡＭ上の領域（スタック領域）の大
きさは増加し、使用可能な領域（未使用領域）は、ＲＡ
Ｍの全体領域から、変数領域と既にスタックのために既
に使用されている領域を除いた部分となる。
い割込みが発生した場合の処理についても同様である。
したがって、図１１（ｃ）及び図１２（ｃ）のように、
複数の割込みが発生したとき、割込み処理後の実行アド
レスが記憶されるＲＡＭ上の領域（スタック領域）の大
きさは増加し、使用可能な領域（未使用領域）は、ＲＡ
Ｍの全体領域から、変数領域と既にスタックのために既
に使用されている領域を除いた部分となる。
【０００７】
【発明が解決しようとする課題】このように、使用可能
なＲＡＭの領域が、本来必要とされる領域の大きさに対
して余裕がない場合、複数の割込みの発生によってスタ
ック領域が拡大すると、ＲＡＭの変数領域の一部がスタ
ック領域として使用されてしまうことがある。
なＲＡＭの領域が、本来必要とされる領域の大きさに対
して余裕がない場合、複数の割込みの発生によってスタ
ック領域が拡大すると、ＲＡＭの変数領域の一部がスタ
ック領域として使用されてしまうことがある。
【０００８】このような場合、スタック領域として使用
された変数領域の変数値が、割込み処理中に書替えられ
てしまい、割込み終了後に復帰すべき実行アドレスが異
常な値に書替えられることになるので、プログラムが暴
走してしまうという問題がある。
された変数領域の変数値が、割込み処理中に書替えられ
てしまい、割込み終了後に復帰すべき実行アドレスが異
常な値に書替えられることになるので、プログラムが暴
走してしまうという問題がある。
【０００９】そのような問題を解決するため、本発明
は、ＲＡＭ上のスタック領域と変数領域との間に、スタ
ックオーバーフロー検出領域が設けられ、スタックオー
バーフローによるプログラムの暴走を防止することがで
きるコンピューターシステム、そのためのプログラムの
暴走防止方法及び暴走防止プログラムを記録した記録媒
体を提供することを目的としている。
は、ＲＡＭ上のスタック領域と変数領域との間に、スタ
ックオーバーフロー検出領域が設けられ、スタックオー
バーフローによるプログラムの暴走を防止することがで
きるコンピューターシステム、そのためのプログラムの
暴走防止方法及び暴走防止プログラムを記録した記録媒
体を提供することを目的としている。
【００１０】
【課題を解決するための手段】本発明の第１の観点を達
成するために、プログラムの暴走を防止する方法は、割
込み処理に応答して復帰先アドレスを格納するスタック
処理において、オーバーフローが発生したか否かを判定
する判定ステップと、前記スタック領域のオーバーフロ
ーが発生したと判定されたとき、変数領域の一部を前記
スタック処理のために開放する開放ステップとを具備す
ることを特徴とする。
成するために、プログラムの暴走を防止する方法は、割
込み処理に応答して復帰先アドレスを格納するスタック
処理において、オーバーフローが発生したか否かを判定
する判定ステップと、前記スタック領域のオーバーフロ
ーが発生したと判定されたとき、変数領域の一部を前記
スタック処理のために開放する開放ステップとを具備す
ることを特徴とする。
【００１１】前記判定ステップは、スタック領域とは別
に設けられたオーバーフロー検出領域への前記復帰先ア
ドレスの格納であるか否かに基づいて判定することを特
徴とする。ここで、前記判定ステップは、前記オーバー
フロー検出領域に予め定められたデータを書き込むステ
ップと、前記割り込み処理に応答して、前記オーバーフ
ロー検出領域からデータを読み出すステップと、前記読
み出されたデータが前記予め定められたデータと一致す
るか否かを判定するステップとを具備しても良い。ある
いは、前記割り込み処理において、前記復帰先アドレス
が、前記スタック領域あるいは前記オーバーフロー検出
領域に格納されるとき、前記判定ステップは、前記オー
バーフロー検出領域に予め定められたデータを書き込む
ステップと、前記割り込み処理に応答して、前記オーバ
ーフロー検出領域からデータを読み出すステップと、前
記読み出されたデータが前記予め定められたデータと一
致するか否かを判定するステップとを具備してもよい。
に設けられたオーバーフロー検出領域への前記復帰先ア
ドレスの格納であるか否かに基づいて判定することを特
徴とする。ここで、前記判定ステップは、前記オーバー
フロー検出領域に予め定められたデータを書き込むステ
ップと、前記割り込み処理に応答して、前記オーバーフ
ロー検出領域からデータを読み出すステップと、前記読
み出されたデータが前記予め定められたデータと一致す
るか否かを判定するステップとを具備しても良い。ある
いは、前記割り込み処理において、前記復帰先アドレス
が、前記スタック領域あるいは前記オーバーフロー検出
領域に格納されるとき、前記判定ステップは、前記オー
バーフロー検出領域に予め定められたデータを書き込む
ステップと、前記割り込み処理に応答して、前記オーバ
ーフロー検出領域からデータを読み出すステップと、前
記読み出されたデータが前記予め定められたデータと一
致するか否かを判定するステップとを具備してもよい。
【００１２】この場合、前記開放ステップは、前記変数
領域の変数の分解能を変換する変換ステップを含むこと
を特徴とする。より具体的には、前記開放ステップは、
前記変換ステップにより開放された前記変数領域の一部
を新たなスタック領域及びスタックオーバーフロー検出
領域として設定する設定ステップを含むことを特徴とす
るプログラムの暴走を防止する方法。
領域の変数の分解能を変換する変換ステップを含むこと
を特徴とする。より具体的には、前記開放ステップは、
前記変換ステップにより開放された前記変数領域の一部
を新たなスタック領域及びスタックオーバーフロー検出
領域として設定する設定ステップを含むことを特徴とす
るプログラムの暴走を防止する方法。
【００１３】本発明の第２の観点を実現するために、コ
ンピューターに実行可能な記録媒体には、割込み処理に
応答して復帰先アドレスを格納するスタック処理におい
て、オーバーフローが発生したか否かを判定する判定ス
テップと、前記スタック領域のオーバーフローが発生し
たと判定されたとき、変数領域の一部を前記スタック処
理のために開放する開放ステップとからなる処理のため
のプログラムが記録されている。前記記録媒体におい
て、前記判定ステップは、スタック領域とは別に設けら
れたオーバーフロー検出領域への前記復帰先アドレスの
格納であるか否かに基づいて判定することを特徴とす
る。
ンピューターに実行可能な記録媒体には、割込み処理に
応答して復帰先アドレスを格納するスタック処理におい
て、オーバーフローが発生したか否かを判定する判定ス
テップと、前記スタック領域のオーバーフローが発生し
たと判定されたとき、変数領域の一部を前記スタック処
理のために開放する開放ステップとからなる処理のため
のプログラムが記録されている。前記記録媒体におい
て、前記判定ステップは、スタック領域とは別に設けら
れたオーバーフロー検出領域への前記復帰先アドレスの
格納であるか否かに基づいて判定することを特徴とす
る。
【００１４】ここで、前記判定ステップは、前記オーバ
ーフロー検出領域に予め定められたデータを書き込むス
テップと、前記割り込み処理に応答して、前記オーバー
フロー検出領域からデータを読み出すステップと、前記
読み出されたデータが前記予め定められたデータと一致
するか否かを判定するステップとを具備することが望ま
しい。あるいは、前記割り込み処理において、前記復帰
先アドレスが、前記スタック領域あるいは前記オーバー
フロー検出領域に格納されるとき、前記判定ステップ
は、前記オーバーフロー検出領域に予め定められたデー
タを書き込むステップと、前記割り込み処理に応答し
て、前記オーバーフロー検出領域からデータを読み出す
ステップと、前記読み出されたデータが前記予め定めら
れたデータと一致するか否かを判定するステップとを具
備してもよい。
ーフロー検出領域に予め定められたデータを書き込むス
テップと、前記割り込み処理に応答して、前記オーバー
フロー検出領域からデータを読み出すステップと、前記
読み出されたデータが前記予め定められたデータと一致
するか否かを判定するステップとを具備することが望ま
しい。あるいは、前記割り込み処理において、前記復帰
先アドレスが、前記スタック領域あるいは前記オーバー
フロー検出領域に格納されるとき、前記判定ステップ
は、前記オーバーフロー検出領域に予め定められたデー
タを書き込むステップと、前記割り込み処理に応答し
て、前記オーバーフロー検出領域からデータを読み出す
ステップと、前記読み出されたデータが前記予め定めら
れたデータと一致するか否かを判定するステップとを具
備してもよい。
【００１５】上記の場合、前記開放ステップは、前記変
数領域の変数の分解能を変換する変換ステップを含むこ
とを特徴とする。また、前記開放ステップは、前記変換
ステップにより開放された前記変数領域の一部を新たな
スタック領域及びスタックオーバーフロー検出領域とし
て設定する設定ステップを含むことを特徴とする。
数領域の変数の分解能を変換する変換ステップを含むこ
とを特徴とする。また、前記開放ステップは、前記変換
ステップにより開放された前記変数領域の一部を新たな
スタック領域及びスタックオーバーフロー検出領域とし
て設定する設定ステップを含むことを特徴とする。
【００１６】本発明の第３の観点を実現するために、コ
ンピューターシステムは、アプリケーションプログラム
と制御プログラムを実行するＣＰＵと、前記アプリケー
ションプログラムで使用される変数を格納する変数領域
と、スタック領域と、オーバーフロー検出領域を有する
メモリとを具備し、前記ＣＰＵは、割り込み事象に応答
して前記アプリケーションプログラムの実行を中断する
とき、前記制御プログラムに基づいて、次に実行される
べき実行アドレスを前記スタック領域と前記オーバーフ
ロー検出領域のいずれかに格納するスタック処理を実行
し、前記スタック領域のオーバーフローが発生したか否
かを判定し、前記スタック領域のオーバーフローが発生
したと判定されたとき、前記変数領域の一部を前記スタ
ック処理のために開放することを特徴とする。
ンピューターシステムは、アプリケーションプログラム
と制御プログラムを実行するＣＰＵと、前記アプリケー
ションプログラムで使用される変数を格納する変数領域
と、スタック領域と、オーバーフロー検出領域を有する
メモリとを具備し、前記ＣＰＵは、割り込み事象に応答
して前記アプリケーションプログラムの実行を中断する
とき、前記制御プログラムに基づいて、次に実行される
べき実行アドレスを前記スタック領域と前記オーバーフ
ロー検出領域のいずれかに格納するスタック処理を実行
し、前記スタック領域のオーバーフローが発生したか否
かを判定し、前記スタック領域のオーバーフローが発生
したと判定されたとき、前記変数領域の一部を前記スタ
ック処理のために開放することを特徴とする。
【００１７】
【発明の実施の形態】以下に添付図面を参照して、本発
明によるプログラム暴走防止方法ついて詳細に説明す
る。
明によるプログラム暴走防止方法ついて詳細に説明す
る。
【００１８】図１は、本発明のプログラム暴走防止方法
の一実施の形態に係るコンピューターシステムを示す
図、図２は、図１のＲＡＭの使用状態を示す図、図３〜
図８は、プログラム暴走防止方法を説明するためのフロ
ーチャート、図９は、プログラム暴走防止方法による分
解能を変換して領域を開放する処理を示す概念図であ
る。
の一実施の形態に係るコンピューターシステムを示す
図、図２は、図１のＲＡＭの使用状態を示す図、図３〜
図８は、プログラム暴走防止方法を説明するためのフロ
ーチャート、図９は、プログラム暴走防止方法による分
解能を変換して領域を開放する処理を示す概念図であ
る。
【００１９】図１に示すように、コンピューターシステ
ムは、ＲＡＭ（ランダム・アクセス・メモリ）１、ＲＯ
Ｍ（リード・オンリー・メモリ）２及びＣＰＵ（中央演
算処理部）３を備えている。ＲＡＭ１は、プログラムで
使用される変数を格納するための変数領域、割込み処理
を行う場合の復帰先アドレスを記憶するスタック領域、
オーバーフロー検出領域を有する。ＲＯＭ２は、ＣＰＵ
３により実行されるプログラムと制御プログラムを記憶
している。
ムは、ＲＡＭ（ランダム・アクセス・メモリ）１、ＲＯ
Ｍ（リード・オンリー・メモリ）２及びＣＰＵ（中央演
算処理部）３を備えている。ＲＡＭ１は、プログラムで
使用される変数を格納するための変数領域、割込み処理
を行う場合の復帰先アドレスを記憶するスタック領域、
オーバーフロー検出領域を有する。ＲＯＭ２は、ＣＰＵ
３により実行されるプログラムと制御プログラムを記憶
している。
【００２０】次に、本実施の形態のプログラム暴走防止
方法の概念を、図２を用いて説明する。本実施の形態で
は、図２の（ａ）に示すように、メモリ装置であるＲＡ
Ｍ１の未使用領域と変数領域との間に、スタックオーバ
ーフロー検出領域が設けられている。図２の（ｂ）に示
すように、複数の割込みが発生して、スタック領域が大
きくなり、予め設定されていたスタックオーバーフロー
検出領域までスタック領域として使用されたと判断され
た場合には、図２の（ｃ）に示すように、変数領域の変
数の分解能を変換して変数領域を縮小し、変数領域を縮
小した分だけスタックのための未使用領域として開放す
る。これにより、開放された領域を、新たにスタック領
域及びスタックオーバーフロー検出領域として使用する
ことができる。
方法の概念を、図２を用いて説明する。本実施の形態で
は、図２の（ａ）に示すように、メモリ装置であるＲＡ
Ｍ１の未使用領域と変数領域との間に、スタックオーバ
ーフロー検出領域が設けられている。図２の（ｂ）に示
すように、複数の割込みが発生して、スタック領域が大
きくなり、予め設定されていたスタックオーバーフロー
検出領域までスタック領域として使用されたと判断され
た場合には、図２の（ｃ）に示すように、変数領域の変
数の分解能を変換して変数領域を縮小し、変数領域を縮
小した分だけスタックのための未使用領域として開放す
る。これにより、開放された領域を、新たにスタック領
域及びスタックオーバーフロー検出領域として使用する
ことができる。
【００２１】次に、本実施の形態のプログラム暴走防止
方法について、図３〜図９を用いて説明する。
方法について、図３〜図９を用いて説明する。
【００２２】図３は、プログラム全体の流れを示すフロ
ーチャートである。ＣＰＵ３は、ＲＯＭ２に格納された
アプリケーションプログラムの実行が指示されたとき、
まず制御プログラムを実行してイニシャライズ処理（ス
テップＳ１）し、その後、メイン処理としてアプリケー
ションプログラムを実行する（ステップＳ２）。イニシ
ャライズ処理（ステップＳ１）は、ＣＰＵ３の起動直後
にのみ実行される。
ーチャートである。ＣＰＵ３は、ＲＯＭ２に格納された
アプリケーションプログラムの実行が指示されたとき、
まず制御プログラムを実行してイニシャライズ処理（ス
テップＳ１）し、その後、メイン処理としてアプリケー
ションプログラムを実行する（ステップＳ２）。イニシ
ャライズ処理（ステップＳ１）は、ＣＰＵ３の起動直後
にのみ実行される。
【００２３】図４は、図３のイニシャライズ処理（ステ
ップＳ１）の詳細を示すフローチャートである。図４の
イニシャライズ処理は、本実施の形態に関わるスタック
オーバーフロー検出領域のイニシャライズ処理（ステッ
プＳ３）と、スタックオーバーフロー検出領域以外のイ
ニシャライズ処理（ステップＳ４）とからなる。
ップＳ１）の詳細を示すフローチャートである。図４の
イニシャライズ処理は、本実施の形態に関わるスタック
オーバーフロー検出領域のイニシャライズ処理（ステッ
プＳ３）と、スタックオーバーフロー検出領域以外のイ
ニシャライズ処理（ステップＳ４）とからなる。
【００２４】図５は、図４のスタックオーバーフロー検
出領域のイニシャライズ処理（ステップＳ３）の詳細を
示すフローチャートである。ここでは、割込み処理発生
によるスタックが、スタックオーバーフロー検出領域内
まで積まれたかどうか検出するための準備として、ＣＰ
Ｕ３は、制御プログラムに従って、スタックオーバーフ
ロー検出領域にオーバーフローチェックデータをセット
する（ステップＳ５）。
出領域のイニシャライズ処理（ステップＳ３）の詳細を
示すフローチャートである。ここでは、割込み処理発生
によるスタックが、スタックオーバーフロー検出領域内
まで積まれたかどうか検出するための準備として、ＣＰ
Ｕ３は、制御プログラムに従って、スタックオーバーフ
ロー検出領域にオーバーフローチェックデータをセット
する（ステップＳ５）。
【００２５】図６は、図３のメイン処理（ステップＳ
２）の中で割り込み事象が発生したときの処理の詳細を
示すフローチャートである。ここでは、スタックオーバ
ーフロー検出処理（ステップＳ６）と、スタックオーバ
ーフロー検出処理以外の処理（ステップＳ７）とが実行
される。
２）の中で割り込み事象が発生したときの処理の詳細を
示すフローチャートである。ここでは、スタックオーバ
ーフロー検出処理（ステップＳ６）と、スタックオーバ
ーフロー検出処理以外の処理（ステップＳ７）とが実行
される。
【００２６】図７は、図６のスタックオーバーフロー検
出処理（ステップＳ６）の詳細を示すフローチャートで
ある。
出処理（ステップＳ６）の詳細を示すフローチャートで
ある。
【００２７】割り込み事象が発生したときには、制御プ
ログラムが実行され、スタック処理が行われる。すなわ
ち、割り込み処理を実行する前の次の実行アドレスを復
帰先アドレスとしてスタック領域あるいはオーバーフロ
ー検出領域のアドレスに書き込む。このアドレスは、今
までに発生した割り込み事象等に基づいて決定される。
ログラムが実行され、スタック処理が行われる。すなわ
ち、割り込み処理を実行する前の次の実行アドレスを復
帰先アドレスとしてスタック領域あるいはオーバーフロ
ー検出領域のアドレスに書き込む。このアドレスは、今
までに発生した割り込み事象等に基づいて決定される。
【００２８】次に、スタックオーバーフロー検出処理で
は、スタックオーバーフロー検出領域からデータが読み
出され、読み出されたスタックオーバーフロー検出領域
のデータがオーバーフローチェックデータと一致するか
確認される（ステップＳ８）。ここで、スタックオーバ
ーフロー検出領域がスタック領域として使用された場
合、すなわちスタックオーバーフローが発生した場合に
は、スタック領域として使用された部分には前記実行ア
ドレスが書き込まれているので、オーバーフローチェッ
クデータと一致しない。しかしながら、スタックオーバ
ーフロー検出領域がスタック領域として使用されていな
い場合、すなわちスタックオーバーフローが発生してい
ない場合には、オーバーフローチェックデータと一致す
る。
は、スタックオーバーフロー検出領域からデータが読み
出され、読み出されたスタックオーバーフロー検出領域
のデータがオーバーフローチェックデータと一致するか
確認される（ステップＳ８）。ここで、スタックオーバ
ーフロー検出領域がスタック領域として使用された場
合、すなわちスタックオーバーフローが発生した場合に
は、スタック領域として使用された部分には前記実行ア
ドレスが書き込まれているので、オーバーフローチェッ
クデータと一致しない。しかしながら、スタックオーバ
ーフロー検出領域がスタック領域として使用されていな
い場合、すなわちスタックオーバーフローが発生してい
ない場合には、オーバーフローチェックデータと一致す
る。
【００２９】したがって、（ステップＳ８）において、
スタックオーバーフロー検出領域のデータが、オーバー
フローチェックデータと一致している場合には、スタッ
クオーバーフローの発生は無いとして、識別のための処
理（たとえばスタックオーバーフロー発生フラグをクリ
アする等）を行い（ステップＳ９）、スタックオーバー
フロー検出領域のデータが、オーバーフローチェックデ
ータと一致していない場合には、スタックオーバーフロ
ー発生があったとして、識別のための処理（たとえばス
タックオーバーフローフラグをセットする等）を行う
（ステップＳ１０）。
スタックオーバーフロー検出領域のデータが、オーバー
フローチェックデータと一致している場合には、スタッ
クオーバーフローの発生は無いとして、識別のための処
理（たとえばスタックオーバーフロー発生フラグをクリ
アする等）を行い（ステップＳ９）、スタックオーバー
フロー検出領域のデータが、オーバーフローチェックデ
ータと一致していない場合には、スタックオーバーフロ
ー発生があったとして、識別のための処理（たとえばス
タックオーバーフローフラグをセットする等）を行う
（ステップＳ１０）。
【００３０】図８は、図６のスタックオーバーフロー検
出処理以外の処理（ステップＳ７）の処理の流れを示す
フローチャートである。ここでは、まずスタックオーバ
ーフロー検出処理の結果により、スタックオーバーフロ
ーが発生したか否かが判定される（ステップＳ１１）。
この判定は、たとえばスタックオーバーフローフラグが
セットされているか否かにより行われる。
出処理以外の処理（ステップＳ７）の処理の流れを示す
フローチャートである。ここでは、まずスタックオーバ
ーフロー検出処理の結果により、スタックオーバーフロ
ーが発生したか否かが判定される（ステップＳ１１）。
この判定は、たとえばスタックオーバーフローフラグが
セットされているか否かにより行われる。
【００３１】もしスタックオーバーフローの発生が無か
った場合（すなわち、スタックオーバーフローフラグが
クリアされていた場合）には、分解能を変換しなかった
場合の変数を用いた処理が実行される（ステップＳ１
２）。スタックオーバーフローの発生が有った場合（す
なわち、スタックオーバーフローフラグがセットされて
いた場合）には、分解能を変換して変数領域を開放する
処理（ステップＳ１３）、新たなスタックオーバーフロ
ー検出領域の設定及びオーバーフローチェックデータの
セット（ステップＳ１４）が実行された後、分解能を変
換した場合の変数を用いた処理が実行される（ステップ
Ｓ１５）。
った場合（すなわち、スタックオーバーフローフラグが
クリアされていた場合）には、分解能を変換しなかった
場合の変数を用いた処理が実行される（ステップＳ１
２）。スタックオーバーフローの発生が有った場合（す
なわち、スタックオーバーフローフラグがセットされて
いた場合）には、分解能を変換して変数領域を開放する
処理（ステップＳ１３）、新たなスタックオーバーフロ
ー検出領域の設定及びオーバーフローチェックデータの
セット（ステップＳ１４）が実行された後、分解能を変
換した場合の変数を用いた処理が実行される（ステップ
Ｓ１５）。
【００３２】図９は、分解能を変換して変数領域の一部
を未使用領域として開放する処理を示す概念図である。
を未使用領域として開放する処理を示す概念図である。
【００３３】図９（ａ）のように、今、２バイト長の変
数Ａの領域が、メモリ上に確保されていたとする。たと
えば、変数Ａが０〜２００までの１０進数を取りうるも
のとし、分解能１／２５６でメモリに記憶されていたと
する。この場合、記憶されている値は、最大で２００×
２５６＝５１２００である。この値は、１６進数でＣ８
００となる。従って、図９（ｃ）のようにメモリ上に記
憶される。
数Ａの領域が、メモリ上に確保されていたとする。たと
えば、変数Ａが０〜２００までの１０進数を取りうるも
のとし、分解能１／２５６でメモリに記憶されていたと
する。この場合、記憶されている値は、最大で２００×
２５６＝５１２００である。この値は、１６進数でＣ８
００となる。従って、図９（ｃ）のようにメモリ上に記
憶される。
【００３４】上記の（ステップＳ１１）において、スタ
ックオーバーフローの発生が有ったと判断された場合に
は、図９（ｂ）のように、分解能１／２５６の値５１２
００を１／２５６倍することで、現在のＡの値の分解能
を１に変換する。これにより、変換されたＡは最大で２
００（１６進数でＣ８）までの１バイト長で足りること
となり、図９（ｄ）のようにそれまで使用していた１バ
イトを開放できる。
ックオーバーフローの発生が有ったと判断された場合に
は、図９（ｂ）のように、分解能１／２５６の値５１２
００を１／２５６倍することで、現在のＡの値の分解能
を１に変換する。これにより、変換されたＡは最大で２
００（１６進数でＣ８）までの１バイト長で足りること
となり、図９（ｄ）のようにそれまで使用していた１バ
イトを開放できる。
【００３５】同様にして、他の変数についても分解能の
変換を行うことにより、変数の領域を縮小させ、メモリ
を開放することが出来る。
変換を行うことにより、変数の領域を縮小させ、メモリ
を開放することが出来る。
【００３６】このようにして開放されたメモリは、新た
なスタック領域として使用することができる。なお、こ
の開放された領域の一部を、新たにスタックオーバーフ
ロー検出領域としてオーバーフローチェックデータをセ
ットしておくことで、さらにスタックが積まれてオーバ
ーフローが発生する場合にも、同様の処理でプログラム
の暴走を回避することができる。
なスタック領域として使用することができる。なお、こ
の開放された領域の一部を、新たにスタックオーバーフ
ロー検出領域としてオーバーフローチェックデータをセ
ットしておくことで、さらにスタックが積まれてオーバ
ーフローが発生する場合にも、同様の処理でプログラム
の暴走を回避することができる。
【００３７】このように、本実施の形態では、ＲＡＭ１
上の割込み処理後の復帰先アドレスを記憶するのスタッ
ク領域と、プログラムで使用される変数値を記憶する変
数領域との間にスタックオーバーフロー検出領域を設
け、スタックオーバーフロー検出領域に復帰先アドレス
の書込みが行われた場合には、変数領域の変数の分解能
を変換して変数領域を縮小し、変数領域を縮小した分だ
け変数領域を開放するとともに、開放された領域を新た
なスタック領域及びスタックオーバーフロー検出領域と
することで、変数領域の変数値の書替えにより復帰先ア
ドレスが異常値に書き換えられるのを阻止するようにし
た。よって、複数の割込みの発生によってスタック領域
が拡大しても、変数領域の変数値の書替えにより復帰先
アドレスが異常値に書き換えられる事がないので、割込
み終了後に復帰すべき実行アドレスが正常値に保持され
ることから、プログラムの暴走が発生しない。
上の割込み処理後の復帰先アドレスを記憶するのスタッ
ク領域と、プログラムで使用される変数値を記憶する変
数領域との間にスタックオーバーフロー検出領域を設
け、スタックオーバーフロー検出領域に復帰先アドレス
の書込みが行われた場合には、変数領域の変数の分解能
を変換して変数領域を縮小し、変数領域を縮小した分だ
け変数領域を開放するとともに、開放された領域を新た
なスタック領域及びスタックオーバーフロー検出領域と
することで、変数領域の変数値の書替えにより復帰先ア
ドレスが異常値に書き換えられるのを阻止するようにし
た。よって、複数の割込みの発生によってスタック領域
が拡大しても、変数領域の変数値の書替えにより復帰先
アドレスが異常値に書き換えられる事がないので、割込
み終了後に復帰すべき実行アドレスが正常値に保持され
ることから、プログラムの暴走が発生しない。
【００３８】尚、上記の例における制御プログラムはオ
ペレーティングシステム（ＯＳ）であっても良い。
ペレーティングシステム（ＯＳ）であっても良い。
【００３９】また、アプリケーションプログラムが制御
プログラムをライブラリーとして持つことにより、上記
処理が行われても良い。
プログラムをライブラリーとして持つことにより、上記
処理が行われても良い。
【００４０】
【発明の効果】本発明によるプログラムの暴走防止方法
及び暴走防止プログラムを記録した記録媒体並びにメモ
リ装置は、変数領域の変数の分解能を変換して変数領域
を縮小し、変数領域を縮小した分だけ変数領域を開放す
るとともに、開放された領域を新たなスタック領域及び
スタックオーバーフロー検出領域として変数領域の変数
値の書替えにより復帰先アドレスが異常値に書き換えら
れるのを阻止するようにしたので、スタックオーバーフ
ローによるプログラムの暴走を防止することができる。
及び暴走防止プログラムを記録した記録媒体並びにメモ
リ装置は、変数領域の変数の分解能を変換して変数領域
を縮小し、変数領域を縮小した分だけ変数領域を開放す
るとともに、開放された領域を新たなスタック領域及び
スタックオーバーフロー検出領域として変数領域の変数
値の書替えにより復帰先アドレスが異常値に書き換えら
れるのを阻止するようにしたので、スタックオーバーフ
ローによるプログラムの暴走を防止することができる。
【図１】図１は、本発明のプログラム暴走防止方法の一
実施の形態に係るＩＣチップを示す図である。
実施の形態に係るＩＣチップを示す図である。
【図２】図２は、図１のＲＡＭ（ランダムアクセスメモ
リ）の使用状態を示す図である。
リ）の使用状態を示す図である。
【図３】図３は、プログラム全体の流れを示すフローチ
ャートである。
ャートである。
【図４】図４は、図３のイニシャライズ処理の流れを示
すフローチャートである。
すフローチャートである。
【図５】図５は、図４のスタックオーバーフロー検出領
域のイニシャライズ処理の流れを示すフローチャートで
ある。
域のイニシャライズ処理の流れを示すフローチャートで
ある。
【図６】図６は、図３のメイン処理の流れを示すフロー
チャートである。
チャートである。
【図７】図７は、図６のスタックオーバーフロー検出処
理の流れれを示すフローチャートである。
理の流れれを示すフローチャートである。
【図８】図８は、図６のスタックオーバーフロー検出処
理以外の処理の流れを示すフローチャートである。
理以外の処理の流れを示すフローチャートである。
【図９】図９は、分解能を変換して領域を開放する処理
を示す概念図である。
を示す概念図である。
【図１０】図１０は、従来のＣＰＵによるプログラムの
実行処理において、ＲＡＭ上のスタック領域の大きさが
変動する状態を示す図である。
実行処理において、ＲＡＭ上のスタック領域の大きさが
変動する状態を示す図である。
【図１１】図１１は、従来のＣＰＵによるプログラムの
実行処理において、ＲＡＭ上のスタック領域の大きさが
変動する状態を示す図である。
実行処理において、ＲＡＭ上のスタック領域の大きさが
変動する状態を示す図である。
【図１２】図１２は、従来のＣＰＵによるプログラムの
実行処理において、ＲＡＭ上のスタック領域の大きさが
変動する状態を示す図である。
実行処理において、ＲＡＭ上のスタック領域の大きさが
変動する状態を示す図である。
１ ＲＡＭ ２ ＲＯＭ ３ ＣＰＵ
Claims (13)
- 【請求項１】割込み処理に応答して復帰先アドレスを格
納するスタック処理において、オーバーフローが発生し
たか否かを判定する判定ステップと、 前記スタック領域のオーバーフローが発生したと判定さ
れたとき、変数領域の一部を前記スタック処理のために
開放する開放ステップとを具備することを特徴とするプ
ログラムの暴走を防止する方法。 - 【請求項２】請求項１に記載のプログラムの暴走を防止
する方法において、 前記判定ステップは、スタック領域とは別に設けられた
オーバーフロー検出領域への前記復帰先アドレスの格納
であるか否かに基づいて判定することを特徴とするプロ
グラムの暴走を防止する方法。 - 【請求項３】請求項２に記載のプログラムの暴走を防止
する方法において、 前記判定ステップは、 前記オーバーフロー検出領域に予め定められたデータを
書き込むステップと、 前記割り込み処理に応答して、前記オーバーフロー検出
領域からデータを読み出すステップと、 前記読み出されたデータが前記予め定められたデータと
一致するか否かを判定するステップとを具備するプログ
ラムの暴走を防止する方法。 - 【請求項４】請求項２に記載のプログラムの暴走を防止
する方法において、 前記割り込み処理において、前記復帰先アドレスは、前
記スタック領域あるいは前記オーバーフロー検出領域に
格納され、 前記判定ステップは、 前記オーバーフロー検出領域に予め定められたデータを
書き込むステップと、 前記割り込み処理に応答して、前記オーバーフロー検出
領域からデータを読み出すステップと、 前記読み出されたデータが前記予め定められたデータと
一致するか否かを判定するステップとを具備するプログ
ラムの暴走を防止する方法。 - 【請求項５】請求項１乃至４のいずれかに記載のプログ
ラムの暴走を防止する方法において、 前記開放ステップは、前記変数領域の変数の分解能を変
換する変換ステップを含むことを特徴とするプログラム
の暴走を防止する方法。 - 【請求項６】請求項５に記載のプログラムの暴走を防止
する方法において、 前記開放ステップは、前記変換ステップにより開放され
た前記変数領域の一部を新たなスタック領域及びスタッ
クオーバーフロー検出領域として設定する設定ステップ
を含むことを特徴とするプログラムの暴走を防止する方
法。 - 【請求項７】割込み処理に応答して復帰先アドレスを格
納するスタック処理において、オーバーフローが発生し
たか否かを判定する判定ステップと、 前記スタック領域のオーバーフローが発生したと判定さ
れたとき、変数領域の一部を前記スタック処理のために
開放する開放ステップとからなる処理のためのプログラ
ムを記録した、コンピューターに実行可能な記録媒体。 - 【請求項８】請求項７に記載の記録媒体において、 前記判定ステップは、スタック領域とは別に設けられた
オーバーフロー検出領域への前記復帰先アドレスの格納
であるか否かに基づいて判定することを特徴とするプロ
グラムを記録した、コンピューターに実行可能な記録媒
体。 - 【請求項９】請求項８に記載の記録媒体において、 前記判定ステップは、 前記オーバーフロー検出領域に予め定められたデータを
書き込むステップと、 前記割り込み処理に応答して、前記オーバーフロー検出
領域からデータを読み出すステップと、 前記読み出されたデータが前記予め定められたデータと
一致するか否かを判定するステップとを具備するプログ
ラムを記録した、コンピューターに実行可能な記録媒
体。 - 【請求項１０】請求項８に記載の記録媒体において、 前記割り込み処理において、前記復帰先アドレスは、前
記スタック領域あるいは前記オーバーフロー検出領域に
格納され、 前記判定ステップは、 前記オーバーフロー検出領域に予め定められたデータを
書き込むステップと、 前記割り込み処理に応答して、前記オーバーフロー検出
領域からデータを読み出すステップと、 前記読み出されたデータが前記予め定められたデータと
一致するか否かを判定するステップとを具備するプログ
ラムを記録した、コンピューターに実行可能な記録媒
体。 - 【請求項１１】請求項７乃至１０のいずれかに記載の記
録媒体において、 前記開放ステップは、前記変数領域の変数の分解能を変
換する変換ステップを含むことを特徴とするプログラム
を記録した、コンピューターに実行可能な記録媒体。 - 【請求項１２】請求項１１に記載の記録媒体において、 前記開放ステップは、前記変換ステップにより開放され
た前記変数領域の一部を新たなスタック領域及びスタッ
クオーバーフロー検出領域として設定する設定ステップ
を含むことを特徴とするプログラムを記録した、コンピ
ューターに実行可能な記録媒体。 - 【請求項１３】アプリケーションプログラムと制御プロ
グラムを実行するＣＰＵと、 前記アプリケーションプログラムで使用される変数を格
納する変数領域と、スタック領域と、オーバーフロー検
出領域を有するメモリとを具備し、 前記ＣＰＵは、割り込み事象に応答して前記アプリケー
ションプログラムの実行を中断するとき、前記制御プロ
グラムに基づいて、中断後に実行されるべき実行アドレ
スを前記スタック領域と前記オーバーフロー検出領域の
いずれかに格納するスタック処理を実行し、前記スタッ
ク領域のオーバーフローが発生したか否かを判定し、前
記スタック領域のオーバーフローが発生したと判定され
たとき、前記変数領域の一部を前記スタック処理のため
に開放することを特徴とするコンピューターシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10329875A JP2000155677A (ja) | 1998-11-19 | 1998-11-19 | プログラムの暴走防止方法、そのためのコンピューターシステムと暴走防止プログラムを記録した記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10329875A JP2000155677A (ja) | 1998-11-19 | 1998-11-19 | プログラムの暴走防止方法、そのためのコンピューターシステムと暴走防止プログラムを記録した記録媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000155677A true JP2000155677A (ja) | 2000-06-06 |
Family
ID=18226231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10329875A Pending JP2000155677A (ja) | 1998-11-19 | 1998-11-19 | プログラムの暴走防止方法、そのためのコンピューターシステムと暴走防止プログラムを記録した記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000155677A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007148529A (ja) * | 2005-11-24 | 2007-06-14 | Nippon Telegr & Teleph Corp <Ntt> | バッファオーバーフロー検知装置、バッファオーバーフロー検知方法およびバッファオーバーフロー検知プログラム |
| KR20080036733A (ko) * | 2006-10-24 | 2008-04-29 | 한국오므론전장주식회사 | 오동작을 방지하기 위한 임베디드 시스템에서의마이크로컨트롤유닛 및 그 저장공간에서의 스택관리방법 |
| JP2009157542A (ja) * | 2007-12-26 | 2009-07-16 | Nec Electronics Corp | 情報処理装置及びそのスタックポインタ更新方法 |
| JP7414667B2 (ja) | 2020-08-27 | 2024-01-16 | 日立Astemo株式会社 | 電子制御装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0293730A (ja) * | 1988-09-29 | 1990-04-04 | Fuji Xerox Co Ltd | 情報処理装置 |
| JPH07281912A (ja) * | 1994-04-07 | 1995-10-27 | Nippondenso Co Ltd | スタック異常検出装置 |
| JPH10257422A (ja) * | 1997-03-13 | 1998-09-25 | Canon Inc | 画像記録再生装置 |
-
1998
- 1998-11-19 JP JP10329875A patent/JP2000155677A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0293730A (ja) * | 1988-09-29 | 1990-04-04 | Fuji Xerox Co Ltd | 情報処理装置 |
| JPH07281912A (ja) * | 1994-04-07 | 1995-10-27 | Nippondenso Co Ltd | スタック異常検出装置 |
| JPH10257422A (ja) * | 1997-03-13 | 1998-09-25 | Canon Inc | 画像記録再生装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007148529A (ja) * | 2005-11-24 | 2007-06-14 | Nippon Telegr & Teleph Corp <Ntt> | バッファオーバーフロー検知装置、バッファオーバーフロー検知方法およびバッファオーバーフロー検知プログラム |
| KR20080036733A (ko) * | 2006-10-24 | 2008-04-29 | 한국오므론전장주식회사 | 오동작을 방지하기 위한 임베디드 시스템에서의마이크로컨트롤유닛 및 그 저장공간에서의 스택관리방법 |
| JP2009157542A (ja) * | 2007-12-26 | 2009-07-16 | Nec Electronics Corp | 情報処理装置及びそのスタックポインタ更新方法 |
| US8234476B2 (en) | 2007-12-26 | 2012-07-31 | Renesas Electronics Corporation | Information processing apparatus and method of updating stack pointer |
| JP7414667B2 (ja) | 2020-08-27 | 2024-01-16 | 日立Astemo株式会社 | 電子制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6205561B1 (en) | Tracking and managing failure-susceptible operations in a computer system | |
| US20040243986A1 (en) | Interpreter and native code execution method | |
| JP3830867B2 (ja) | シングルチップマイクロコンピュータおよびそのブート領域切り替え方法 | |
| JP2005316599A (ja) | 割込制御装置 | |
| JPH0877075A (ja) | 情報処理装置 | |
| JP2000155677A (ja) | プログラムの暴走防止方法、そのためのコンピューターシステムと暴走防止プログラムを記録した記録媒体 | |
| JP4275451B2 (ja) | 不正メモリアクセス検知方法及びそのプログラム | |
| WO2000054133A1 (fr) | Dispositif de traitement de donnees, procede de sauvegarde/chargement de donnees et support de memorisation de donnees | |
| JPH09128267A (ja) | データ処理装置およびデータ処理方法 | |
| JPS599937B2 (ja) | 情報処理装置 | |
| JPH09198258A (ja) | タスクスタックオーバーフロー検出回路 | |
| JP2001117791A (ja) | 割込命令チェック装置及び記録媒体 | |
| JP2004287618A (ja) | オペレーティングシステム起動制御方法、およびその方法をコンピュータに実行させるプログラム、ならびにオペレーティングシステム起動制御装置 | |
| JP2723821B2 (ja) | ダンプ採取制御方式 | |
| JPH09330253A (ja) | メモリダンプ方法及びそれを適用したメモリダンプシステム | |
| JPS61141047A (ja) | 障害情報の退避方式 | |
| JPH0675957A (ja) | 編集中障害の復旧機構 | |
| JPH11134202A (ja) | タスク切替え装置 | |
| JP2003108398A (ja) | プログラム書換方法およびプログラム書換装置並びに情報処理装置 | |
| JP2574938B2 (ja) | システム起動方式 | |
| JP2812037B2 (ja) | 業務処理プログラムの再起動制御方式 | |
| JP2004062547A (ja) | 記録媒体 | |
| JP2005284925A (ja) | コンピュータシステムおよびプログラム更新方法 | |
| JP2000259452A (ja) | 記憶領域管理方法及び装置 | |
| JPH096709A (ja) | 拡張スロット付電子装置の制御方法とその装置、及び拡張媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011203 |