JP2871429B2 - 暴走監視機能を有するプロセッサ - Google Patents
暴走監視機能を有するプロセッサInfo
- Publication number
- JP2871429B2 JP2871429B2 JP5293952A JP29395293A JP2871429B2 JP 2871429 B2 JP2871429 B2 JP 2871429B2 JP 5293952 A JP5293952 A JP 5293952A JP 29395293 A JP29395293 A JP 29395293A JP 2871429 B2 JP2871429 B2 JP 2871429B2
- Authority
- JP
- Japan
- Prior art keywords
- timer
- instruction
- command
- state
- initial value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電気的な雑音源を持つ
装置の制御（例えば、自動車のエンジン制御）において
特に有効であり、プログラムされた言語に従って実行す
る暴走監視機能を有したプロセッサに関する。
装置の制御（例えば、自動車のエンジン制御）において
特に有効であり、プログラムされた言語に従って実行す
る暴走監視機能を有したプロセッサに関する。
【０００２】
【従来の技術】従来、プログラムされた言語に従って処
理を実行するマイクロプロセッサ、ＣＰＵ等のプロセッ
サにおける暴走を監視するために、ウォッチドクタイマ
方式が採用されている。このウォッチドクタイマ方式
は、タイマをソフトウエアによる命令語によって周期的
に初期値にセットする方式である。プログラムが指令さ
れた順序で実行されている場合には、タイマは周期的に
初期値にセットされる。しかしながら、プロセッサが指
令された順序でプログラムを実行していない場合には、
上記のソフトウエアによるセット命令語が実行されず、
タイマがタイムアップする。よって、このタイマのタイ
ムアップ信号を暴走検出信号として、この検出信号によ
て、プロセッサにリセットをかける。このような方式に
よりプログラムの暴走を検出するのがウォッチドクタイ
マ方式である。
理を実行するマイクロプロセッサ、ＣＰＵ等のプロセッ
サにおける暴走を監視するために、ウォッチドクタイマ
方式が採用されている。このウォッチドクタイマ方式
は、タイマをソフトウエアによる命令語によって周期的
に初期値にセットする方式である。プログラムが指令さ
れた順序で実行されている場合には、タイマは周期的に
初期値にセットされる。しかしながら、プロセッサが指
令された順序でプログラムを実行していない場合には、
上記のソフトウエアによるセット命令語が実行されず、
タイマがタイムアップする。よって、このタイマのタイ
ムアップ信号を暴走検出信号として、この検出信号によ
て、プロセッサにリセットをかける。このような方式に
よりプログラムの暴走を検出するのがウォッチドクタイ
マ方式である。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
タイマもソフトウエアによる命令語によって初期値にセ
ットされている。よって、暴走時に、タイマが完全に初
期値にセットされないとことを補償することはできな
い。暴走時にインストラクションデコーダに読み込まれ
たデータの中には、たまたま、タイマをセットする命令
語と同一コードのデータが含まれている可能性がある。
タイマもソフトウエアによる命令語によって初期値にセ
ットされている。よって、暴走時に、タイマが完全に初
期値にセットされないとことを補償することはできな
い。暴走時にインストラクションデコーダに読み込まれ
たデータの中には、たまたま、タイマをセットする命令
語と同一コードのデータが含まれている可能性がある。
【０００４】よって、上記のウォッチドクタイマ方式で
は、完全な暴走検出が行われないという問題がある。本
発明は上記の課題を解決するために成されたものであ
り、その目的は、暴走時において、インストラクション
デコーダに読み込まれたデータの中にタイマをセットす
る命令語と同一コードのデータが、例え、含まれていて
も、タイマをセットさせないようにすることで、より暴
走検出の精度を向上させることである。
は、完全な暴走検出が行われないという問題がある。本
発明は上記の課題を解決するために成されたものであ
り、その目的は、暴走時において、インストラクション
デコーダに読み込まれたデータの中にタイマをセットす
る命令語と同一コードのデータが、例え、含まれていて
も、タイマをセットさせないようにすることで、より暴
走検出の精度を向上させることである。
【０００５】
【課題を解決するための手段】上記課題を解決するため
の発明の構成は、時を計測するタイマと、正常動作時に
はタイムアップ前にタイマに初期値を設定する設定手段
と、タイマがタイムアップした場合には暴走と判定する
判定手段と、オペレ−ションシステムの動作する特権状
態とすることを指令する特権状態指令手段とを有したプ
ロセッサにおいて、タイマへの書込を可能とする書込予
備状態を指令するプリフィクス命令語、タイマへ初期値
を設定するタイマセット命令語とを設け、特権状態とな
っている場合に、プリフィクス命令語が解読されたこと
を示すデコード信号に応じて書込予備状態を設定する書
込予備状態設定手段と、書込予備状態設定手段により書
込予備状態が設定されている状態で、タイマセット命令
語が解読されたことを示すデコード信号を入力した場合
には、タイマに初期値を設定するタイマ初期設定手段
と、プリフィクス命令語の次の次の命令語の解読時に
は、書込予備状態を解除するリセット手段とを設けたこ
とである。
の発明の構成は、時を計測するタイマと、正常動作時に
はタイムアップ前にタイマに初期値を設定する設定手段
と、タイマがタイムアップした場合には暴走と判定する
判定手段と、オペレ−ションシステムの動作する特権状
態とすることを指令する特権状態指令手段とを有したプ
ロセッサにおいて、タイマへの書込を可能とする書込予
備状態を指令するプリフィクス命令語、タイマへ初期値
を設定するタイマセット命令語とを設け、特権状態とな
っている場合に、プリフィクス命令語が解読されたこと
を示すデコード信号に応じて書込予備状態を設定する書
込予備状態設定手段と、書込予備状態設定手段により書
込予備状態が設定されている状態で、タイマセット命令
語が解読されたことを示すデコード信号を入力した場合
には、タイマに初期値を設定するタイマ初期設定手段
と、プリフィクス命令語の次の次の命令語の解読時に
は、書込予備状態を解除するリセット手段とを設けたこ
とである。
【０００６】
【作用】上記の構成により、タイマに初期値がセットさ
れる条件は、次の３つの条件が成立した時である。 （１）オペレ−ションシステムが動作している特権状態
となっていること。 （２）プリフィクス命令語があること。 （３）プリフィクス命令語の次の命令語がタイマセット
命令語であること。 この条件が成立する場合には、オペレ−ションシステム
の動作する特権状態であり、先ず、プリフィクス命令語
が解読された時に、書込予備状態設定手段により書込予
備状態が設定される。次の命令語がタイマセット命令語
であれば、プリフィクス命令語の次の命令語に対して
は、書込予備状態は解除されていないので、タイマセッ
ト命令語の解読に応じてタイマが初期値に設定される。
尚、プリフィクス命令語の次の命令語がタイマセット命
令語でなければ、タイマの初期値のセットは行われな
い。さらに、プリフィクス命令語の次の次の命令語の解
読時にリセット手段により、プリフィクス命令語によっ
て設定された書込予備状態は解除される。即ち、書込予
備状態はプリフィクス命令語の次の命令語の実行サイク
ルの間だけ有効となる。
れる条件は、次の３つの条件が成立した時である。 （１）オペレ−ションシステムが動作している特権状態
となっていること。 （２）プリフィクス命令語があること。 （３）プリフィクス命令語の次の命令語がタイマセット
命令語であること。 この条件が成立する場合には、オペレ−ションシステム
の動作する特権状態であり、先ず、プリフィクス命令語
が解読された時に、書込予備状態設定手段により書込予
備状態が設定される。次の命令語がタイマセット命令語
であれば、プリフィクス命令語の次の命令語に対して
は、書込予備状態は解除されていないので、タイマセッ
ト命令語の解読に応じてタイマが初期値に設定される。
尚、プリフィクス命令語の次の命令語がタイマセット命
令語でなければ、タイマの初期値のセットは行われな
い。さらに、プリフィクス命令語の次の次の命令語の解
読時にリセット手段により、プリフィクス命令語によっ
て設定された書込予備状態は解除される。即ち、書込予
備状態はプリフィクス命令語の次の命令語の実行サイク
ルの間だけ有効となる。
【０００７】
【発明の効果】このように、特権状態であって、プリフ
ィクス命令語とタイマセット命令語が連続している場合
に初めて、タイマの初期値のセットが実行される。よっ
て、上記のように構成したことから、暴走時にタイマが
セットされる確率が極めて小さくなり、暴走検出の精度
や検出のレスポンスが向上する。
ィクス命令語とタイマセット命令語が連続している場合
に初めて、タイマの初期値のセットが実行される。よっ
て、上記のように構成したことから、暴走時にタイマが
セットされる確率が極めて小さくなり、暴走検出の精度
や検出のレスポンスが向上する。
【０００８】
【実施例】以下、本発明を具体的な実施例に基づいて説
明する。図１は、マイクロプロセッサの構成を示したブ
ロック図である。２０はインストラクションカウンタで
あり、実行すべき命令語の記憶されているアドレスを保
持している。インストラクションカウンタ２０は、命令
語の実行毎にその命令語の語長に応じて順次更新され
る。又、分岐命令語の場合には分岐命令語で指令された
アドレスがインストラクションカウンタ２０に設定され
る。
明する。図１は、マイクロプロセッサの構成を示したブ
ロック図である。２０はインストラクションカウンタで
あり、実行すべき命令語の記憶されているアドレスを保
持している。インストラクションカウンタ２０は、命令
語の実行毎にその命令語の語長に応じて順次更新され
る。又、分岐命令語の場合には分岐命令語で指令された
アドレスがインストラクションカウンタ２０に設定され
る。
【０００９】インストラクションカウンタ２０の値は、
スイッチ回路２３を介してアドレスカウンタ２２に出力
される。アドレスカウンタ２２の値はアドレスバス２に
出力され、その値に応じて、そのアドレスバス２に接続
されているＲＡＭ／ＲＯＭ２１に記憶されている命令語
がデータバス１に出力される。この読み出された命令語
はインストラクションデコーダ３に入力され、命令語が
解読される。アドレスカウンタ２２はインストラクショ
ンデコーダ３からの出力信号に応じて切り換え制御され
るスイッチ回路２３により、インストラクションカウン
タ２０以外の回路の出力を保持することができる。そし
て、アドレスカウンタ２２に設定された値はアドレスバ
ス２に出力され、指定のアドレスをアクセスすることが
可能となる。
スイッチ回路２３を介してアドレスカウンタ２２に出力
される。アドレスカウンタ２２の値はアドレスバス２に
出力され、その値に応じて、そのアドレスバス２に接続
されているＲＡＭ／ＲＯＭ２１に記憶されている命令語
がデータバス１に出力される。この読み出された命令語
はインストラクションデコーダ３に入力され、命令語が
解読される。アドレスカウンタ２２はインストラクショ
ンデコーダ３からの出力信号に応じて切り換え制御され
るスイッチ回路２３により、インストラクションカウン
タ２０以外の回路の出力を保持することができる。そし
て、アドレスカウンタ２２に設定された値はアドレスバ
ス２に出力され、指定のアドレスをアクセスすることが
可能となる。
【００１０】インストラクションデコーダ３からは、命
令語をフェッチした時に、その事を示すFC信号が出力さ
れる。又、インストラクションデコーダ３からは、プリ
フィックス命令語、タイマセット命令語を解読した時に
は、それぞれ、WDTFC 信号とWR信号とが出力される。
又、オペレ−ションシステム（以下、「Ｏ／Ｓ」とい
う）が動作する特権状態となると、レジスタ１２に特権
状態であることを示すフラグが設定される。
令語をフェッチした時に、その事を示すFC信号が出力さ
れる。又、インストラクションデコーダ３からは、プリ
フィックス命令語、タイマセット命令語を解読した時に
は、それぞれ、WDTFC 信号とWR信号とが出力される。
又、オペレ−ションシステム（以下、「Ｏ／Ｓ」とい
う）が動作する特権状態となると、レジスタ１２に特権
状態であることを示すフラグが設定される。
【００１１】WDTFC 信号は、書込予備状態設定手段を構
成するフリップフロップ回路（以下、「ＦＦ回路」とい
う）４のセット端子Ｓに入力しており、ＦＦ回路４のＱ
端子はAND ゲート５に接続されている。そのAND ゲート
５にはFC信号とレジスタ１２の出力信号が入力してい
る。又、AND ゲート５の出力はＦＦ回路６のセット端子
Ｓに入力しており、そのＦＦ回路６のＱ端子はAND ゲー
ト７とAND ゲート９に接続されている。又、AND ゲート
７の他方の入力端子にはFC信号が入力し、AND ゲート９
の他の入力端子にはWR信号とアドレスデコーダ８の出力
信号が入力している。尚、ＦＦ回路６、AND ゲート９、
アドレスデコーダ８とでタイマ初期値設定手段が構成さ
れる。
成するフリップフロップ回路（以下、「ＦＦ回路」とい
う）４のセット端子Ｓに入力しており、ＦＦ回路４のＱ
端子はAND ゲート５に接続されている。そのAND ゲート
５にはFC信号とレジスタ１２の出力信号が入力してい
る。又、AND ゲート５の出力はＦＦ回路６のセット端子
Ｓに入力しており、そのＦＦ回路６のＱ端子はAND ゲー
ト７とAND ゲート９に接続されている。又、AND ゲート
７の他方の入力端子にはFC信号が入力し、AND ゲート９
の他の入力端子にはWR信号とアドレスデコーダ８の出力
信号が入力している。尚、ＦＦ回路６、AND ゲート９、
アドレスデコーダ８とでタイマ初期値設定手段が構成さ
れる。
【００１２】又、リセット手段を構成するAND ゲート７
の出力信号はＦＦ回路４とＦＦ回路６のリセット端子Ｒ
に入力しており、その出力信号がＨレベルの時に、それ
ぞれの回路４、６はリセットされる。又、AND ゲート９
の出力信号はアナログスイッチ９の制御端子に入力して
おり、アナログスイッチ９の入力端子はデータバス１に
出力端子はタイマ１１接続されている。タイマ１１はハ
ードウエアにより設定された値を減算する回路であり、
設定値が０以下となると（アンダーフローすると）、暴
走検出信号Ｓ１が出力される。このタイマ１１は時を計
測するタイマとタイムアップを判定する判定手段とを構
成している。
の出力信号はＦＦ回路４とＦＦ回路６のリセット端子Ｒ
に入力しており、その出力信号がＨレベルの時に、それ
ぞれの回路４、６はリセットされる。又、AND ゲート９
の出力信号はアナログスイッチ９の制御端子に入力して
おり、アナログスイッチ９の入力端子はデータバス１に
出力端子はタイマ１１接続されている。タイマ１１はハ
ードウエアにより設定された値を減算する回路であり、
設定値が０以下となると（アンダーフローすると）、暴
走検出信号Ｓ１が出力される。このタイマ１１は時を計
測するタイマとタイムアップを判定する判定手段とを構
成している。
【００１３】正常時の動作 本実施例では、一定時間間隔（タイマに設定される初期
値より短い）のタイマ割込により（特権状態指令手
段）、Ｏ／Ｓが駆動される特権状態となる。尚、特権状
態とするには、プログラムからの命令語によって行うこ
ともできる。この特権状態となった時には、レジスタ１
２にフラグが立てられる。正常動作時には、所定時間間
隔で実行されるＯ／Ｓプログラムの中で、プリフィック
ス命令語とタイマセット命令語が連続して実行される。
プリフィックス命令語がＲＡＭ／ＲＯＭ２１からインス
トラクションデコーダ３に入力されると、FC信号とし
て、短い時間Ｈレベルとなるパルス信号が出力され、WD
TFC 信号がＨレベルとなる。これにより、ＦＦ回路４は
セットされ、そのＱ端子出力はＨレベルとなる。この状
態が書込予備状態の設定である。
値より短い）のタイマ割込により（特権状態指令手
段）、Ｏ／Ｓが駆動される特権状態となる。尚、特権状
態とするには、プログラムからの命令語によって行うこ
ともできる。この特権状態となった時には、レジスタ１
２にフラグが立てられる。正常動作時には、所定時間間
隔で実行されるＯ／Ｓプログラムの中で、プリフィック
ス命令語とタイマセット命令語が連続して実行される。
プリフィックス命令語がＲＡＭ／ＲＯＭ２１からインス
トラクションデコーダ３に入力されると、FC信号とし
て、短い時間Ｈレベルとなるパルス信号が出力され、WD
TFC 信号がＨレベルとなる。これにより、ＦＦ回路４は
セットされ、そのＱ端子出力はＨレベルとなる。この状
態が書込予備状態の設定である。
【００１４】続いて、タイマセット命令語がＲＡＭ／Ｒ
ＯＭ２１からインストラクションデコーダ３に入力され
ると、FC信号として、短い時間Ｈレベルとなるパルス信
号が出力され、WR信号がＨレベルとなる。特権状態であ
るのでレジスタ１２の出力はＨレベルであるので、AND
ゲート５の３つの入力は全てＨレベルとなり、その出力
はＨレベルとなる。これにより、ＦＦ回路６がセットさ
れ、そのＱ端子出力はＨレベルとなる。
ＯＭ２１からインストラクションデコーダ３に入力され
ると、FC信号として、短い時間Ｈレベルとなるパルス信
号が出力され、WR信号がＨレベルとなる。特権状態であ
るのでレジスタ１２の出力はＨレベルであるので、AND
ゲート５の３つの入力は全てＨレベルとなり、その出力
はＨレベルとなる。これにより、ＦＦ回路６がセットさ
れ、そのＱ端子出力はＨレベルとなる。
【００１５】一方、このタイマセット命令語のオペラン
ドに指定されたアドレスデータ( タイマのアドレス) が
スイッチ回路２３を介してアドレスカウンタ２２に設定
され、タイマのアドレスがアドレスバス２に出力され
る。この時、アドレスデコーダ８の出力はタイマがアク
セスされたことを示すＨレベルの信号をAND ゲート９に
出力する。よって、タイマセット命令語の解読が完了す
ると、AND ゲート９の出力はＨレベルとなり、アナログ
ゲート１０は通過状態となり、データバス１に出力され
たタイマセット命令語のオペランドに指定されたデータ
（タイマセットの初期値）がデータバス１を介してタイ
マ１１に設定される。即ち、タイマ１１は初期値にセッ
トされることになる。以後、このタイマ１１はハードウ
エアにより値を減算し、値が０となった時に、暴走検出
信号Ｓ１が出力される。
ドに指定されたアドレスデータ( タイマのアドレス) が
スイッチ回路２３を介してアドレスカウンタ２２に設定
され、タイマのアドレスがアドレスバス２に出力され
る。この時、アドレスデコーダ８の出力はタイマがアク
セスされたことを示すＨレベルの信号をAND ゲート９に
出力する。よって、タイマセット命令語の解読が完了す
ると、AND ゲート９の出力はＨレベルとなり、アナログ
ゲート１０は通過状態となり、データバス１に出力され
たタイマセット命令語のオペランドに指定されたデータ
（タイマセットの初期値）がデータバス１を介してタイ
マ１１に設定される。即ち、タイマ１１は初期値にセッ
トされることになる。以後、このタイマ１１はハードウ
エアにより値を減算し、値が０となった時に、暴走検出
信号Ｓ１が出力される。
【００１６】次の命令語、即ち、プリフィックス命令語
の次の次の命令語がインストラクションデコーダ３に読
み込まれると、FC信号として、短い時間Ｈレベルとなる
パルス信号が出力される。これにより、AND ゲート７の
出力は短い時間Ｈレベルとなるパルス信号を出力し、Ｆ
Ｆ回路４及び６はリセットされる。従って、書込予備状
態が解除されて、ＦＦ回路６の出力はＬレベルとなるの
で、AND ゲート９はインストラクションデコーダ３から
WR信号が出力され、アドレスデコーダ８からアクセス信
号が出力されても、AND ゲート９はＨレベルにはならな
い。よって、タイマセット命令語は無効となる。即ち、
タイマセット命令語はプリフィックス命令語の次に位置
する場合にのみタイマを有効的に初期値にセットするこ
とが可能となる。
の次の次の命令語がインストラクションデコーダ３に読
み込まれると、FC信号として、短い時間Ｈレベルとなる
パルス信号が出力される。これにより、AND ゲート７の
出力は短い時間Ｈレベルとなるパルス信号を出力し、Ｆ
Ｆ回路４及び６はリセットされる。従って、書込予備状
態が解除されて、ＦＦ回路６の出力はＬレベルとなるの
で、AND ゲート９はインストラクションデコーダ３から
WR信号が出力され、アドレスデコーダ８からアクセス信
号が出力されても、AND ゲート９はＨレベルにはならな
い。よって、タイマセット命令語は無効となる。即ち、
タイマセット命令語はプリフィックス命令語の次に位置
する場合にのみタイマを有効的に初期値にセットするこ
とが可能となる。
【００１７】暴走時の作動 暴走時に、タイマ１１に初期値が設定されるためには、
先ず、特権状態、即ち、レジスタ１２にフラグが設定さ
れていて、且つ、インストラクションデコーダ３に読み
込まれる連続する２つのデータが、プリフィックス命令
語とタイマセット命令語を表すコードと同一となること
である。このような条件が、偶然に満たされる確率は極
めて低い。よって、タイマが初期値にセットされる確率
は極めて小さくなる。
先ず、特権状態、即ち、レジスタ１２にフラグが設定さ
れていて、且つ、インストラクションデコーダ３に読み
込まれる連続する２つのデータが、プリフィックス命令
語とタイマセット命令語を表すコードと同一となること
である。このような条件が、偶然に満たされる確率は極
めて低い。よって、タイマが初期値にセットされる確率
は極めて小さくなる。
【００１８】次に、上記実施例における暴走検出の失敗
の確率を、一例として、命令語が１０ビットで構成され
ている場合について次に示す。 （１）Ｏ／Ｓの動作している特権状態である確率を１０
-1とする。即ち、全時間の１割程度はＯ／Ｓの動作して
いる特権状態であるとする。 （２）プリフィックス命令語が偶然得られる確率は１０
-3である。即ち、１０ビットの命令語であれば、１０２
８種類のビットパターンが存在し、プリフィックス命令
語はそのうちの１つであるので、偶然にプリフィックス
命令語と誤解釈される確率は上記のようになる。 （３）タイマセット命令語が得られる確率を１０-3であ
る。（２）と同様である。
の確率を、一例として、命令語が１０ビットで構成され
ている場合について次に示す。 （１）Ｏ／Ｓの動作している特権状態である確率を１０
-1とする。即ち、全時間の１割程度はＯ／Ｓの動作して
いる特権状態であるとする。 （２）プリフィックス命令語が偶然得られる確率は１０
-3である。即ち、１０ビットの命令語であれば、１０２
８種類のビットパターンが存在し、プリフィックス命令
語はそのうちの１つであるので、偶然にプリフィックス
命令語と誤解釈される確率は上記のようになる。 （３）タイマセット命令語が得られる確率を１０-3であ
る。（２）と同様である。
【００１９】とすると、従来の方式では、１つの命令語
（タイマセット命令語）だけで、タイマの初期値を設定
しているので、暴走時には、タイマセット命令語が偶然
現れる確率１０-3程度で、タイマに初期値が設定され得
る。よって、暴走の誤検出の確率は１０-3となる。
（タイマセット命令語）だけで、タイマの初期値を設定
しているので、暴走時には、タイマセット命令語が偶然
現れる確率１０-3程度で、タイマに初期値が設定され得
る。よって、暴走の誤検出の確率は１０-3となる。
【００２０】しかし、本発明では、上記の３つの条件が
成立して、初めて、タイマの初期値設定が行われる。従
って、暴走時に暴走が検出されない確率は１０-7とな
る。即ち、従来よりも、１０4 倍だけ暴走検出の精度が
向上したことになる。
成立して、初めて、タイマの初期値設定が行われる。従
って、暴走時に暴走が検出されない確率は１０-7とな
る。即ち、従来よりも、１０4 倍だけ暴走検出の精度が
向上したことになる。
【図１】本発明の実施例装置の構成を示したブロック
図。
図。
３…インストラクションデコーダ ４…フリップフロップ回路（書込予備状態設定手段） ６…フリップフロップ回路（タイマ初期値設定手段） ８…アドレスデコーダ（タイマ初期値設定手段） ９…AND ゲート（タイマ初期値設定手段） １０…アナログゲート（タイマ初期値設定手段） ７…AND ゲート（リッセト手段） １１…タイマ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 我妻 秀治 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (72)発明者 湯野沢 義則 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (56)参考文献 特開 昭60−193060（ＪＰ，Ａ) 特開 平４−241642（ＪＰ，Ａ) 特開 昭61−105648（ＪＰ，Ａ) 特開 昭63−298453（ＪＰ，Ａ) 特開 平１−149150（ＪＰ，Ａ) 特開 平５−257751（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 11/30
Claims (1)
- 【請求項１】時を計測するタイマと、正常動作時にはタ
イムアップ前に前記タイマに初期値を設定する設定手段
と、前記タイマがタイムアップした場合には暴走と判定
する判定手段と、オペレ−ションシステムの動作する特
権状態とすることを指令する特権状態指令手段とを有し
たプロセッサにおいて、 前記タイマへの書込を可能とする書込予備状態を指令す
るプリフィクス命令語、前記タイマへ初期値を設定する
タイマセット命令語とを設け、 前記特権状態となっている場合に、前記プリフィクス命
令語が解読されたことを示すデコード信号に応じて書込
予備状態を設定する書込予備状態設定手段と、 前記書込予備状態設定手段により書込予備状態が設定さ
れている状態で、前記タイマセット命令語が解読された
ことを示すデコード信号を入力した場合には、前記タイ
マに初期値を設定するタイマ初期設定手段と、 前記プリフィクス命令語の次の次の命令語の解読時に
は、前記書込予備状態を解除するリセット手段とを備え
る暴走監視機能を有するプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5293952A JP2871429B2 (ja) | 1993-10-29 | 1993-10-29 | 暴走監視機能を有するプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5293952A JP2871429B2 (ja) | 1993-10-29 | 1993-10-29 | 暴走監視機能を有するプロセッサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07129435A JPH07129435A (ja) | 1995-05-19 |
| JP2871429B2 true JP2871429B2 (ja) | 1999-03-17 |
Family
ID=17801309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5293952A Expired - Lifetime JP2871429B2 (ja) | 1993-10-29 | 1993-10-29 | 暴走監視機能を有するプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2871429B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006338605A (ja) * | 2005-06-06 | 2006-12-14 | Denso Corp | プログラム異常監視方法及びプログラム異常監視装置 |
-
1993
- 1993-10-29 JP JP5293952A patent/JP2871429B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07129435A (ja) | 1995-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5471620A (en) | Data processor with means for separately receiving and processing different types of interrupts | |
| JPH02202642A (ja) | プログラム動作監視装置 | |
| JPS6250934A (ja) | 処理装置の割込制御方式 | |
| JP2583525B2 (ja) | データ処理装置 | |
| JP2871429B2 (ja) | 暴走監視機能を有するプロセッサ | |
| JPS57164347A (en) | Undefined instruction detector for one chip microcomputer | |
| JP2504191B2 (ja) | マイクロプロセッサ | |
| JP3129873B2 (ja) | マイクロコンピュータ | |
| JP2562838B2 (ja) | プロセッサ及びストアバッファ制御方法 | |
| JPS63150732A (ja) | プログラム走行監視装置 | |
| JPH04290130A (ja) | プロセッサのエラー管理方式 | |
| JPH06250856A (ja) | マイクロコンピュータ | |
| JPS6259818B2 (ja) | ||
| JPH0258648B2 (ja) | ||
| JPH05334195A (ja) | 情報処理装置 | |
| JPS6428730A (en) | Fault detection system | |
| JPS6014345A (ja) | プログラムの暴走保護方式 | |
| JPH0715662B2 (ja) | 命令の先取りを行なう情報処理装置 | |
| JPH02263243A (ja) | コンピュータの暴走処理装置 | |
| WO1993025967A1 (en) | System for aiding debugging of integrated circuit microprocessor | |
| JPS584463A (ja) | マイクロコンピユ−タ暴走チエツク回路 | |
| JPS6385831A (ja) | マイクロプロセツサの制御回路 | |
| JPS638841A (ja) | 割込み受取り装置 | |
| JPH06250863A (ja) | マイクロコンピュータ | |
| JPH02163839A (ja) | 出力保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110108 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120108 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |