JPS584463A - マイクロコンピユ−タ暴走チエツク回路 - Google Patents
マイクロコンピユ−タ暴走チエツク回路Info
- Publication number
- JPS584463A JPS584463A JP56102898A JP10289881A JPS584463A JP S584463 A JPS584463 A JP S584463A JP 56102898 A JP56102898 A JP 56102898A JP 10289881 A JP10289881 A JP 10289881A JP S584463 A JPS584463 A JP S584463A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- runaway
- signal
- timer
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本実明線マイクロコンピュータシステムのプログラム暴
走を検出する回路に關する。
走を検出する回路に關する。
マイクロコンピュータはプログラムを換えるだけで様々
な動作をさせることができ、種々の方面で用いられてい
る。しかしながらプログラムはシーケンシャルに実行す
るためたとえばエラーの発生等の場合には暴走すること
がある。
な動作をさせることができ、種々の方面で用いられてい
る。しかしながらプログラムはシーケンシャルに実行す
るためたとえばエラーの発生等の場合には暴走すること
がある。
たとえば、表−はマイクロコンピュータＭＣ６８００の
プログラム（機械語）の一部を示す。
プログラム（機械語）の一部を示す。
表 −
アドレス 機械語（１６道）
００１０ ＦＥ
００１１ ００
００１２ ＦＧ
００°ＦＯ１１
００ＦＩ ２２
アドレス″００１Ｏ”から前記マイクロコンピュータが
実行した場合にａ、＠ＦＥ”を先ず読む。前記機械語”
ＦＥ ”は四−ドインデックスレジスタ命令であり、
次に続く２バイトで指定されるアドレスの内容をインデ
ックスレジスタにロードする。すなわち−１１１２２ｍ
をインデックスレジスタにロードする。
実行した場合にａ、＠ＦＥ”を先ず読む。前記機械語”
ＦＥ ”は四−ドインデックスレジスタ命令であり、
次に続く２バイトで指定されるアドレスの内容をインデ
ックスレジスタにロードする。すなわち−１１１２２ｍ
をインデックスレジスタにロードする。
次にアドレス” ００１３ ”を実行する。前記命令す
なわち″ＦＫ″を１ビツト誤まって°７Ｅ′と読み取っ
たとする。＠７Ｅ’Ｆｉジャツブ命令であ夛、次に続く
２バイトで指定謬れたアドレスにジャツブする。すなわ
ち、次の実行はアドレス＠０ＯＦＯ”から始まる。前述
の様にマイクロプロセッサはバイト単位で読み実行する
ので、たとえば１ビット読み誤まっても全く異なる実行
をする。
なわち″ＦＫ″を１ビツト誤まって°７Ｅ′と読み取っ
たとする。＠７Ｅ’Ｆｉジャツブ命令であ夛、次に続く
２バイトで指定謬れたアドレスにジャツブする。すなわ
ち、次の実行はアドレス＠０ＯＦＯ”から始まる。前述
の様にマイクロプロセッサはバイト単位で読み実行する
ので、たとえば１ビット読み誤まっても全く異なる実行
をする。
前記エラーの原因としては、外部−ａｌＩ Ｃソケット
接触不良、ＲＡＭ（ランダムアクセスメモリ）の動作率
ＩＬ尋がある。前記エラーが１回発生しただけでマイク
ロコンピュータシステムは全てダウンしてしまう、たと
えば、無人装置でエラーが発生し九場合には、人間が前
記装置まで行ってリセットして再スタートさせなければ
ならない、また、動作機器を制御している場合には、た
とえば動力機が暴走して前記動力機の破壊につながる。
接触不良、ＲＡＭ（ランダムアクセスメモリ）の動作率
ＩＬ尋がある。前記エラーが１回発生しただけでマイク
ロコンピュータシステムは全てダウンしてしまう、たと
えば、無人装置でエラーが発生し九場合には、人間が前
記装置まで行ってリセットして再スタートさせなければ
ならない、また、動作機器を制御している場合には、た
とえば動力機が暴走して前記動力機の破壊につながる。
従来、前述のよう表エラー発生を防止する手段としてた
とえばバリテイチ社ツタ方式がある。第１図にはか＼る
従来のパリティチェック回路を付加したマイクロコンピ
ュータシステムの回路を示す、前記回路はパリティチェ
ッカ／ジェネレータによってパスライン上のエラーを検
出する。ＲＯＭ２、ＲＡＭ４を読みとる場合にはＲＯＭ
３、ＲＡＭ５から読み取るアドレスに対応したパリティ
を同時に読み取シ、読み取りにエラーがあるか否かを前
記パリティチェッカ／ジェネレータ１でチェックする。
とえばバリテイチ社ツタ方式がある。第１図にはか＼る
従来のパリティチェック回路を付加したマイクロコンピ
ュータシステムの回路を示す、前記回路はパリティチェ
ッカ／ジェネレータによってパスライン上のエラーを検
出する。ＲＯＭ２、ＲＡＭ４を読みとる場合にはＲＯＭ
３、ＲＡＭ５から読み取るアドレスに対応したパリティ
を同時に読み取シ、読み取りにエラーがあるか否かを前
記パリティチェッカ／ジェネレータ１でチェックする。
ＲＡＭ４にデータを書き込む場合には前記パリティチェ
ッカ／ジェネレータ１でパリティチェックデータを発生
し、前記パリティチェックデータをＲＡＭ５に同時に書
き込む、前記システムは書き込み時のエラーａ読み取り
時に検出している。
ッカ／ジェネレータ１でパリティチェックデータを発生
し、前記パリティチェックデータをＲＡＭ５に同時に書
き込む、前記システムは書き込み時のエラーａ読み取り
時に検出している。
前述の様な従来のパリティチェックを用いたエラー検出
方式社、各メモリさらに入出力装置のレジスタにそれぞ
れパリティ用のメモリあるいはレジスタを設けなければ
ならず、回路が複雑化していた。また、パリティ用のメ
モリあるい社レジスタがエラーする場合もある。
方式社、各メモリさらに入出力装置のレジスタにそれぞ
れパリティ用のメモリあるいはレジスタを設けなければ
ならず、回路が複雑化していた。また、パリティ用のメ
モリあるい社レジスタがエラーする場合もある。
本発明は前記従来の問題点を解決する本のであり、その
目的とするところ線、雑音等によって発生したマイクロ
プロセッサの暴走を検出するマイクロコンピュータ暴走
チェック回路を提供することである。
目的とするところ線、雑音等によって発生したマイクロ
プロセッサの暴走を検出するマイクロコンピュータ暴走
チェック回路を提供することである。
本発明の特徴とするところは、マイクロコンピュータシ
ステムにおいて前記システムのアドレスバスに接続され
たアドレスデコーダと前記アドレスデコーダのデコード
出力によってリセットされ、さらにリセット信号によ？
）％定時間経ると暴走信号を出力するタイマとを有し、
実行中のプログラムにより前記りイマのアドレスを選択
することによ抄前記タイマを特定時間内にリセットする
マイクロコンピュータ暴走チェック回路を提供する仁と
である。
ステムにおいて前記システムのアドレスバスに接続され
たアドレスデコーダと前記アドレスデコーダのデコード
出力によってリセットされ、さらにリセット信号によ？
）％定時間経ると暴走信号を出力するタイマとを有し、
実行中のプログラムにより前記りイマのアドレスを選択
することによ抄前記タイマを特定時間内にリセットする
マイクロコンピュータ暴走チェック回路を提供する仁と
である。
以上、本発明の実施例を用いて詳細な説明を行なう。
第２同社本発明の一実施例を示す、パスライン９にはマ
イクロプロセッサ１０−、アドレスデコーダ１１、メモ
リ１２が接続される。
イクロプロセッサ１０−、アドレスデコーダ１１、メモ
リ１２が接続される。
アドレスデコーダー１１の出力１３はタイマ１４内のカ
ウンタ１５のプリセット端子１６に接続されている。ク
ロック信号発生器１７はカウンタ１５０カウント入力端
子１８に接続される。カウンタ１５のキャリ出力１９は
暴走信号として出力される。
ウンタ１５のプリセット端子１６に接続されている。ク
ロック信号発生器１７はカウンタ１５０カウント入力端
子１８に接続される。カウンタ１５のキャリ出力１９は
暴走信号として出力される。
メモリ１２の少なくとも一部にはプログラムが格納され
ており、プログラムは第３図に示す構成になっている。
ており、プログラムは第３図に示す構成になっている。
メインルーチン２０内にはカウンタプリセット２１が何
箇所かあシ、（１箇所のみ図示）さらにサブルーチンが
種々の処理たとえばＩ１０装置駆動、計算。
箇所かあシ、（１箇所のみ図示）さらにサブルーチンが
種々の処理たとえばＩ１０装置駆動、計算。
等がメインルーチンと結合している。メインルーチンは
定められた時間内に必ずカウンタプリセット処理２１を
実行し、パスライン９のアドレスバスに接続されている
アドレスデコーダ１１を指定する。前記指定されたアド
レスデコーダはタイマ１４内のカウンタ１５をプリセッ
トする。前記プリセットされ九カウンタはクロック信号
発生器１７から発生するクロックパルスＯ数をカウント
する。マイクロプロセッサ１０が前記カウンタ１５をア
ドレスデコーダ１１を介して プリセットした後に暴走したとすると、マイクロプロセ
ッサｌＯは前記プリセット以後、カウンタ１５をプリセ
ットすることはない。
定められた時間内に必ずカウンタプリセット処理２１を
実行し、パスライン９のアドレスバスに接続されている
アドレスデコーダ１１を指定する。前記指定されたアド
レスデコーダはタイマ１４内のカウンタ１５をプリセッ
トする。前記プリセットされ九カウンタはクロック信号
発生器１７から発生するクロックパルスＯ数をカウント
する。マイクロプロセッサ１０が前記カウンタ１５をア
ドレスデコーダ１１を介して プリセットした後に暴走したとすると、マイクロプロセ
ッサｌＯは前記プリセット以後、カウンタ１５をプリセ
ットすることはない。
カウンタ１５をプリセットしないとある時間すなわちカ
ウンタがオーバー７０−し、オーバーフロー信号すなわ
ち暴走信号を出力する。
ウンタがオーバー７０−し、オーバーフロー信号すなわ
ち暴走信号を出力する。
前記説明において、タイ−ｆ１４のカウンタ１５はアッ
プカウンタを用いているがダウンカウンタを使用するこ
とも可能である。前記ダウンカウンタを用いる場合には
カウンタの内容が零のとき暴走信号を出力する。
プカウンタを用いているがダウンカウンタを使用するこ
とも可能である。前記ダウンカウンタを用いる場合には
カウンタの内容が零のとき暴走信号を出力する。
また、アドレスデコーダ１１の出力１３によってカウン
タ１５をリセットし、カウンタ１５がある値となった時
に暴走信号を出力するようにすることも可能である。Ｉ
ＩＩ記カウンタをリセットして暴走を検出する場合には
カウンタ１５のカウント出力とあらかじめ定められてい
る値とを比較する比較器が必要であシ、前記比較器の出
力が暴走信号出力となるう以上説明したように本発明は
マイクロプロセッサの暴走を検出する回路に関するもの
であり、本発明を用いることにより、従来性なわれてい
た複雑なパリティチェック回路が必要で含く、簡単な回
路で前記マイクロプロセッサの暴走を検出することがで
きる。
タ１５をリセットし、カウンタ１５がある値となった時
に暴走信号を出力するようにすることも可能である。Ｉ
ＩＩ記カウンタをリセットして暴走を検出する場合には
カウンタ１５のカウント出力とあらかじめ定められてい
る値とを比較する比較器が必要であシ、前記比較器の出
力が暴走信号出力となるう以上説明したように本発明は
マイクロプロセッサの暴走を検出する回路に関するもの
であり、本発明を用いることにより、従来性なわれてい
た複雑なパリティチェック回路が必要で含く、簡単な回
路で前記マイクロプロセッサの暴走を検出することがで
きる。
第１図はパリティチェック回路のブロック図、第２図は
本発明の一実施例のブロック図、第３図線本発明を説明
する図である。 １１・・・・・・・・・アドレスデコーダー１４・・・
・・・・・・タイマ １５・・・・・・・・・カウンタ
１７・・・・・・・・・クロック信号発生器特許出願人
”富士通株式会社
本発明の一実施例のブロック図、第３図線本発明を説明
する図である。 １１・・・・・・・・・アドレスデコーダー１４・・・
・・・・・・タイマ １５・・・・・・・・・カウンタ
１７・・・・・・・・・クロック信号発生器特許出願人
”富士通株式会社
Claims (1)
- 【特許請求の範囲】 １） マイクロコンピュータシステムにおいて、前記
システムのアドレスバスＫｍ続され九アドレスデコーダ
と前記アドレスデコーダのデコード出力によってリセッ
トされ、さらにリセット信号よ〕特定時間経ると暴走信
号を出力するタイマとを有し、実行中のプログラムよシ
前記タイマのアドレスを選択することにより前記タイマ
１に４Ｉ定時間内にたえずリセットするマイクロコンピ
ュータ暴走チェック回路。 ２）前記タイマは、クロック発生器と前記クロック発生
器の出力信号をカウントし、リセット信号によりリセッ
トされるカウンタし前記カウンタの出力と特定値とを比
較し−散し喪場合に暴走信号を出力する比験器よりなる
特許請求の範囲第１項記載のマイクロコンピュータ暴走
チェック回路 ３）前記夕、イマは、り四ツク発生器と前記クロック発
生器の出力信号をカウントするアップカウンタと、前記
カウンタにリセット信号によって特定値をプリセットす
るプリセット回路と前記カウンタがオーバフローしたこ
とを検出し暴走信号を出力する検出回路とよりなる特許
請求の範囲第１項記載のマイクロコンピュータ暴走チェ
ック回路 ４）前記タイマは、クロック発生器と前記クロク発生器
の信号をカウントダウンするダウンカウンタと前記カウ
ンタにリセット信号によって特定値をプリセットするプ
リセット回路と、飾記カウンタが零になったことを検出
し暴走信号を出力する検出回路とよシなる特許請求の範
囲第１項記載のコンピュータの暴走チェック回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102898A JPS584463A (ja) | 1981-06-30 | 1981-06-30 | マイクロコンピユ−タ暴走チエツク回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56102898A JPS584463A (ja) | 1981-06-30 | 1981-06-30 | マイクロコンピユ−タ暴走チエツク回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS584463A true JPS584463A (ja) | 1983-01-11 |
Family
ID=14339671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56102898A Pending JPS584463A (ja) | 1981-06-30 | 1981-06-30 | マイクロコンピユ−タ暴走チエツク回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS584463A (ja) |
-
1981
- 1981-06-30 JP JP56102898A patent/JPS584463A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940011670B1 (ko) | 인터럽트 컨트롤러 | |
| EP0010123A2 (en) | Paging control store data processing apparatus | |
| JPS584463A (ja) | マイクロコンピユ−タ暴走チエツク回路 | |
| US5715411A (en) | Apparatus and method of converting subtractive decode device cycles to positive peripheral component interface decode device cycles | |
| KR100525537B1 (ko) | 인터럽트를 이용한 응용 프로그램의 에러검출장치 및 방법. | |
| JP2871429B2 (ja) | 暴走監視機能を有するプロセッサ | |
| US5218606A (en) | Current-spare switching control system | |
| JPS59163653A (ja) | デバツグ装置 | |
| JPS59123933A (ja) | アドレス比較方式 | |
| KR890005353B1 (ko) | 마이크로 프로세서의 오동작 방지법 | |
| CN117130667A (zh) | 一种多核串口指令的处理方法、系统、设备和介质 | |
| JPH03266154A (ja) | 情報処理装置 | |
| JPS61292756A (ja) | プログラムデバツク補助回路 | |
| JPH0333939A (ja) | マイクロプロセッサ | |
| JPS6327933A (ja) | トレ−ス用メモリ構成方式 | |
| JPH0371236A (ja) | エラー検出システム | |
| JPH06295254A (ja) | Ｃｐｕの暴走検出装置 | |
| JPS60193059A (ja) | プログラム動作チエツク方式 | |
| JPS6428730A (en) | Fault detection system | |
| JPS6213703B2 (ja) | ||
| JPH10333920A (ja) | 割込み処理回路 | |
| JPS61160146A (ja) | アドレス・スタツク・ポインタ装置の制御方式 | |
| JPS6385833A (ja) | マイクロプロセツサの制御回路 | |
| JPH0486932A (ja) | メモリ障害検出方式 | |
| JPS58115559A (ja) | プログラム暴走検出回路 |