JPH086914A - マルチプロセッサシステムにおける主記憶装置初期化方法 - Google Patents

Abstract

(57)【要約】 【目的】マルチプロセッサシステムの主記憶装置の初期
化処理を、システム構成を生かして各プロセッサで分担
して行うことができるようにする。 【構成】各プロセッサは電源投入時に自身のプロセッサ
ＩＤ、プロセッサ実装状態情報および主記憶実装容量情
報を読み込み、ｉをＩＤに設定した後（Ｓ１〜Ｓ４）、
主記憶装置ＭＭ上のアドレスｉ＊ＢＳＩＺＥから始まる
サイズＢＳＩＺＥのブロック（ｉ）を初期化し、ｉ値を
プロセッサ実装状態情報の示すプロセッサ数だけ加算し
た値に更新する（Ｓ５，Ｓ６）。更新後のｉ値とサイズ
ＢＳＩＺＥで決まるアドレスが主記憶実装容量情報の示
す主記憶実装容量の範囲内であるなら（Ｓ７）、各プロ
セッサはＳ５に戻って新たなブロック（ｉ）を初期化
し、範囲内でないなら、マスタプロセッサであれば他の
初期化処理を行い（Ｓ８）、それ以外のプロセッサであ
ればマスタプロセッサからの起動指令を待つ（Ｓ９）。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のプロセッサが主
記憶装置を共有するマルチプロセッサシステムにおける
主記憶装置初期化方法に関する。

【０００２】

【従来の技術】一般に、計算機システムの主記憶装置
は、ＤＲＡＭと呼ばれる揮発性のメモリ素子で構成され
ることが多い。通常のＤＲＡＭでは、電源投入時のデー
タは保証されない。したがって、ＤＲＡＭ構成の主記憶
装置は、電源投入時には不定データが格納された状態に
ある。

【０００３】一方、計算機システムの主記憶装置を構成
する場合に、メモリデータにＥＣＣ等の冗長コードを付
加することにより、メモリデータの正当性をチェックす
る方法が知られている。こうした構成をとるシステムで
は、初期状態において、単にメモリデータが不定である
ばかりでなく、冗長コードも含め不定となっている。こ
のため主記憶装置の大部分は、そのまま読み出した場合
にメモリエラーとなる状態にある。こうした状態を解消
するために、主記憶装置の初期化が必要となる。

【０００４】このようなＤＲＡＭ構成の主記憶装置を持
つ計算機システムにおける電源投入初期のプロセッサの
動作（ブートストラップ動作）は、ブートＲＯＭ等に格
納されたプログラム、或いはマイクロコードに依存する
のが一般的である。

【０００５】他方、計算機システムの高速化の手法とし
て、主記憶装置を共有するマルチプロセッサ構成の計算
機システム（マルチプロセッサシステム）が知られてい
る。従来、この種のマルチプロセッサシステムのブート
ストラップ動作は、対称型のマルチプロセッサシステム
であっても、何らかの手段で決定されたマスタプロセッ
サのみが行うのが一般的であった。他のプロセッサは、
マスタプロセッサのブートストラップ動作の期間中待ち
状態にあり、その後マスタプロセッサからの指令を受け
て起動するようになっていた。通常、主記憶装置の初期
化処理（初期診断処理も含む）も、マスタプロセッサが
行っていた。

【０００６】

【発明が解決しようとする課題】上記したように、従来
のマルチプロセッサシステムでは、主記憶装置の初期化
処理は単一のプロセッサによって行われていた。しかし
以前は、主記憶装置の容量が比較的少なかったことか
ら、主記憶装置の初期化処理に要する時間はそれ程多い
ものではなく、単一のプロセッサが行う主記憶初期化処
理に何ら問題はなかった。

【０００７】ところが近年では、メモリ素子技術の発達
によりメモリのコスト低下が著しく、膨大な容量のメモ
リを実装することが可能になってきている。このため、
計算機システムの主記憶装置の容量も膨大なものとなっ
ており、主記憶装置の初期化に要する時間も増大してき
ている。特に制御用の計算機システムなどでは、信頼性
確保のために、単なる初期化だけでなく、主記憶装置の
初期診断や縮退を行うものもあるが、こうしたシステム
では、システムが立ち上がるまでに、膨大な時間を要す
ることになる。

【０００８】このように主記憶装置の容量が膨大なもの
になってくると、たとえマルチプロセッサシステムであ
っても、主記憶装置の初期化処理が単一のプロセッサに
よって行われていたことから、初期化処理に膨大な時間
を要し、高速なシステム立ち上げが行えないという問題
があった。

【０００９】この発明は上記事情を考慮してなされたも
のでその目的は、複数のプロセッサにより共有されるマ
ルチプロセッサシステムの主記憶装置の初期化処理を、
システム構成を生かして各プロセッサで分担して行うこ
とができ、もってシステム立ち上げに要する時間の短縮
が図れるマルチプロセッサシステムにおける主記憶装置
初期化方法を提供することにある。

【００１０】

【課題を解決するための手段および作用】本発明の第１
の観点に係るマルチプロセッサシステムにおける主記憶
装置初期化方法は、主記憶装置の主記憶領域を複数の領
域に分割して、各領域をシステム内の各プロセッサに割
り当て、電源投入時には、各プロセッサが自身に割り当
てられた主記憶装置内の領域の初期化を行うことを特徴
とするものである。

【００１１】上記構成の主記憶装置初期化方法におい
て、プロセッサ数と主記憶装置の容量が固定的に決まっ
ているマルチプロセッサシステムを想定すると、主記憶
領域の分割数と、各プロセッサへの各領域（分割領域）
の割り当ては予め固定的に決定される。ここで、ブート
ＲＯＭが各プロセッサに用意されているものとすると、
その内容もプロセッサ固有にすることで、電源投入時に
は、マスタプロセッサを含めた各々のプロセッサによ
り、自身が持つ当該ブートＲＯＭに従って、自身に割り
当てられた主記憶装置内の領域だけの初期化（と初期診
断処理）をさせることが可能となる。この割り当て領域
の初期化の後、マスタプロセッサはブートストラップ動
作を継続し、他のプロセッサは待ち状態となる。そし
て、マスタプロセッサのブートストラップ動作が終了し
たところで、マスタプロセッサから他の各プロセッサに
対して起動指令が発せられ、全プロセッサが起動する。

【００１２】ここで、プロセッサ数をｎとし、主記憶領
域をｎ台のプロセッサに理想的に配分できるならば、主
記憶装置の初期化に要する時間は、マスタプロセッサが
単独で初期化を行っていた従来システムに比べて、１／
ｎに短縮することが可能となる。

【００１３】このように、上記の構成は、従来のマルチ
プロセッサシステムであればマスタプロセッサのブート
ストラップ動作中待ち状態にある他の各プロセッサに
も、主記憶装置の初期化については分担して行わせるよ
うにしたものである。

【００１４】但し、各プロセッサのブートＲＯＭをプロ
セッサ固有の内容とするのは、一般的でない。他方、マ
ルチプロセッサシステムでは、各プロセッサに固有のプ
ロセッサ識別子（プロセッサＩＤ）が与えられているの
が一般的である。

【００１５】そこで、本発明の第２の観点に係るマルチ
プロセッサシステムにおける主記憶装置初期化方法は、
主記憶装置の主記憶領域を複数の領域に分割して、各領
域を各プロセッサのプロセッサＩＤに割り当て、電源投
入時には、各プロセッサが自身のプロセッサＩＤを認識
して、そのプロセッサＩＤに割り当てられた主記憶装置
内の領域の初期化を行うことを特徴とするものである。

【００１６】上記の構成においては、各プロセッサに用
意されるブートＲＯＭが同一内容（同一ブートルーチ
ン）であっても、或いは各プロセッサが共有するブート
ＲＯＭであっても、そのＲＯＭ（に格納されているブー
トルーチン）中に、各プロセッサのＩＤと（初期化すべ
き）主記憶内の領域との対応を記述しておくことで、各
プロセッサは、自身のプロセッサＩＤに従って、そのプ
ロセッサＩＤに割当てられた主記憶装置内の領域を初期
化することが可能となる。

【００１７】ところで、システムに実装可能な主記憶装
置の容量（主記憶容量）は可変となっていて、オプショ
ン等で増設できるようになっているものが多い。このよ
うなシステムでは、各プロセッサは、実装されている主
記憶容量を知る手段を持っている（実際の実装状態を判
別可能なものと、実際の状態とは独立に情報として外部
から設定されるものがある）が、主記憶容量（主記憶実
装容量）を認識できても、上記の構成は適用し難い。

【００１８】そこで、本発明の第３の観点に係るマルチ
プロセッサシステムにおける主記憶装置初期化方法は、
電源投入時には、各プロセッサが自身のプロセッサＩＤ
および主記憶装置の実装容量を認識して、当該プロセッ
サＩＤおよび実装容量をもとに自律的に主記憶装置の主
記憶領域の配分を行い、自身に配分された領域の初期化
を行うことを特徴とするものである。

【００１９】上記の構成においては、主記憶領域が、例
えばページングを行う際のページサイズ程度を単位とし
てブロック化され、これがプロセッサ数の剰余系を用い
て各プロセッサに配分される。例えば、プロセッサ数が
ｎのシステムにおけるプロセッサＩＤ＝０のプロセッサ
であれば、ブロック番号が“０”，“ｎ”，“２ｎ”，
…のブロックが配分され、プロセッサＩＤ＝１のプロセ
ッサであれば、ブロック番号が“１”，“ｎ＋１”，
“２ｎ＋１”，…のブロックが配分される。

【００２０】各プロセッサは、自身のプロセッサＩＤお
よび実装されている主記憶容量を認識できるので、自身
に配分されるブロックを算出して、そのブロックを初期
化することが可能となる。

【００２１】ところで、マルチプロセッサシステムに
は、上記の如く主記憶装置の実装容量が可変となってい
るだけでなく、システムに接続可能なプロセッサ数も可
変となっているものも多い。このようなシステムでは、
各プロセッサは、接続されているプロセッサ数、或いは
プロセッサＩＤ毎のプロセッサ接続状況を知る手段を持
っているのが一般的である（実際の接続状態を判別可能
なものと、実際の接続状態とは独立に情報として外部か
ら設定されるものがある）が、これだけでは、上記の構
成は適用し難い。

【００２２】そこで、本発明の第４の観点に係るマルチ
プロセッサシステムにおける主記憶装置初期化方法は、
電源投入時には、システムに接続されている各プロセッ
サが、システムに接続されているプロセッサ数、自身の
プロセッサＩＤおよび主記憶装置の実装容量を認識し
て、当該プロセッサ数、プロセッサＩＤおよび実装容量
をもとに自律的に主記憶装置の主記憶領域の配分を行
い、自身に配分された領域の初期化を行うことを特徴と
するものである。

【００２３】上記の構成において、電源投入時には、各
プロセッサは、従来より自身に用意されているプロセッ
サの接続状況を知る物理的手段により、システムに接続
されているプロセッサの数を認識する。もし、この種の
物理的手段が用意されていないプロセッサであっても、
主記憶装置の一部領域を先に初期化しておき、これを通
信領域として使用して、各プロセッサが例えば自身のプ
ロセッサＩＤを用いて相互に通信を行うことにより、論
理的にプロセッサの接続状況を認識することが可能とな
る。実際のプロセッサ数を認識することができれば、ブ
ロック化された主記憶領域が、プロセッサの数の剰余系
を用いて各プロセッサに配分される。各プロセッサは、
プロセッサ数、自身のプロセッサＩＤおよび実装されて
いる主記憶容量から自身に配分されるブロックを算出し
て、そのブロックを初期化することが可能となる。

【００２４】

【実施例】図１は本発明の主記憶装置初期化方法を適用
するマルチプロセッサシステムの一実施例を示すブロッ
ク構成図である。図１のマルチプロセッサシステムは、
ｎ台のプロセッサＰ0 〜Ｐn-1 と、主記憶装置ＭＭと、
システムバスＢと、主記憶制御装置ＭＭＣとを備えてい
る。

【００２５】プロセッサＰ0 〜Ｐn-1 は、図示せぬプロ
セッサ接続スロットＳ0 〜Ｓn-1 を介してシステムバス
Ｂに接続されており、マルチプロセッサを構成する。こ
こで、スロットＳ0 〜Ｓn-1 は物理的に連続しているも
のとする。

【００２６】プロセッサＰ0 〜Ｐn-1 は、それぞれ固有
のプロセッサＩＤ１-0〜１-n-1を有している。このプロ
セッサＩＤ１-0〜１-n-1の値（ＩＤ値）は、例えば０〜
ｎ−１であり、連続しているものとする。

【００２７】また、プロセッサＰ0 〜Ｐn-1 は、例えば
同一内容の（ブートルーチンが格納された）ブートＲＯ
Ｍ（図示せず）を有している。本実施例において、シス
テムバスＢに接続可能なプロセッサの台数は、プロセッ
サ接続スロット数の上限を越えない範囲で可変であるも
のとする。

【００２８】主記憶装置ＭＭは、システムバスＢに接続
されたプロセッサ（Ｐ0 〜Ｐn-1 ）により共有されるも
ので、その実装容量は増減可能なようになっている。シ
ステムバスＢは、当該バスＢに接続された各プロセッサ
（Ｐ0 〜Ｐn-1 ）と主記憶装置ＭＭ（を制御する主記憶
制御装置ＭＭＣ）との間のアドレスおよびデータの転送
に用いられる。

【００２９】主記憶制御装置ＭＭＣは、システムバスＢ
に接続された各プロセッサ（Ｐ0 〜Ｐn-1 ）から当該バ
スＢを介して行われる主記憶装置ＭＭへのアクセス動作
を制御するものである。主記憶制御装置ＭＭＣは、プロ
セッサの実装状態を示す情報（プロセッサ実装状態情
報）２と、主記憶装置ＭＭの実装容量を示す情報（主記
憶実装容量情報）３を保持している。プロセッサ実装状
態情報２および主記憶実装容量情報３は、システムバス
Ｂに接続されている各プロセッサ（Ｐ0 〜Ｐn-1）から
読み出し可能なようになっている。

【００３０】次に、図１の構成のマルチプロセッサシス
テムにおけるシステム電源投入時の動作を、図２のフロ
ーチャートを参照して説明する。まず、システム電源が
投入されると、システムバスＢに接続されているプロセ
ッサＰ0 〜Ｐn-1 は、自身が有するブートＲＯＭに従う
ブートストラップ動作を開始する。

【００３１】ここで、各プロセッサＰ0 〜Ｐn-1 の有す
るブートＲＯＭは同一内容であるが、マスタプロセッサ
とそれ以外のプロセッサとでは、異なるブートストラッ
プ動作を行うように構成されている。そのため、各プロ
セッサＰ0 〜Ｐn-1 は、自身がマスタプロセッサである
か否かを調べる必要がある。本実施例では、先頭のプロ
セッサ接続スロットＳ0 （図示せず）に接続されている
プロセッサがマスタプロセッサとなるように予め定めら
れているものとする。

【００３２】そこでプロセッサＰ0 〜Ｐn-1 は、自身が
プロセッサ接続スロットＳ0 に接続されているか否かを
調べ、ブートストラップ動作においてマスタプロセッサ
として動作すべきか否かを判断する。ここでは、プロセ
ッサＰ0 がプロセッサ接続スロットＳ0 に接続されてい
ることから、プロセッサＰ0 がマスタプロセッサとな
る。なお、特定のプロセッサＩＤ、例えば値が“０”の
プロセッサＩＤを持つプロセッサがマスタプロセッサと
なるものであっても構わない。

【００３３】さて、マスタプロセッサであるプロセッサ
Ｐ0 は、自身が有するブートＲＯＭに従い、図２（ａ）
のフローチャートに示すブートストラップ動作を開始す
る。一方、他のプロセッサＰ1 〜Ｐn-1 は、自身が有す
るブートＲＯＭに従い、図２（ｂ）のフローチャートに
示すブートストラップ動作を開始する。このブートスト
ラップ動作は、主記憶装置ＭＭ内の領域の初期化処理に
ついては、マスタプロセッサと、その他のプロセッサ
（マスタプロセッサでないプロセッサ）とで、同一手順
となる。

【００３４】各プロセッサＰ0 〜Ｐn-1 による主記憶装
置ＭＭ内の領域の初期化処理は、主記憶装置ＭＭの主記
憶領域を図３に示すようにＮ個のブロック（０）〜（Ｎ
−１）に分割して、そのブロックを単位に行われるよう
になっている。各ブロック（０）〜（Ｎ−１）は、ブロ
ック番号０〜Ｎ−１により指定されるものとする。

【００３５】ここで、各ブロックのサイズをＢＳＩＺＥ
とすると、このＢＳＩＺＥは、主記憶装置ＭＭの増設容
量単位以下であって、主記憶装置ＭＭがどのような実装
状態であってもＮで割り切れる値に、固定的に決められ
ている。ＢＳＩＺＥの具体例としては、ページングを行
う際のページサイズ（例えば４ＫＢ程度）である。ま
た、Ｎの値は、ＢＳＩＺＥ＊Ｎ≦（主記憶実装容量情報
３の示す）主記憶実装容量を満たす最大の自然数であ
る。

【００３６】さて、プロセッサＰ0 〜Ｐn-1 はまず、図
２（ａ）または図２（ｂ）のフローチャートに従い、自
身のプロセッサＩＤ１-0〜１-n-1（ＩＤの値は０〜ｎ−
１）を読み出す（ステップＳ１）。ここで、プロセッサ
ＩＤ１-0〜１-n-1は、スイッチ（ＤＩＰスイッチ）、或
いはＥＥＰＲＯＭ（電気的消去可能なプログラマブルＲ
ＯＭ）に代表される書き換え可能な不揮発性メモリを用
いて与えることが可能である。また、プロセッサＰ0 〜
Ｐn-1 が接続されているプロセッサ接続スロットＳ0 〜
Ｓn-1 （物理的なスロットの位置）により、プロセッサ
ＩＤが自動的に決定されるものであっても構わない。

【００３７】プロセッサＰ0 〜Ｐn-1 は更に、主記憶制
御装置ＭＭＣ内に保持されているプロセッサ実装状態情
報２および主記憶実装容量情報３を読み出す（ステップ
Ｓ２，Ｓ３）。これらの情報２，３は、それぞれプロセ
ッサ（Ｐ0 〜Ｐn-1 ）、主記憶装置ＭＭの物理的な実装
状態により自動的に決定されるものであっても、上記の
プロセッサＩＤ同様にスイッチ等により与えられるもの
であっても構わない。

【００３８】次に各プロセッサＰk （ｋ＝０〜ｎ−１）
は、まず自身のプロセッサＩＤ、即ちプロセッサＩＤ１
-k（＝ｋ）を、ブロック番号ｉとして設定する（ステッ
プＳ４）。続いて各プロセッサＰk は、そのブロック番
号ｉで指定される、主記憶装置ＭＭの主記憶領域内のブ
ロック（ｉ）の初期化（初期診断処理を含む）を行う
（ステップＳ５）。更に具体的に述べるならば、プロセ
ッサＰk はステップＳ５において、アドレスｉ＊ＢＳＩ
ＺＥから始まる１ブロック分（サイズＢＳＩＺＥ）の主
記憶装置ＭＭ内領域の初期化を行う。

【００３９】各プロセッサＰk は、１ブロック分の初期
化を完了すると、ブロック番号ｉをプロセッサ実装状態
情報２の示すプロセッサ数（ここではｎ）だけ加算した
値、即ちｉ＝ｉ＋ｎ）に更新する（ステップＳ６）。そ
して、更新後のブロック番号ｉとブロックサイズＢＳＩ
ＺＥで決まるアドレス（ｉ＊ＢＳＩＺＥ）が、（ステッ
プＳ３で読み込んだ）主記憶実装容量情報３の示す主記
憶実装容量の範囲内であるならば（ステップＳ７）、プ
ロセッサＰk は、ステップＳ５に戻って、そのアドレス
（ｉ＊ＢＳＩＺＥ）から始まる新たなブロック（ｉ）を
初期化する。

【００４０】このように、各プロセッサＰk は、自身の
プロセッサＩＤの値をブロック番号ｉの初期値として、
ブロック（ｉ）の初期化を行った後は、その都度、ｉ＝
ｉ＋ｎとしてアドレス（ｉ＊ＢＳＩＺＥ）から始まる新
たなブロック（ｉ）を初期化する動作を、アドレス（ｉ
＊ＢＳＩＺＥ）が主記憶実装容量の範囲内にある限り繰
り返す。

【００４１】以上のような論理で各プロセッサＰk 、即
ちプロセッサＰ0 〜Ｐn-1 が初期化を行うことにより、
主記憶装置ＭＭの主記憶領域の初期化は、図３に示した
ように各プロセッサＰ0 〜Ｐn-1 が分担することにな
る。

【００４２】さて、プロセッサＰk は、上記したような
１ブロック単位の初期化を繰り返した結果、ステップＳ
６で更新された新たなブロック番号ｉとブロックサイズ
ＢＳＩＺＥで決まるアドレス（ｉ＊ＢＳＩＺＥ）が主記
憶実装容量の範囲外となると、主記憶装置ＭＭの初期化
完了を判断する（ステップＳ７）。

【００４３】この場合、プロセッサＰk は、自身がマス
タプロセッサであるならば、ブートストラップ動作を継
続する。これに対し、自身がマスタプロセッサでないな
らば、そのプロセッサＰk は、マスタプロセッサによる
ブートストラップ動作の完了に従う起動指令を待つ。

【００４４】したがって、プロセッサＰ0 がマスタプロ
セッサ、プロセッサＰ1 〜Ｐn-1 がその他のプロセッサ
である本実施例では、プロセッサＰ0 は、ステップＳ７
で主記憶装置ＭＭの初期化完了を判断すると、ブートス
トラップ動作を継続して、その他の初期化処理（主記憶
初期化以外の初期化処理）を行う（ステップＳ８）。一
方、他のプロセッサＰ1 〜Ｐn-1 は、ステップＳ７で主
記憶装置ＭＭの初期化完了を判断すると、待ち状態に入
り、プロセッサＰ0 からの起動指令を待つ（ステップＳ
９）。

【００４５】その後、プロセッサＰ0 がステップＳ８で
の初期化処理（その他の初期化処理）を完了すると、ブ
ートストラップ動作の最後で、他のプロセッサＰ1 〜Ｐ
n-1に対して起動指令を発する（ステップＳ１０）。

【００４６】これを受けて、プロセッサＰ1 〜Ｐn-1 は
一斉に起動する。同時に、起動指令を発したプロセッサ
Ｐ0 も起動する。以上に述べたように、主記憶装置ＭＭ
の初期化を全プロセッサＰ0 〜Ｐn-1 で分担して行うこ
とにより、図４（ａ）に示すようにマスタプロセッサで
あるプロセッサＰ0 が全て主記憶初期化処理を行うこと
になる従来システムに比べて、図４（ｂ）に示すよう
に、主記憶装置ＭＭ自体の初期化に要する時間はほぼ１
／ｎに短縮される。この結果、ブートストラップ動作全
体に要する時間も短縮される。

【００４７】なお、以上の説明では、電源投入時におけ
るブートストラップ動作について、マスタプロセッサＰ
0 とそれ以外のプロセッサＰ1 〜Ｐn-1 の動作の違いを
理解しやすくするために、図２（ａ），（ｂ）に示すよ
うに、それぞれ別のフローチャートを用いたが、実際に
は、各プロセッサＰ0 〜Ｐn-1 の持つブートＲＯＭは同
一内容であり、各プロセッサＰ0 〜Ｐn-1 は同一のフロ
ーチャートに従ってブートストラップ動作を行う。即
ち、各プロセッサＰ0 〜Ｐn-1 は、主記憶実装容量と自
身のプロセッサＩＤをもとに自動決定される主記憶装置
ＭＭ内領域の初期化処理を全て完了すると（ステップＳ
７）、前記した論理により自身がマスタプロセッサであ
るか否かを判断し、マスタプロセッサであればステップ
Ｓ８の処理（その他の初期化処理）に進み、マスタプロ
セッサでなければステップＳ９のマスタプロセッサから
の起動指令待ち状態に進む。したがって各プロセッサＰ
0 〜Ｐn-1 は、自身がマスタプロセッサであるか否か
を、前記したようにブートストラップ動作を開始する際
に判断する必要はない。

【００４８】なお、上記のブートＲＯＭを各プロセッサ
Ｐ0 〜Ｐn-1 が個々に持つ必要はなく、共有使用するよ
うにしても構わない。以上は、システムバスＢに接続可
能なプロセッサの台数が、プロセッサ接続スロット数の
上限を越えない範囲で可変である場合について説明し
た。

【００４９】次に、図１のシステムがプロセッサ数固
定、主記憶実装容量可変であるものとした場合につい
て、図５のフローチャートを参照して説明する。なお、
この例では、プロセッサ数がプロセッサＰ0 〜Ｐ3 の４
台に固定され、プロセッサＰ0 がマスタプロセッサであ
るものとする。また、プロセッサＰ0 〜Ｐ3 のプロセッ
サＩＤ（プロセッサＩＤ１-0〜１-3）の値は０〜３であ
り、連続しているものとする。ここでは、プロセッサ数
固定であることから、主記憶制御装置ＭＭＣ内のプロセ
ッサ実装状態情報２は必ずしも必要でない。

【００５０】まず、システム電源が投入されると、プロ
セッサＰ0 〜Ｐ3 は、図５（ａ）または図５（ｂ）のフ
ローチャートに従い、自身のプロセッサＩＤ１-0〜１-3
を読み出すと共に、主記憶実装容量情報３を読み出す
（ステップＳ１，Ｓ３）。図２のフローチャートとの違
いは、プロセッサ実装状態情報２の読み出しがないこと
である。

【００５１】次にプロセッサＰ0 〜Ｐ3 は、自身のプロ
セッサＩＤをブロック番号ｉとして設定した後、そのブ
ロック番号ｉで指定される、主記憶装置ＭＭの主記憶領
域内のブロック（ｉ）の初期化を行う（ステップＳ４，
Ｓ５）。

【００５２】プロセッサＰ0 〜Ｐ3 は、ブロック（ｉ）
の初期化を完了すると、ブロック番号ｉを固定値である
プロセッサ数４（この値４はブートＲＯＭ中に固定的に
記述されている）だけ加算した値、即ちｉ＝ｉ＋４に更
新する（ステップＳ６′）。

【００５３】もし、更新後のブロック番号ｉとブロック
サイズＢＳＩＺＥで決まるアドレス（ｉ＊ＢＳＩＺＥ）
が、（ステップＳ３で読み込んだ）主記憶実装容量情報
３の示す主記憶実装容量の範囲内であるならば（ステッ
プＳ７）、プロセッサＰ0 〜Ｐ3 はステップＳ５に戻っ
て、そのアドレス（ｉ＊ＢＳＩＺＥ）から始まる新たな
ブロック（ｉ）を初期化する。

【００５４】一方、更新後のブロック番号ｉとブロック
サイズＢＳＩＺＥで決まるアドレス（ｉ＊ＢＳＩＺＥ）
が主記憶実装容量の範囲外であるならば、プロセッサＰ
0 〜Ｐ3 は自身がマスタプロセッサであるか否かを判断
する。以降の動作は、前記したプロセッサ数が可変の場
合（におけるマスタプロセッサとそれ以外のプロセッサ
の動作と）と同様である。

【００５５】次に、図１のシステムがプロセッサ数固定
で且つ主記憶実装容量固定であるものとした場合につい
て、図６のフローチャートおよび図７の主記憶初期化領
域割り当てマップを参照して説明する。なお、この例で
は、プロセッサ数がプロセッサＰ0 〜Ｐ3 の４台に固定
され、プロセッサＰ0 がマスタプロセッサであるものと
する。ここでは、プロセッサ数固定、主記憶実装容量固
定であることから、主記憶制御装置ＭＭＣ内のプロセッ
サ実装状態情報２および主記憶実装容量情報３は必ずし
も必要でない。

【００５６】まず、システム電源が投入されると、プロ
セッサＰk （ｋ＝０〜３）は、自身が有するブートＲＯ
Ｍに従って、図６のフローチャートに示すブートストラ
ップ動作を開始し、自身のプロセッサＩＤ１-kを読み出
す（ステップＳ１１）。

【００５７】次にプロセッサＰk は、読み出したプロセ
ッサＩＤ１-kの値がＩＤ＝０〜ＩＤ＝３のいずれである
かを調べる（ステップＳ１２）。そしてプロセッサＰk
は、自身のプロセッサＩＤ１-kのＩＤ値ｋ（ＩＤ＝ｋ）
に応じて、そのＩＤ値ｋに割り当てられている主記憶装
置ＭＭ内領域を初期化する。

【００５８】ここで、主記憶装置ＭＭの主記憶領域は、
図７に示すように、プロセッサ数分の領域、即ち４つの
領域Ａ0 〜Ａ3 に分割され、各領域Ａ0 〜Ａ3 はそれぞ
れＩＤ＝０〜ＩＤ＝３に割り当てられている。ここで領
域Ａ0 〜Ａ3 は、主記憶初期化に要する時間をより少な
くする点で、同一サイズであることが望ましい。また、
主記憶実装容量の関係で同一サイズの領域Ａ0 〜Ａ3 に
分割できない場合には、各領域Ａ0 〜Ａ3 を極力同一サ
イズに近付けることが好ましい。

【００５９】プロセッサＰk は、上記ステップＳ１２で
自身のプロセッサＩＤ１-kのＩＤ値がｋ（ＩＤ＝ｋ）で
あることを検出すると、主記憶装置ＭＭ内の領域Ａk を
初期化する処理を行う。即ち、各プロセッサＰ0 〜Ｐ3
は、図７に示すように、自身のプロセッサＩＤに割り当
てられている主記憶装置ＭＭ内領域Ａ0 〜Ａ3 を初期化
する（ステップＳ２０〜Ｓ２３）。

【００６０】以降の動作は、前記したプロセッサ数と主
記憶実装容量とが可変の場合における主記憶初期化完了
後の動作と同様である。即ちプロセッサＰ0 〜Ｐ3 は、
まず自身がマスタプロセッサであるか否かを判断し、マ
スタプロセッサであればブートストラップ動作を継続し
て主記憶初期化処理以外の初期化処理を行い、マスタプ
ロセッサでなければマスタプロセッサからの起動指令待
ちとなる。

【００６１】なお、プロセッサ数固定、主記憶実装容量
固定の場合に、上記のように主記憶装置ＭＭの各分割領
域をプロセッサＩＤに割り当てる代わりに、プロセッサ
自体に割り当てるようにしても構わない。但し、この場
合、各プロセッサＰ0 〜Ｐ3は、それぞれ固有の内容の
ブートＲＯＭを持ち、そのブートＲＯＭにしたがって固
有の主記憶初期化処理（ブートストラップ動作）を行う
必要がある。この動作を、プロセッサＰ0 〜Ｐ3 のうち
のマスタプロセッサＰ0 とそれ以外のプロセッサＰ1 を
例に、図８のフローチャートおよび図９の主記憶初期化
領域割り当てマップを参照して説明する。

【００６２】まず、主記憶装置ＭＭの主記憶領域は、図
９に示すように、プロセッサ数分の領域、即ち４つの領
域Ａ0 〜Ａ3 に分割され、各領域Ａ0 〜Ａ3 はそれぞれ
プロセッサＰ0 〜Ｐ3 に割り当てられているものとす
る。

【００６３】ここで、システム電源が投入されると、プ
ロセッサＰ0 ，Ｐ1 は、自身が有する固有のブートＲＯ
Ｍに従って、図８（ａ），（ｂ）のフローチャートに示
すブートストラップ動作を開始し、主記憶装置ＭＭ内の
領域Ａ0 ，Ａ1 を初期化する（ステップＳ３０，Ｓ３
１）。以降の動作は、前記したプロセッサ数と主記憶実
装容量とが可変の場合における主記憶初期化完了後の動
作と同様である。また、プロセッサＰ2 ，Ｐ3 の動作
は、（主記憶装置ＭＭ内の領域Ａ1 ではなくて）領域Ａ
2 ，Ａ3 を初期化する点を除いて、プロセッサＰ1 と同
様である。なお、この例では、各プロセッサＰ0 〜Ｐ3
は固有のブートＲＯＭを有していることから、マスタプ
ロセッサを固定しておくならば、マスタプロセッサであ
るか否かの判断は必ずしも必要ない。

【００６４】

【発明の効果】以上詳述したようにこの発明の第１の観
点に係るマルチプロセッサシステムにおける主記憶装置
初期化方法によれば、主記憶装置の主記憶領域を複数の
領域に分割して、各領域をシステム内の各プロセッサに
割り当て、電源投入時には、各プロセッサが自身に割り
当てられた主記憶装置内の領域の初期化を行う構成とす
ることにより、主記憶装置の初期化処理を、システム構
成を生かして各プロセッサで分担して行うことができ、
この結果、システム立ち上げに要する時間の短縮が図れ
る。

【００６５】また、この発明の第２の観点に係るマルチ
プロセッサシステムにおける主記憶装置初期化方法によ
れば、主記憶装置の主記憶領域を複数の領域に分割し
て、各領域を各プロセッサのプロセッサＩＤに割り当
て、電源投入時には、各プロセッサが自身のプロセッサ
ＩＤを認識して、そのプロセッサＩＤに割り当てられた
主記憶装置内の領域の初期化を行う構成とすることによ
り、各プロセッサに用意されるブートＲＯＭが同一内容
（同一ブートルーチン）であっても、或いは各プロセッ
サが共有するブートＲＯＭであっても、主記憶装置の初
期化処理を各プロセッサで分担して行うことができる。

【００６６】また、この発明の第３の観点に係るマルチ
プロセッサシステムにおける主記憶装置初期化方法によ
れば、電源投入時には、各プロセッサが自身のプロセッ
サＩＤおよび主記憶装置の実装容量を認識して、当該プ
ロセッサＩＤおよび実装容量をもとに自律的に主記憶装
置の主記憶領域の配分を行い、自身に配分された領域の
初期化を行う構成とすることにより、主記憶実装容量が
可変であり、更に各プロセッサに用意されるブートＲＯ
Ｍが同一内容（同一ブートルーチン）であっても、或い
は各プロセッサが共有するブートＲＯＭであっても、主
記憶装置の初期化処理を各プロセッサで分担して行うこ
とができる。

【００６７】また、この発明の第４の観点に係るマルチ
プロセッサシステムにおける主記憶装置初期化方法によ
れば、電源投入時には、システムに接続されている各プ
ロセッサが、システムに接続されているプロセッサ数、
自身のプロセッサＩＤおよび主記憶装置の実装容量を認
識して、当該プロセッサ数、プロセッサＩＤおよび実装
容量をもとに自律的に主記憶装置の主記憶領域の配分を
行い、自身に配分された領域の初期化を行う構成とする
ことにより、プロセッサ数および主記憶実装容量がいず
れも可変であり、更に各プロセッサに用意されるブート
ＲＯＭが同一内容（同一ブートルーチン）であっても、
或いは各プロセッサが共有するブートＲＯＭであって
も、主記憶装置の初期化処理を各プロセッサで分担して
行うことができる。

【図面の簡単な説明】

【図１】本発明の主記憶装置初期化方法を適用するマル
チプロセッサシステムの一実施例を示すブロック構成
図。

【図２】図１の構成のマルチプロセッサシステムにおけ
るシステム電源投入時の動作を、プロセッサ数および主
記憶実装容量が可変である場合について説明するための
フローチャート。

【図３】主記憶装置ＭＭの主記憶領域が各プロセッサＰ
0 〜Ｐn-1 によりブロック単位で初期化される様子を説
明するための図。

【図４】図２のフローチャートに従って行われる（主記
憶初期化処理を含む）ブートストラップ動作を、従来シ
ステムと対比して示すタイミングチャート。

【図５】図１の構成のマルチプロセッサシステムにおけ
るシステム電源投入時の動作を、プロセッサ数固定、主
記憶実装容量可変である場合について説明するためのフ
ローチャート。

【図６】図１の構成のマルチプロセッサシステムにおけ
るシステム電源投入時の動作を、プロセッサ数が４台に
固定され、且つ主記憶実装容量も固定である場合につい
て説明するためのフローチャート。

【図７】プロセッサＩＤ＝０〜３に割り当てられた主記
憶装置ＭＭ内の領域Ａ0 〜Ａ3がそのプロセッサＩＤ＝
０〜３のプロセッサＰ0 〜Ｐ3 により初期化される様子
を説明するための図。

【図８】図１の構成のマルチプロセッサシステムにおけ
るシステム電源投入時の動作を、プロセッサ数が４台に
固定され、且つ主記憶実装容量も固定である場合につい
て、プロセッサＰ0 ，Ｐ1 を例に説明するためのフロー
チャート。

【図９】プロセッサＰ0 〜Ｐ3 に割り当てられた主記憶
装置ＭＭ内の領域Ａ0 〜Ａ3 が当該プロセッサＰ0 〜Ｐ
3 により初期化される様子を説明するための図。

【符号の説明】

Ｐ0 〜Ｐn-1 …プロセッサ、ＭＭ…主記憶装置、Ｂ…シ
ステムバス、ＭＭＣ…主記憶制御装置、１-0〜１-n-1…
プロセッサＩＤ、２…プロセッサ実装状態情報、３…主
記憶実装容量情報。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数のプロセッサが主記憶装置を共有す
   るマルチプロセッサシステムにおける主記憶装置初期化
   方法であって、 前記主記憶装置の主記憶領域を複数の領域に分割して、
   各領域を前記複数のプロセッサに割り当て、 電源投入時には、前記各プロセッサが自身に割り当てら
   れた前記主記憶装置内の領域の初期化を行うことを特徴
   とするマルチプロセッサシステムにおける主記憶装置初
   期化方法。
2. 【請求項２】 複数のプロセッサが主記憶装置を共有す
   るマルチプロセッサシステムにおける主記憶装置初期化
   方法であって、 前記各プロセッサにそれぞれ固有のプロセッサ識別子を
   割り当てると共に、前記主記憶装置の主記憶領域を複数
   の領域に分割して、各領域を前記複数のプロセッサ識別
   子に割り当て、 電源投入時には、前記各プロセッサが自身のプロセッサ
   識別子を認識して、そのプロセッサ識別子に割り当てら
   れた前記主記憶装置内の領域の初期化を行うことを特徴
   とするマルチプロセッサシステムにおける主記憶装置初
   期化方法。
3. 【請求項３】 複数のプロセッサが主記憶装置を共有
   し、前記主記憶装置の実装容量の増減が可能なマルチプ
   ロセッサシステムにおける主記憶装置初期化方法であっ
   て、 前記各プロセッサにそれぞれ固有のプロセッサ識別子を
   割り当て、 電源投入時には、前記各プロセッサが自身のプロセッサ
   識別子および前記主記憶装置の実装容量を認識して、当
   該プロセッサ識別子および実装容量をもとに自律的に前
   記主記憶装置の主記憶領域の配分を行い、自身に配分さ
   れた領域の初期化を行うことを特徴とするマルチプロセ
   ッサシステムにおける主記憶装置初期化方法。
4. 【請求項４】 複数のプロセッサが主記憶装置を共有
   し、前記主記憶装置の実装容量の増減とシステムに接続
   されるプロセッサ数の増減が可能なマルチプロセッサシ
   ステムにおける主記憶装置初期化方法であって、 前記各プロセッサにそれぞれ固有のプロセッサ識別子を
   割り当て、 電源投入時には、前記システムに接続されている前記各
   プロセッサが、前記システムに接続されているプロセッ
   サ数、自身のプロセッサ識別子および前記主記憶装置の
   実装容量を認識して、当該プロセッサ数、プロセッサ識
   別子および実装容量をもとに自律的に前記主記憶装置の
   主記憶領域の配分を行い、自身に配分された領域の初期
   化を行うことを特徴とするマルチプロセッサシステムに
   おける主記憶装置初期化方法。