JPH03232032A - メモリ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明はパーソナルコンピュータに用いて好適なメモ
リ制御装置に関する。

（従来の技術） 従来、パーソナルコンピュータに於いて、メモリを増設
する場合、増設するメモリをＣＰＵメモリ空間のどこに
割り当てるかを増設メモリモジュールボードに実装され
ているデイツプスイッチ等によって定義する必要があっ
た。つまり増設するメモリモジュールは単体で変更可能
な固有のメモリアドレスを持っていた。デイツプスイッ
チは通常アドレス変換器のアドレス指定のために使用さ
れており、ＣＰＵから送出される特定のアドレス空間で
拡張メモリボードが選択され、メモリのアクセスが行わ
れる。また、デイツプスイッチの代わりにＥＥＰＲＯＭ
や、バッテリバックアップメモリ等を使用するものもあ
る。この従来の構成例を第５図に示し、以下にその動作
説明を行う。

ＣＰＵからのアドレスはＡＤＯＯ−ＡＤ２３で示され、
そのうち上位４ビツトのアドレス（ＡＤ２０〜ＡＤ２３
）が比較器５１の一方の入力端（入力１）に供給される
。また、ディップスイッチ５２は、メモリモジュールを
どこのアドレス空間にアサインするかを決定するもので
、その設定出力は比較器５１の他方の入力端（入力２）
に供給される。比較器５５は、上記各入力端（人力１と
入力２）のデータパターンを比較し、等しかった場合は
出力端にメモリ選択信号を発生して該当メモリモジュー
ルを選択する。一方、ＣＰＵから送出されるアドレスＡ
ＤＯＯ−ＡＤ１９は、メモリモジュールに供給されメモ
リチップのアドレス情報となる。第５図の例では１Ｍバ
イト（２５６Ｋｘ４　）単位で、ＣＰＵの任意のアドレ
スにアサインすることができる。

（発明が解決しようとする課題） 上述した従来の手段では、メモリボード各々にそれぞれ
固有のアドレスを指定する必要がある。

このため、ユーザはメモリ増設前のメモリサイズやメモ
リ実装可能アドレスなどを確認し認識しておく必要があ
り、従ってユーザにかかる負担が大きい。また、−度設
定されたメモリボードは、ボード自体に固有アドレスを
持っているため、−度設定すると増設するシステム専用
となり簡単に交換することができない。また、デイツプ
スイッチ等の付属回路が必要であることからメモリボー
ドの外形も大きくなる等の問題があった。

この発明は上記事情に鑑みてなされたものであり、パー
ソナルコンピュータ等において、メモリの増設を行う場
合に、ユーザはシステムのハードウェア構成や実装され
ているメモリサイズ等を認識していなくとも任意の拡張
スロットにメモリモジュールボードを実装するだけで簡
単かつ容易にメモリの増設が行なえ、増設するメモリモ
ジュールの構成も簡素化されて、軽薄短小、コスト低減
、汎用性等に貢献することのできるメモリ制御装置を提
供することを目的とする。

［発明の構成］ （課題を解決するための手段） 本発明は、標準実装されるメモリモジュールと増設メモ
リモジュールがメモリスロットにランダムに実装される
メモリシステムにおいて、ＣＰＵから発せられるアドレ
スに従うメモリ選択信号を上記スロットのいずれかに出
力するプログラマブルなアドレス変換手段と、システム
の初期化時に特定メモリモジュールの実装の有無を確認
する手段と、特定メモリモジュールの実装確認のため指
定メモリ空間に対するＣＰＵからのアクセスで指定スロ
ットに対して選択信号を送出する手段と、実装確認され
たメモリモジュールをＣＰＵアドレス空間に割り付ける
手段とを有してなる構成としたことを特徴とする。

（作　用） 上記構成にて、まず特定メモリモジュールの実装確認の
ために指定メモリ空間に対するＣＰＵからのアクセスで
指定スロットに対し選択信号を供給するため、アドレス
変換レジスタにスロット番号を設定する。ここでは、メ
モリの実装状況を知るために特定スロットを全てのメモ
リ空間に設定し、未決定のメモリ空間からメモリアクセ
スを行い最終アドレスを検出してスロットに実装された
メモリのサイズを確認する。そして指定スロットにメモ
リが実装されているか否かを判断し、メモリ実装確認で
得られた最終アドレスからメモリブロック番号を求めア
ドレス変換レジスタ番号を更新して、実装確認されたメ
モリモジュールをＣＰＵアドレス空間に割り付ける。

このことにより、ユーザはシステムのノ１−ドウエア構
成、実装されているメモリサイズ等を意識せずにメモリ
拡張を容易に行うことができ、コスト低減、及び汎用化
に貢献することができる。

（実施例） 以下、図面を使用して本発明の実施例について説明する
。

第１図は本発明の実施例を示すブロック図である。

第１図において、１１はシステム全体の制御を司るＣＰ
Ｕである。１２はハードウェアの初期化を行うためのＩ
ＰＬプログラム、メモリシステムを構成するためのプロ
グラム等が格納されたＲＯＭ　（Ｉ　ＰＬ−ＲＯＭ）で
ある。１３はスロットに実装されたメモリモジュールで
ある。】４はスロットに実装されたメモリモジュール１
３をＣＰＵＩＩのメモリ空間にアサインするメモリ制御
装置（ＭＣＵ）である。１５はシステムの各構成要素を
つなぐＣＰＵバス、１６はデイスプレィデバイス１′７
を表示ドライブ制御する表示制御装置（ＣＲＴＣ）　、
１ｇはハードディスク制御装置、１９はハードディスク
ドライブユニット、ＩＡはフロッピーディスク制御装置
、１Ｂはフロッピーディスクユニット、ＩＣはキーボー
ド制御装置、ＩＤはキーボードである。

第１図に示すメモリ制御装置１４の詳細な構成を第２図
に示す。

第２図に於いて、２１はＣＰＵバス１５からの上位アド
レス（Ａ　Ｄ　ｍ　−Ａ　Ｄ　２３　）を入力すること
によって、アドレス変換レジスタ２２Ｒのいずれか一つ
を選択するためのアドレス変換器である。

２２はメモリ選択信号をスロット２３の何れか一つに送
出するためのアドレスデコーダであり、それぞれが固有
のＣＰＵアドレスをもつ複数のアドレス変換レジスタ２
２Ｒにより構成されるもので、アドレス変換器２１によ
り、一つのアドレス変換レジスタ２２Ｒが選択される。

２３はメモリモジュール１３を実装するためのスロット
でアリ、アドレスデコーダ２２より送出されたメモリ選
択信号を人力したメモリモジュールのみがＣＰＵＩ　１
によりアクセス可能となる。

第３図、及び第４図はそれぞれ本発明の実施例に於ける
動作を説明するための処理フローを示すフローチャート
であり、第３図は第１図に示すＲＯＭ１２に格納された
システムの初期化の動作処理フローを示す図、第４図は
第３図に示すメモリセットアツプの詳細な処理フローを
示す図である。

第３図において、３１はデバイステストを行う処理ステ
ップであり、システムの主要コンポーネントの動作確認
を行う。３２は初期化処理ステップであり、システムの
主要コンポーネントの初期化を行う。３３はメモリセッ
トアツプを行う処理ステップであり、メモリをＣＰＵア
ドレス空間にアサインする。この詳細な処理フローは第
４図に示される。３４はメモリテストを行う処理ステッ
プであり、ここではメモリの動作確認を行う。

３５はディスクテストを行う処理ステップであり、フロ
ッピーディスク、ハードディスク等の動作確認を行う。

３６はブート処理ステップであり、ディスク装置からＯ
８のブートストラップローダを読む。

第４図において、４０はアドレスデコーダ２２を構成す
るアドレス変換レジスタ２２Ｈのレジスタ番号（ｋ；Ｄ
ＥＣ＃ｉ）及びスロット番号（ｊ　；　５ＬＯＴ＃　ｉ
）をそれぞれアドレス変換器２１を介して初期化するス
テップである。４１はアドレス変換レジスタ２２Ｒにス
ロット番号をセットするステップであり、メモリ実装状
況を知るため特定スロットを全メモリ空間に設定する。

４２はメモリ実装状況を確認するステップであり、未決
定のメモリ空間からメモリアクセスを行い最終アドレス
を検出することにより、スロットに実装された任意のメ
モリサイズを認識する。４３はメモリの存在を確認する
ステップであり、指定スロットにメモリが実装されてい
るか否かを判断する。４４はメモリの動作を確認するス
テップであり、メモリの不良チップを検出し、不良の場
合はそのスロットに実装されているメモリを使用しない
よう処理する。４５はアドレス変換レジスタ番号を更新
するステップであり、ステップ４２に示すメモリアクセ
スで得られた最終アドレスからメモリブロック番号を求
め、アドレス変換レジスタ番号（ｋ）を更新する。

以下、本発明の実施例の動作について第１図乃至第４図
を参照して説明する。

通電（電源投入）直後の動作を第３図に示す。

電源投入に伴い、ＣＰＵＩ　１はＲＯＭ１２に格納され
ているＩＰＬプログラムを実行する。初めに、割り込み
制御ＬＳＩＳＤＭＡ制御ＬＳＩ等、主要ハードウェアの
動作確認を行う（第３図ステップ３１）。各デバイスが
正常であればそれぞれ初期化を行う（第３図ステップ３
２）。続いて、メモリモジュールの構成を決定し、メモ
リテストを行い、Ｏ８をロードするためのプリブートを
起動する（第３図ステップ３３〜３６）。以上が通電か
らＯ８起動までの処理である。

第３図に示すメモリセットアツプ処理動作を説明するに
際して、第２図に示すメモリ制御装置１４の７１−ドウ
エア動作について簡単に説明する。

ＣＰＵＩＩから送出されるアドレスのうち、上位のアド
レス（Ａ　Ｄ　ｍ　−Ａ　Ｄ　２３　）はアドレス変換
器２１によって、その出力（Ｄ＃０〜Ｄ＃ｎ）のうち、
いずれか一つの出力（Ｄ＃１）を有効とし、この出力（
Ｄ＃１　）によりアドレスデコーダ２２の対応する一つ
のアドレス変換レジスタ２２Ｒを選択する。各アドレス
変換レジスタ２２Ｒは、各々固有のＣＰＵアドレスをも
っている。つまり、各アドレス変換レジスタ２２Ｒは、
固有のメモリブロックを管理することになる。例えば、
“ＡＤｍ”の値が”　ＡＤ２０”　　（ＡＤ２０〜ＡＤ
２Ｂの上位４ビツトのアドレス）の場合は、ｎ　の値が
「１５」となりメモリ空間は１６のブロックに分割され
る。また、アドレス変換レジスタ２２ＲはＣＰＵＩＩに
よってどのメモリスロットを選択するかをＣＰＵＩＩか
らプログラムすることができる。

次に、上記第３図に示すメモリセットアツプ処理３３で
のメモリの構成処理について説明する。

第４図は上記メモリセットア・ツブ処理３３の詳細を示
すフローチャートである。ＣＰＵ１１から送出されるア
ドレスのうち、上位のアドレス（Ａ　Ｄ　ｍ　−Ａ　Ｄ
　２３　）はアドレス変換器２１に入力されて、そのア
ドレスに従いアドレスデコーダ２２のアドレス変換レジ
スタ２２Ｒを指定する。

ＣＰＵＩ　１は、このアドレス指定によりスロットを選
択するためのスロット番号（ｊ）を初期化する。同様に
して、アドレス変換レジスタ番号（ｋ）を初期化する（
第４図ステップ４０）。次に、特定のスロットに実装さ
れているメモリモジュールのサイズを認識するためにア
ドレス変換レジスタ番号（ｋ）以降の全てのアドレス変
換レジスタ２２Ｒにスロット番号（ｊ）をアサインする
（第４図ステップ４１）。次に、アドレス変換レジスタ
番号（ｋ）のアドレス変換レジスタ２２Ｒが管理するア
ドレスからメモリ実装確認を行い、未実装領域を検出す
る（第４図ステップ４２．４３）。

この際のメモリの実装確認は、メモリのライト（Ｒ）、
リード（Ｗ）、比較（Ｖ）による。この処理でメモリの
存在を確認すると、メモリが存在する最終アドレスを管
理するアドレス変換レジスタ２２Ｈの設定までが“有効
”設定となる。又、メモリが実装されていなかった場合
は、設定するスロット番号を＋１（ｊ←ｊ＋１）し、ｔ
べてのスロットについてチエツクが終了していなければ
再び上記したステップ４１からの処理を繰り返す。

ステップ４４のメモリ動作チエツクの処理では、メモリ
モジュールか実装されていて一部のメモリチップに異常
があれと、そのスロットに実装されているメモリモジュ
ールは使わないように次のヌロットのチエツク処理へ分
岐する。メモリ動作が正常であれば、次のアドレス変換
レジスタをセットアツプするため、実装確認を得られた
最後のブロック番号（ｂ）に１を加算して得た値を次の
アドレス変換レジスタ番号にとする。この際、レジスタ
番号（ｋ）が最終ブロック番号（ｎ）を超過した際、全
てのアドレス変換レジスタの設定が終了したことを認志
して上記アサインの処理を終了する。又、レジスタ番号
（ｋ）が最終ブロック番号（ｎ）未満の場合は、スロッ
ト番号を更新し再び上記したステップ４１からの処理を
繰り返す。

尚、本実施例の機能を実現するためのプログラムを格納
するメモリ空間は、アドレス変換レジスタの管理外に割
当られているものとする。

［発明の効果］ 以上説明のように本発明によれば、標準実装されるメモ
リモジュールと増設メモリモジュールが複数のスロット
にランダムに実装されるメモリシステムにおいて、ＣＰ
Ｕから発せられるアドレスに基づき該当するスロットに
メモリ選択信号を出力するプログラマブルなアドレス変
換手段と、特定メモリモジュールの実装確認のため指定
メモリ空間に対するＣＰＵからのアクセスで指定スロッ
トに対しメモリ選択信号を送出して、特定メモリモジュ
ールの実装有無を確認する手段と、実装確認されたメモ
リモジュールをＣＰＵアドレス空間に割り付ける手段と
を備えてなる構成としたことにより、ユーザがメモリの
増設を行う際に、システムに関する知識がなくても容易
にメモリ増設が可能となり、実装アドレスを指定するア
ドレス設定操作等も不要となる。また、スロットに実装
されているメモリを自動認識するため任意のスロットに
実装可能であり、ユーザの負担が軽減される。

尚、メモリモジュール単体で固有アドレスを持たない場
合は実装するスロットに制限があるのが一般的である。

更に、メモリの一部が故障した場合、他の正常なメモリ
を集合しメモリを再構成するため、信頼性の向上に貢献
することができる。又、メモリモジュールボード自体に
固有のアドレスを持たないため、他のシステムとの間で
簡単に交換可能となる。又、メモリボードには付属回路
が殆どないためメモリモジュールボードの軽薄短小化、
コスト低減等にも寄与する。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は第
１図に示すメモリ制御装置の内部構成を示すブロック図
、第３図、及び第４図はそれぞれ上記実施例の動作を示
すフローチャート、第５図は従来のメモリ制御装置の構
成例を示すブロック図である。 １１・・・ＣＰＵ、１２・・・ＲＯＭ（ＩＰＬ−ＲＯＭ
）　　　１３・・・メモリモジュール、１４・・・メモ
リ制御装置、２１・・・アドレス変換器、２２・・・デ
コダ、２２Ｒ・・・アドレス変換レジスタ、２３・・・
メモリスロット。

Claims (1)

【特許請求の範囲】
1. 標準実装されるメモリモジュールと増設メモリモジュー
   ルが複数のスロットにランダムに実装されるメモリシス
   テムにおいて、ＣＰＵから発せられるアドレスに基づき
   該当するスロットにメモリ選択信号を出力するプログラ
   マブルなアドレス変換手段と、特定メモリモジュールの
   実装確認のため指定メモリ空間に対するＣＰＵからのア
   クセスで指定スロットに対しメモリ選択信号を送出して
   、特定メモリモジュールの実装有無を確認する手段と、
   実装確認されたメモリモジュールをＣＰＵアドレス空間
   に割り付ける手段とを具備することを特徴とするメモリ
   制御装置。