JP2016532960A - チップセレクトを低減させるデバイス、システム、及び方法 - Google Patents
チップセレクトを低減させるデバイス、システム、及び方法 Download PDFInfo
- Publication number
- JP2016532960A JP2016532960A JP2016533405A JP2016533405A JP2016532960A JP 2016532960 A JP2016532960 A JP 2016532960A JP 2016533405 A JP2016533405 A JP 2016533405A JP 2016533405 A JP2016533405 A JP 2016533405A JP 2016532960 A JP2016532960 A JP 2016532960A
- Authority
- JP
- Japan
- Prior art keywords
- identifier
- value
- assigned
- command
- assigned identifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 230000002085 persistent effect Effects 0.000 claims abstract description 48
- 239000002184 metal Substances 0.000 claims description 4
- 238000004088 simulation Methods 0.000 description 7
- 230000011664 signaling Effects 0.000 description 6
- 230000004044 response Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000036772 blood pressure Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Storage Device Security (AREA)
- Static Random-Access Memory (AREA)
- Mobile Radio Communication Systems (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Information Transfer Systems (AREA)
Abstract
Description
Claims (26)
- 第1のデバイス、第2のデバイス、及び第3のデバイスを包含するシステム内部のデバイスを選択するための方法であって、前記方法が、
前記システム内部の各デバイスに、同一のマスタ識別子を割り当てることと、
前記第1のデバイスに、第1の割り当てられた識別子を割り当てることと、
前記第2のデバイスに、第2の割り当てられた識別子を割り当てることと、
前記第3のデバイスに、第3の割り当てられた識別子を割り当てることと、
選択識別子を前記マスタ識別子と等しい値に設定することによって、前記第1のデバイス、第2のデバイス、及び第3のデバイスの各々を選択することと、
を含む方法。 - 選択識別子を前記第1の割り当てられた識別子と等しい値に設定することによって、前記第1のデバイスのみを選択することと
選択識別子を前記第2の割り当てられた識別子と等しい値に設定することによって、前記第2のデバイスのみを選択することと、
選択識別子を前記第3の割り当てられた識別子と等しい値に設定することによって、前記第3のデバイスのみを選択することとをさらに含み、
前記第1の割り当てられた識別子が、前記第2の割り当てられた識別子と等しくなく、
前記第1の割り当てられた識別子が、前記第3の割り当てられた識別子と等しくなく、
前記第2の割り当てられた識別子が、前記第3の割り当てられた識別子と等しくない、請求項1に記載の方法。 - 選択識別子を前記第1の割り当てられた識別子と等しい値に設定することによって、前記第1のデバイスのみを選択することと、
選択識別子を前記第2の割り当てられた識別子と等しい値に設定することによって、前記第2のデバイス及び前記第3のデバイスの両方を選択することとをさらに含み、
前記第1の割り当てられた識別子が、前記第2の割り当てられた識別子と等しくなく、
前記第1の割り当てられた識別子が、前記第3の割り当てられた識別子と等しくなく、
前記第2の割り当てられた識別子が、前記第3の割り当てられた識別子と等しい、請求項1に記載の方法。 - 前記システム内の前記第1の、第2、及び第3のデバイスの各々が、メモリデバイスである、請求項1に記載の方法。
- 第1のデバイス、第2のデバイス、及び第3のデバイスを包含するシステム内部のデバイスを選択するための方法であって、前記方法が、
前記第1のデバイスに、第1の割り当てられた識別子を割り当てることと、
前記第2のデバイスに、第2の割り当てられた識別子を割り当てることと、
前記第3のデバイスに、第3の割り当てられた識別子を割り当てることとを含み、
前記第1のデバイスに、前記第1の割り当てられた識別子を割り当てることが、前記第1のデバイスに関連付けられた永続的識別子と等しい前記第1の割り当てられた識別子を設定することを含む、方法。 - 前記永続的識別子が、前記デバイスの永続的領域に格納される、請求項5に記載の方法。
- 前記第2のデバイスに、前記第2の割り当てられた識別子を割り当てることが、前記第2のデバイスに関連付けられた第2の永続的識別子と等しい前記第2の割り当てられた識別子を設定することをさらに含み、
前記第2の永続的識別子が、前記第2のデバイスの永続的領域に格納される、請求項5に記載の方法。 - 前記第3のデバイスに、前記第3の割り当てられた識別子を割り当てることが、前記第3のデバイスに関連付けられた第3の永続的識別子と等しい前記第3の割り当てられた識別子を設定することをさらに含み、
前記永続的識別子が、前記第3のデバイスの永続的領域に格納される、請求項7に記載の方法。 - 複数のデバイスシステム内部のデバイス上でコマンドを実行する方法であって、
コマンドを受信することと、
前記コマンドがセレクトIDコマンドである場合に、選択識別子を更新することと、
前記デバイスに関連付けられた永続的識別子があるかを判断することと、
前記デバイスに関連付けられた永続的IDがある場合、前記デバイス内部の永続的領域からの、前記デバイスの前記割り当てられた識別子を設定することと、
前記選択識別子(ID_s)を、前記デバイスの前記割り当てられた識別子(ID_a)と比較することによって、前記コマンドが前記デバイス向けであるかを判断することと、
前記コマンドが前記デバイス向けではない場合、前記コマンドを無視することと、
前記コマンドが前記デバイス向けである場合、前記コマンドを行うことと、
を含む方法。 - 前記コマンドが、前記デバイスに永続的識別子を書き込むことを意図しているかを判断することと、
前記デバイスの永続的領域に、前記永続的識別子を書き込むこととをさらに含む、請求項9に記載の方法。 - 前記コマンドが、前記デバイスの前記割り当てられた識別子に、値を書き込むことを意図するかを判断することと、
前記割り当てられた識別子が、以前に設定されたかを判断することと、
前記デバイスへのセレクトインプット(SIN)がアサートされたかを判断することと、
前記判断工程の各々が真である場合、前記デバイスに対する前記割り当てられた識別子に前記値を書き込むこととをさらに含む、請求項9に記載の方法。 - 前記デバイスのセレクトアウトプット(SOUT)出力をアサートすることをさらに含み、
前記デバイスの前記SOUTが、第2のデバイスのSINに結合される、請求項11に記載の方法。 - 第1のマスタ識別子と、第1の割り当てられた識別子とを有する第1のデバイスであって、前記第1のデバイスが、前記第1のマスタ識別子あるいは前記第1の割り当てられた識別子のいずれかを用いてアクセスされることが可能である、前記第1のデバイスと、
第2のマスタ識別子と、第2の割り当てられた識別子とを有する第2のデバイスであって、前記第2のデバイスが、前記第2のマスタ識別子あるいは前記第2の割り当てられた識別子のいずれかを用いてアクセスされることが可能である、前記第2のデバイスと、
第3のマスタ識別子と、第3の割り当てられた識別子とを有する第3のデバイスであって、前記第3のデバイスが、前記第3のマスタ識別子あるいは前記第3の割り当てられた識別子のいずれかを用いてアクセスされることが可能である、前記第3のデバイスとを含み、
前記システムが、選択識別子を、前記第1のマスタ識別子、第2のマスタ識別子、第3のマスタ識別子、第1の割り当てられた識別子、第2の割り当てられた識別子、または第3の割り当てられた識別子のうち1つに設定することによって、前記第1、第2、または第3のデバイスのうち1つにアクセスする、システム。 - 前記第1のマスタ識別子、前記第2のマスタ識別子、及び前記第3のマスタ識別子が、第1の値に各々設定され、
前記第1の割り当てられた識別子及び前記第2の割り当てられた識別子が、前記第1の値とは異なる第2の値に各々設定され、
前記第3の割り当て値が、前記第1の及び第2の値とは異なる第3の値に設定される、請求項13に記載のシステム。 - 前記システムが、前記選択識別子を前記第1の値に設定することによって、前記第1、第2、及び第3のデバイスの各々にアクセスするように配設され、
前記システムが、前記選択識別子を前記第2の値に設定することによって、前記第1及び第2のデバイスにアクセスするように配設され、
前記システムが、前記選択識別子を前記第3の値に設定することによって、前記第3のデバイスにアクセスするように配設される、請求項14に記載のシステム。 - 前記第1のマスタ識別子、前記第2のマスタ識別子、及び前記第3のマスタ識別子が、第1の値に各々設定され、
前記第1の割り当てられた識別子が、前記第1の値とは異なる第2の値に設定され、
前記第2の割り当てられた識別子が、前記第1の値及び前記第2の値とは異なる第3の値に設定され、
前記第3の割り当て値が、前記第1の値、第2の値、及び第3の値とは異なる第4の値に設定される、請求項13に記載のシステム。 - 前記システムが、前記選択識別子を前記第1の値に設定することによって、前記第1、第2、及び第3のデバイスの各々にアクセスするように配設され、
前記システムが、前記選択識別子を前記第2の値に設定することによって、前記第1のデバイスにアクセスするように配設され、
前記システムが、前記選択識別子を前記第3の値に設定することによって、前記第2のデバイスにアクセスするように配設され、
前記システムが、前記選択識別子を前記第4の値に設定することによって、前記第3のデバイスにアクセスするように配設される、請求項16に記載のシステム。 - 前記第1、第2、及び第3のデバイスの各々が、メモリデバイスである、請求項17に記載のシステム。
- チップセレクト入力部と、
コマンド/アドレス入力部と、
セレクトイン(SIN)入力部と、
セレクトアウト(SOUT)出力部と、
永続的領域とを含み、
前記永続的領域が、割り当てられた識別子についての値を包含するように構成される、デバイス。 - 前記デバイスが、前記永続的領域からの前記割り当てられた識別子を設定するように配設される、請求項19に記載のデバイス。
- フラグをさらに含み、
前記フラグが、前記デバイスが、前記永続的領域からの前記割り当てられた識別子を設定したか、または外部エンティティが、前記割り当てられた識別子を設定したかを示す、請求項19に記載のデバイス。 - 前記デバイスが、前記SINがハイレベルに設定されると、割り当てられた識別子を設定するように配設される、請求項21に記載のデバイス。
- 前記デバイスが、前記コマンド/アドレス入力部を介して、割り当てられた識別子値を受信するように配設される、請求項22に記載のデバイス。
- 前記SOUTが、別のデバイスの前記SINに結合されるように配設される、請求項23に記載のデバイス。
- 前記デバイスが、前記永続的領域に値を書き込むように配設される、請求項19に記載のデバイス。
- 前記永続的領域が、以下のポリヒューズ、メタルヒューズ、メモリアレイセル、及び不揮発性メモリのうち1つから選択される、請求項19に記載のデバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/961,377 | 2013-08-07 | ||
US13/961,377 US9477616B2 (en) | 2013-08-07 | 2013-08-07 | Devices, systems, and methods of reducing chip select |
PCT/US2014/049965 WO2015021171A1 (en) | 2013-08-07 | 2014-08-06 | Devices, systems, and methods of reducing chip select |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016532960A true JP2016532960A (ja) | 2016-10-20 |
JP6149161B2 JP6149161B2 (ja) | 2017-06-14 |
Family
ID=52449601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016533405A Active JP6149161B2 (ja) | 2013-08-07 | 2014-08-06 | チップセレクトを低減させるデバイス、システム、及び方法 |
Country Status (7)
Country | Link |
---|---|
US (4) | US9477616B2 (ja) |
EP (2) | EP3736704B1 (ja) |
JP (1) | JP6149161B2 (ja) |
KR (1) | KR101875171B1 (ja) |
CN (2) | CN106030554B (ja) |
SG (1) | SG11201600809XA (ja) |
WO (1) | WO2015021171A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9477616B2 (en) * | 2013-08-07 | 2016-10-25 | Micron Technology, Inc. | Devices, systems, and methods of reducing chip select |
TWI612788B (zh) * | 2015-12-21 | 2018-01-21 | 視動自動化科技股份有限公司 | 具有鏈結匯流排的通訊系統 |
KR20190088234A (ko) * | 2018-01-18 | 2019-07-26 | 에스케이하이닉스 주식회사 | 반도체장치 및 반도체시스템 |
US11221977B2 (en) * | 2019-08-29 | 2022-01-11 | Microchip Technology Incorporated | Daisy chain mode entry sequence |
KR20210103299A (ko) | 2020-02-13 | 2021-08-23 | 주식회사 엘지에너지솔루션 | 배터리 제어 시스템, 배터리 팩, 전기 차량 및 상기 배터리 제어 시스템을 위한 제어 방법 |
CN111611189A (zh) * | 2020-05-28 | 2020-09-01 | 开元通信技术(厦门)有限公司 | 一种通信方法、装置及计算机存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002370383A (ja) * | 2001-06-19 | 2002-12-24 | Seiko Epson Corp | 印刷記録材容器の識別システムおよび識別方法 |
JP2006040261A (ja) * | 2004-06-25 | 2006-02-09 | Matsushita Electric Ind Co Ltd | スレーブ装置、マスタ装置及び積層装置 |
JP2007109260A (ja) * | 2007-01-09 | 2007-04-26 | Seiko Epson Corp | 記憶装置および記憶装置に対するアクセス方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3850067B2 (ja) * | 1996-04-24 | 2006-11-29 | 株式会社ルネサステクノロジ | メモリシステムおよびそれに用いられる半導体記憶装置 |
US6708242B1 (en) * | 1999-09-10 | 2004-03-16 | Adaptec, Inc. | Methods for addressing extended number of peripheral devices over peripheral bus |
US7032054B1 (en) * | 2000-06-09 | 2006-04-18 | Maxtor Corporation | Method and apparatus for increasing the device count on a single ATA bus |
JP4081963B2 (ja) | 2000-06-30 | 2008-04-30 | セイコーエプソン株式会社 | 記憶装置および記憶装置に対するアクセス方法 |
US6931468B2 (en) * | 2002-02-06 | 2005-08-16 | Hewlett-Packard Development Company, L.P. | Method and apparatus for addressing multiple devices simultaneously over a data bus |
JP4159415B2 (ja) | 2002-08-23 | 2008-10-01 | エルピーダメモリ株式会社 | メモリモジュール及びメモリシステム |
US7590797B2 (en) | 2004-04-08 | 2009-09-15 | Micron Technology, Inc. | System and method for optimizing interconnections of components in a multichip memory module |
US7346051B2 (en) | 2004-06-25 | 2008-03-18 | Matsushita Electric Industrial Co., Ltd. | Slave device, master device and stacked device |
CN100433326C (zh) * | 2004-06-25 | 2008-11-12 | 松下电器产业株式会社 | 从属装置、主装置以及层叠装置 |
US7392350B2 (en) | 2005-02-10 | 2008-06-24 | International Business Machines Corporation | Method to operate cache-inhibited memory mapped commands to access registers |
US20070076502A1 (en) * | 2005-09-30 | 2007-04-05 | Pyeon Hong B | Daisy chain cascading devices |
US20070260841A1 (en) * | 2006-05-02 | 2007-11-08 | Hampel Craig E | Memory module with reduced access granularity |
JP4963892B2 (ja) * | 2006-08-02 | 2012-06-27 | 株式会社日立製作所 | 仮想ストレージシステムの構成要素となることが可能なストレージシステムの制御装置 |
US7752364B2 (en) | 2006-12-06 | 2010-07-06 | Mosaid Technologies Incorporated | Apparatus and method for communicating with semiconductor devices of a serial interconnection |
JP5586915B2 (ja) | 2009-10-09 | 2014-09-10 | ピーエスフォー ルクスコ エスエイアールエル | 半導体記憶装置及びこれを備える情報処理システム |
KR101053534B1 (ko) | 2009-10-29 | 2011-08-03 | 주식회사 하이닉스반도체 | 반도체 장치 및 이의 칩 선택방법 |
TWI442401B (zh) | 2009-12-30 | 2014-06-21 | Macronix Int Co Ltd | 共享輸入封裝之三維晶片選取 |
US8943224B2 (en) | 2010-03-15 | 2015-01-27 | Rambus Inc. | Chip selection in a symmetric interconnection topology |
FR2969451B1 (fr) | 2010-12-17 | 2013-01-11 | St Microelectronics Rousset | Procede et dispositif de communication entre un maitre et plusieurs esclaves suivant un protocole de communication serie, en particulier du type a drain ouvert |
US8601198B2 (en) * | 2011-06-30 | 2013-12-03 | Intel Corporation | Controllable transaction synchronization for merging peripheral devices |
US8463948B1 (en) * | 2011-07-01 | 2013-06-11 | Intel Corporation | Method, apparatus and system for determining an identifier of a volume of memory |
US9477616B2 (en) | 2013-08-07 | 2016-10-25 | Micron Technology, Inc. | Devices, systems, and methods of reducing chip select |
-
2013
- 2013-08-07 US US13/961,377 patent/US9477616B2/en active Active
-
2014
- 2014-08-06 SG SG11201600809XA patent/SG11201600809XA/en unknown
- 2014-08-06 CN CN201480054058.2A patent/CN106030554B/zh active Active
- 2014-08-06 EP EP20183301.9A patent/EP3736704B1/en active Active
- 2014-08-06 EP EP14835228.9A patent/EP3030971B1/en active Active
- 2014-08-06 CN CN201810881800.7A patent/CN109117399B/zh active Active
- 2014-08-06 KR KR1020167005682A patent/KR101875171B1/ko active IP Right Grant
- 2014-08-06 WO PCT/US2014/049965 patent/WO2015021171A1/en active Application Filing
- 2014-08-06 JP JP2016533405A patent/JP6149161B2/ja active Active
-
2016
- 2016-07-18 US US15/212,902 patent/US9785603B2/en active Active
-
2017
- 2017-08-24 US US15/685,855 patent/US9996496B2/en active Active
-
2018
- 2018-05-09 US US15/975,637 patent/US10289597B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002370383A (ja) * | 2001-06-19 | 2002-12-24 | Seiko Epson Corp | 印刷記録材容器の識別システムおよび識別方法 |
JP2006040261A (ja) * | 2004-06-25 | 2006-02-09 | Matsushita Electric Ind Co Ltd | スレーブ装置、マスタ装置及び積層装置 |
JP2007109260A (ja) * | 2007-01-09 | 2007-04-26 | Seiko Epson Corp | 記憶装置および記憶装置に対するアクセス方法 |
Also Published As
Publication number | Publication date |
---|---|
EP3030971B1 (en) | 2020-10-07 |
US9477616B2 (en) | 2016-10-25 |
JP6149161B2 (ja) | 2017-06-14 |
US20150046611A1 (en) | 2015-02-12 |
EP3030971A1 (en) | 2016-06-15 |
WO2015021171A1 (en) | 2015-02-12 |
KR101875171B1 (ko) | 2018-07-06 |
CN109117399B (zh) | 2022-05-06 |
CN106030554A (zh) | 2016-10-12 |
CN109117399A (zh) | 2019-01-01 |
EP3030971A4 (en) | 2017-06-28 |
SG11201600809XA (en) | 2016-03-30 |
EP3736704A1 (en) | 2020-11-11 |
CN106030554B (zh) | 2018-08-21 |
US20170351637A1 (en) | 2017-12-07 |
KR20160039291A (ko) | 2016-04-08 |
US10289597B2 (en) | 2019-05-14 |
EP3736704B1 (en) | 2023-10-04 |
US20160328353A1 (en) | 2016-11-10 |
US20180329854A1 (en) | 2018-11-15 |
US9996496B2 (en) | 2018-06-12 |
US9785603B2 (en) | 2017-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6149161B2 (ja) | チップセレクトを低減させるデバイス、システム、及び方法 | |
US11210025B2 (en) | Memory device including concurrent suspend states for different operations | |
US10616669B2 (en) | Dynamic memory for compute resources in a data center | |
US11880329B2 (en) | Arbitration based machine learning data processor | |
EP2684131B1 (en) | Systems, devices, memory controllers, and methods for memory initialization | |
US10628364B2 (en) | Dual port storage device performing peer-to-peer communication with external device without intervention of host | |
JP6113964B2 (ja) | 動的ポート優先割当能力を有しているメモリコントローラー | |
WO2020233435A1 (zh) | 数据处理方法、装置和系统 | |
JP2019175427A (ja) | コンピュータシステム及びその動作方法 | |
US20160292090A1 (en) | Data processing system capable of controlling peripheral devices using group identification information and control method thereof | |
CN111258763B (zh) | 一种服务器系统及服务器系统的控制方法和装置 | |
CN111435337B (zh) | 存储器系统和数据处理系统 | |
US10176108B2 (en) | Accessing memory coupled to a target node from an initiator node | |
US20150067236A1 (en) | Memory system | |
TW201741858A (zh) | 電腦系統及其硬碟存取方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170522 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6149161 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |