JP6149161B2 - チップセレクトを低減させるデバイス、システム、及び方法 - Google Patents
チップセレクトを低減させるデバイス、システム、及び方法 Download PDFInfo
- Publication number
- JP6149161B2 JP6149161B2 JP2016533405A JP2016533405A JP6149161B2 JP 6149161 B2 JP6149161 B2 JP 6149161B2 JP 2016533405 A JP2016533405 A JP 2016533405A JP 2016533405 A JP2016533405 A JP 2016533405A JP 6149161 B2 JP6149161 B2 JP 6149161B2
- Authority
- JP
- Japan
- Prior art keywords
- identifier
- value
- command
- assigned
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 32
- 230000002085 persistent effect Effects 0.000 description 30
- 238000004088 simulation Methods 0.000 description 7
- 230000011664 signaling Effects 0.000 description 6
- 230000004044 response Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000036772 blood pressure Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Storage Device Security (AREA)
- Static Random-Access Memory (AREA)
- Mobile Radio Communication Systems (AREA)
- Information Transfer Systems (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
Claims (8)
- 第1のデバイス、第2のデバイス、及び第3のデバイスを包含するシステム内のデバイスを選択するための方法であって、前記方法が、
前記システム内の各デバイスに、同一のマスタ識別子を割り当てることと、
前記第1のデバイスに、第1の割り当てられた識別子を割り当てることと、
前記第2のデバイスに、第2の割り当てられた識別子を割り当てることと、
前記第3のデバイスに、第3の割り当てられた識別子を割り当てることと、
選択識別子を前記マスタ識別子と等しい値に設定することによって、前記第1のデバイス、前記第2のデバイス、及び前記第3のデバイスの各々を選択することと、
選択識別子を前記第1の割り当てられた識別子と等しい値に設定することによって、前記第1のデバイスのみを選択することと、
選択識別子を前記第2の割り当てられた識別子と等しい値に設定することによって、前記第2のデバイス及び前記第3のデバイスの両方を選択することとを含み、
前記第1の割り当てられた識別子が、前記第2の割り当てられた識別子と等しくなく、
前記第1の割り当てられた識別子が、前記第3の割り当てられた識別子と等しくなく、
前記第2の割り当てられた識別子が、前記第3の割り当てられた識別子と等しい、
方法。 - 選択識別子を前記第1の割り当てられた識別子と等しい値に設定することによって、前記第1のデバイスのみを選択することと
選択識別子を前記第2の割り当てられた識別子と等しい値に設定することによって、前記第2のデバイスのみを選択することと、
選択識別子を前記第3の割り当てられた識別子と等しい値に設定することによって、前記第3のデバイスのみを選択することとをさらに含み、
前記第1の割り当てられた識別子が、前記第2の割り当てられた識別子と等しくなく、
前記第1の割り当てられた識別子が、前記第3の割り当てられた識別子と等しくなく、
前記第2の割り当てられた識別子が、前記第3の割り当てられた識別子と等しくない、請求項1に記載の方法。 - 前記システム内の前記第1、第2、及び第3のデバイスの各々が、メモリデバイスである、請求項1に記載の方法。
- 第1のマスタ識別子と、第1の割り当てられた識別子とを有する第1のデバイスであって、前記第1のデバイスが、前記第1のマスタ識別子あるいは前記第1の割り当てられた識別子のいずれかを用いてアクセスされることが可能である、前記第1のデバイスと、
第2のマスタ識別子と、第2の割り当てられた識別子とを有する第2のデバイスであって、前記第2のデバイスが、前記第2のマスタ識別子あるいは前記第2の割り当てられた識別子のいずれかを用いてアクセスされることが可能である、前記第2のデバイスと、
第3のマスタ識別子と、第3の割り当てられた識別子とを有する第3のデバイスであって、前記第3のデバイスが、前記第3のマスタ識別子あるいは前記第3の割り当てられた識別子のいずれかを用いてアクセスされることが可能である、前記第3のデバイスとを含むシステムであって、
前記システムが、選択識別子を、前記第1のマスタ識別子、前記第2のマスタ識別子、前記第3のマスタ識別子、前記第1の割り当てられた識別子、前記第2の割り当てられた識別子、または前記第3の割り当てられた識別子のうちの1つに設定することによって、前記第1、第2、または第3のデバイスのうちの1つにアクセスし、
前記第1のマスタ識別子、前記第2のマスタ識別子、及び前記第3のマスタ識別子が、第1の値に各々設定され、
前記第1の割り当てられた識別子及び前記第2の割り当てられた識別子が、前記第1の値とは異なる第2の値に各々設定され、
前記第3の割り当てられた識別子が、前記第1及び第2の値とは異なる第3の値に設定される、システム。 - 前記システムが、前記選択識別子を前記第1の値に設定することによって、前記第1、第2、及び第3のデバイスの各々にアクセスするように配設され、
前記システムが、前記選択識別子を前記第2の値に設定することによって、前記第1及び第2のデバイスにアクセスするように配設され、
前記システムが、前記選択識別子を前記第3の値に設定することによって、前記第3のデバイスにアクセスするように配設される、請求項4に記載のシステム。 - 前記第1のマスタ識別子、前記第2のマスタ識別子、及び前記第3のマスタ識別子が、第1の値に各々設定され、
前記第1の割り当てられた識別子が、前記第1の値とは異なる第2の値に設定され、
前記第2の割り当てられた識別子が、前記第1の値及び前記第2の値とは異なる第3の値に設定され、
前記第3の割り当てられた識別子が、前記第1の値、前記第2の値、及び前記第3の値とは異なる第4の値に設定される、請求項4に記載のシステム。 - 前記システムが、前記選択識別子を前記第1の値に設定することによって、前記第1、第2、及び第3のデバイスの各々にアクセスするように配設され、
前記システムが、前記選択識別子を前記第2の値に設定することによって、前記第1のデバイスにアクセスするように配設され、
前記システムが、前記選択識別子を前記第3の値に設定することによって、前記第2のデバイスにアクセスするように配設され、
前記システムが、前記選択識別子を前記第4の値に設定することによって、前記第3のデバイスにアクセスするように配設される、請求項6に記載のシステム。 - 前記第1、第2、及び第3のデバイスの各々が、メモリデバイスである、請求項7に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/961,377 US9477616B2 (en) | 2013-08-07 | 2013-08-07 | Devices, systems, and methods of reducing chip select |
US13/961,377 | 2013-08-07 | ||
PCT/US2014/049965 WO2015021171A1 (en) | 2013-08-07 | 2014-08-06 | Devices, systems, and methods of reducing chip select |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016532960A JP2016532960A (ja) | 2016-10-20 |
JP6149161B2 true JP6149161B2 (ja) | 2017-06-14 |
Family
ID=52449601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016533405A Active JP6149161B2 (ja) | 2013-08-07 | 2014-08-06 | チップセレクトを低減させるデバイス、システム、及び方法 |
Country Status (7)
Country | Link |
---|---|
US (4) | US9477616B2 (ja) |
EP (2) | EP3736704B1 (ja) |
JP (1) | JP6149161B2 (ja) |
KR (1) | KR101875171B1 (ja) |
CN (2) | CN109117399B (ja) |
SG (1) | SG11201600809XA (ja) |
WO (1) | WO2015021171A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9477616B2 (en) * | 2013-08-07 | 2016-10-25 | Micron Technology, Inc. | Devices, systems, and methods of reducing chip select |
TWI612788B (zh) * | 2015-12-21 | 2018-01-21 | 視動自動化科技股份有限公司 | 具有鏈結匯流排的通訊系統 |
KR20190088234A (ko) * | 2018-01-18 | 2019-07-26 | 에스케이하이닉스 주식회사 | 반도체장치 및 반도체시스템 |
US11221977B2 (en) * | 2019-08-29 | 2022-01-11 | Microchip Technology Incorporated | Daisy chain mode entry sequence |
KR20210103299A (ko) | 2020-02-13 | 2021-08-23 | 주식회사 엘지에너지솔루션 | 배터리 제어 시스템, 배터리 팩, 전기 차량 및 상기 배터리 제어 시스템을 위한 제어 방법 |
CN111611189A (zh) * | 2020-05-28 | 2020-09-01 | 开元通信技术(厦门)有限公司 | 一种通信方法、装置及计算机存储介质 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3850067B2 (ja) * | 1996-04-24 | 2006-11-29 | 株式会社ルネサステクノロジ | メモリシステムおよびそれに用いられる半導体記憶装置 |
US6708242B1 (en) | 1999-09-10 | 2004-03-16 | Adaptec, Inc. | Methods for addressing extended number of peripheral devices over peripheral bus |
US7032054B1 (en) | 2000-06-09 | 2006-04-18 | Maxtor Corporation | Method and apparatus for increasing the device count on a single ATA bus |
JP4081963B2 (ja) | 2000-06-30 | 2008-04-30 | セイコーエプソン株式会社 | 記憶装置および記憶装置に対するアクセス方法 |
JP4123739B2 (ja) * | 2001-06-19 | 2008-07-23 | セイコーエプソン株式会社 | 印刷記録材容器の識別システムおよび識別方法 |
US6931468B2 (en) * | 2002-02-06 | 2005-08-16 | Hewlett-Packard Development Company, L.P. | Method and apparatus for addressing multiple devices simultaneously over a data bus |
JP4159415B2 (ja) * | 2002-08-23 | 2008-10-01 | エルピーダメモリ株式会社 | メモリモジュール及びメモリシステム |
US7590797B2 (en) | 2004-04-08 | 2009-09-15 | Micron Technology, Inc. | System and method for optimizing interconnections of components in a multichip memory module |
US7346051B2 (en) | 2004-06-25 | 2008-03-18 | Matsushita Electric Industrial Co., Ltd. | Slave device, master device and stacked device |
CN100433326C (zh) * | 2004-06-25 | 2008-11-12 | 松下电器产业株式会社 | 从属装置、主装置以及层叠装置 |
JP4794218B2 (ja) * | 2004-06-25 | 2011-10-19 | パナソニック株式会社 | スレーブ装置、マスタ装置及び積層装置 |
US7392350B2 (en) | 2005-02-10 | 2008-06-24 | International Business Machines Corporation | Method to operate cache-inhibited memory mapped commands to access registers |
US20070076502A1 (en) * | 2005-09-30 | 2007-04-05 | Pyeon Hong B | Daisy chain cascading devices |
US20070260841A1 (en) * | 2006-05-02 | 2007-11-08 | Hampel Craig E | Memory module with reduced access granularity |
JP4963892B2 (ja) * | 2006-08-02 | 2012-06-27 | 株式会社日立製作所 | 仮想ストレージシステムの構成要素となることが可能なストレージシステムの制御装置 |
US7752364B2 (en) | 2006-12-06 | 2010-07-06 | Mosaid Technologies Incorporated | Apparatus and method for communicating with semiconductor devices of a serial interconnection |
JP2007109260A (ja) * | 2007-01-09 | 2007-04-26 | Seiko Epson Corp | 記憶装置および記憶装置に対するアクセス方法 |
JP5586915B2 (ja) | 2009-10-09 | 2014-09-10 | ピーエスフォー ルクスコ エスエイアールエル | 半導体記憶装置及びこれを備える情報処理システム |
KR101053534B1 (ko) | 2009-10-29 | 2011-08-03 | 주식회사 하이닉스반도체 | 반도체 장치 및 이의 칩 선택방법 |
TWI442401B (zh) | 2009-12-30 | 2014-06-21 | Macronix Int Co Ltd | 共享輸入封裝之三維晶片選取 |
WO2011115648A1 (en) | 2010-03-15 | 2011-09-22 | Rambus Inc. | Chip selection in a symmetric interconnection topology |
FR2969451B1 (fr) | 2010-12-17 | 2013-01-11 | St Microelectronics Rousset | Procede et dispositif de communication entre un maitre et plusieurs esclaves suivant un protocole de communication serie, en particulier du type a drain ouvert |
US8601198B2 (en) * | 2011-06-30 | 2013-12-03 | Intel Corporation | Controllable transaction synchronization for merging peripheral devices |
US8463948B1 (en) | 2011-07-01 | 2013-06-11 | Intel Corporation | Method, apparatus and system for determining an identifier of a volume of memory |
US9477616B2 (en) | 2013-08-07 | 2016-10-25 | Micron Technology, Inc. | Devices, systems, and methods of reducing chip select |
-
2013
- 2013-08-07 US US13/961,377 patent/US9477616B2/en active Active
-
2014
- 2014-08-06 CN CN201810881800.7A patent/CN109117399B/zh active Active
- 2014-08-06 SG SG11201600809XA patent/SG11201600809XA/en unknown
- 2014-08-06 WO PCT/US2014/049965 patent/WO2015021171A1/en active Application Filing
- 2014-08-06 JP JP2016533405A patent/JP6149161B2/ja active Active
- 2014-08-06 KR KR1020167005682A patent/KR101875171B1/ko active IP Right Grant
- 2014-08-06 EP EP20183301.9A patent/EP3736704B1/en active Active
- 2014-08-06 CN CN201480054058.2A patent/CN106030554B/zh active Active
- 2014-08-06 EP EP14835228.9A patent/EP3030971B1/en active Active
-
2016
- 2016-07-18 US US15/212,902 patent/US9785603B2/en active Active
-
2017
- 2017-08-24 US US15/685,855 patent/US9996496B2/en active Active
-
2018
- 2018-05-09 US US15/975,637 patent/US10289597B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP3030971A4 (en) | 2017-06-28 |
US20180329854A1 (en) | 2018-11-15 |
US10289597B2 (en) | 2019-05-14 |
SG11201600809XA (en) | 2016-03-30 |
CN109117399A (zh) | 2019-01-01 |
WO2015021171A1 (en) | 2015-02-12 |
US20160328353A1 (en) | 2016-11-10 |
EP3736704A1 (en) | 2020-11-11 |
KR20160039291A (ko) | 2016-04-08 |
EP3030971B1 (en) | 2020-10-07 |
US9477616B2 (en) | 2016-10-25 |
KR101875171B1 (ko) | 2018-07-06 |
US9996496B2 (en) | 2018-06-12 |
CN106030554A (zh) | 2016-10-12 |
US20150046611A1 (en) | 2015-02-12 |
US9785603B2 (en) | 2017-10-10 |
CN109117399B (zh) | 2022-05-06 |
US20170351637A1 (en) | 2017-12-07 |
CN106030554B (zh) | 2018-08-21 |
EP3030971A1 (en) | 2016-06-15 |
EP3736704B1 (en) | 2023-10-04 |
JP2016532960A (ja) | 2016-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6149161B2 (ja) | チップセレクトを低減させるデバイス、システム、及び方法 | |
US11210025B2 (en) | Memory device including concurrent suspend states for different operations | |
US10616669B2 (en) | Dynamic memory for compute resources in a data center | |
KR101545425B1 (ko) | 메모리 초기화를 위한 시스템, 디바이스, 메모리 제어기, 및 방법 | |
US10628364B2 (en) | Dual port storage device performing peer-to-peer communication with external device without intervention of host | |
US20160246514A1 (en) | Memory system | |
TW201810017A (zh) | 資料儲存裝置、其控制單元及其任務排序方法 | |
JP2013502001A (ja) | 不揮発性メモリからのデータ読み出し用コントローラ | |
CN111679783A (zh) | 存储器控制器 | |
US9804978B2 (en) | Memory system facilitating high bandwidth and high capacity memory | |
US20210208899A1 (en) | Data processing system and method for configuring and operating a data processing system | |
JP2019175427A (ja) | コンピュータシステム及びその動作方法 | |
US20160292090A1 (en) | Data processing system capable of controlling peripheral devices using group identification information and control method thereof | |
CN111435337B (zh) | 存储器系统和数据处理系统 | |
US11016704B2 (en) | Semiconductor system including various memory devices capable of processing data | |
US20150067236A1 (en) | Memory system | |
TW201741858A (zh) | 電腦系統及其硬碟存取方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170522 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6149161 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |